JPH0588786A - 伝送装置のリセツト制御方式 - Google Patents
伝送装置のリセツト制御方式Info
- Publication number
- JPH0588786A JPH0588786A JP3273153A JP27315391A JPH0588786A JP H0588786 A JPH0588786 A JP H0588786A JP 3273153 A JP3273153 A JP 3273153A JP 27315391 A JP27315391 A JP 27315391A JP H0588786 A JPH0588786 A JP H0588786A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- reset signal
- target
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 リセット時の電源変動による装置動作不安定
を極小化し、かつ電源に対する負荷を軽減して電源容量
を小さくし、電源の小型化、装置の小型化を図ることが
できる伝送装置のリセット制御方式。 【構成】 装置内各構成回路に電源を供給するパワーユ
ニット２０と、装置立ち上げ時あるいは運用開始時等に
リセットを必要とする複数の被リセット回路３０１，３
０２，・・・３０Ｘと、各被リセット回路毎にリセット
信号を送出するリセット信号発生回路１０を有し、前記
リセット信号発生回路１０は、各被リセット回路に同時
にあるいはある時間ずつずらせて徐々にリセット信号を
出力し、被リセット回路のリセット完了後、被リセット
回路毎に送出していたリセット信号を被リセット回路
毎、あるいはあるまとまった被リセット回路の単位毎
に、時間をずらせて徐々に解除していき、全部の被リセ
ット回路のリセット解除が終了した後に、一斉に運用状
態にはいる。
を極小化し、かつ電源に対する負荷を軽減して電源容量
を小さくし、電源の小型化、装置の小型化を図ることが
できる伝送装置のリセット制御方式。 【構成】 装置内各構成回路に電源を供給するパワーユ
ニット２０と、装置立ち上げ時あるいは運用開始時等に
リセットを必要とする複数の被リセット回路３０１，３
０２，・・・３０Ｘと、各被リセット回路毎にリセット
信号を送出するリセット信号発生回路１０を有し、前記
リセット信号発生回路１０は、各被リセット回路に同時
にあるいはある時間ずつずらせて徐々にリセット信号を
出力し、被リセット回路のリセット完了後、被リセット
回路毎に送出していたリセット信号を被リセット回路
毎、あるいはあるまとまった被リセット回路の単位毎
に、時間をずらせて徐々に解除していき、全部の被リセ
ット回路のリセット解除が終了した後に、一斉に運用状
態にはいる。
Description
【０００１】
【産業上の利用分野】本発明はリセット制御方式に係
り、とくに伝送装置のリセット制御方式に関する。
り、とくに伝送装置のリセット制御方式に関する。
【０００２】
【従来の技術】図４に従来例を示す。この図４の従来例
は装置内各構成回路に電源を供給するパワーユニット２
０と、装置立ち上げ時あるいは運用開始時等にリセット
を必要とする複数の被リセット回路３０１、３０２、・
・・、３０Ｘと、被リセット回路をリセットするリセッ
ト信号を発生し同時にこのリセット信号を複数の被リセ
ット回路３０１、３０２、・・・、３０Ｘに出力するリ
セット信号発生回路１０を備えている。
は装置内各構成回路に電源を供給するパワーユニット２
０と、装置立ち上げ時あるいは運用開始時等にリセット
を必要とする複数の被リセット回路３０１、３０２、・
・・、３０Ｘと、被リセット回路をリセットするリセッ
ト信号を発生し同時にこのリセット信号を複数の被リセ
ット回路３０１、３０２、・・・、３０Ｘに出力するリ
セット信号発生回路１０を備えている。
【０００３】従来のリセット方式は、リセット信号発生
回路１０に、被リセット回路をリセットせよというリセ
ット命令信号が入力されると、複数の被リセット回路３
０１、３０２、・・・、３０Ｘをリセットするリセット
信号を、各被リセット回路に対して共通に分配して出力
する。すなわち、各被リセット回路は同一のリセット信
号を受信して、同一のタイミングでリセットがかかりは
じめ、同一タイミングでリセットが解除される。この間
はパワーユニット２０より電源がリセット信号発生回路
１０および複数の被リセット回路を含む各構成回路に供
給されている。
回路１０に、被リセット回路をリセットせよというリセ
ット命令信号が入力されると、複数の被リセット回路３
０１、３０２、・・・、３０Ｘをリセットするリセット
信号を、各被リセット回路に対して共通に分配して出力
する。すなわち、各被リセット回路は同一のリセット信
号を受信して、同一のタイミングでリセットがかかりは
じめ、同一タイミングでリセットが解除される。この間
はパワーユニット２０より電源がリセット信号発生回路
１０および複数の被リセット回路を含む各構成回路に供
給されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、複数の被リセット回路に対して同一の
リセット信号が同時に入力され、リセットがかかりはじ
めるとともに、同時にリセット解除が行われるために、
被リセット回路の回路規模が大きく消費電流も非常に大
きいものである場合や、被リセット回路がリセット状態
時にはできるだけ低消費電流となるような制御回路が組
み込まれていて、リセット解除後は大消費電流が流れ始
めるようなものである場合には、リセット解除時に各被
リセット回路が一斉に動作開始した瞬間、電源が電流を
供給しきれず、電源不安定となり、回路動作不安定、ひ
いては装置動作不安定となってしまうという不都合があ
った。また、これを解決するためには電源容量の十分大
きなパワーユニットが必要となり、装置が大型化してし
まうという問題点があった。
来例においては、複数の被リセット回路に対して同一の
リセット信号が同時に入力され、リセットがかかりはじ
めるとともに、同時にリセット解除が行われるために、
被リセット回路の回路規模が大きく消費電流も非常に大
きいものである場合や、被リセット回路がリセット状態
時にはできるだけ低消費電流となるような制御回路が組
み込まれていて、リセット解除後は大消費電流が流れ始
めるようなものである場合には、リセット解除時に各被
リセット回路が一斉に動作開始した瞬間、電源が電流を
供給しきれず、電源不安定となり、回路動作不安定、ひ
いては装置動作不安定となってしまうという不都合があ
った。また、これを解決するためには電源容量の十分大
きなパワーユニットが必要となり、装置が大型化してし
まうという問題点があった。
【０００５】
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくにリセット時の電源変動による装
置動作不安定を極小化し、かつ電源に対する負荷を軽減
して電源容量を小さくし、電源の小型化、装置の小型化
を図ることができる伝送装置のリセット制御方式を提供
することにある。
不都合を改善し、とくにリセット時の電源変動による装
置動作不安定を極小化し、かつ電源に対する負荷を軽減
して電源容量を小さくし、電源の小型化、装置の小型化
を図ることができる伝送装置のリセット制御方式を提供
することにある。
【０００６】
【課題を解決するための手段】そこで、本発明では、装
置内各構成回路に電源を供給するパワーユニットと、装
置立ち上げ時あるいは運用開始時等にリセットを必要と
する複数の被リセット回路と、各被リセット回路毎にリ
セット信号を送出するリセット信号発生回路を有し、前
記リセット信号発生回路は、各被リセット回路に同時に
あるいはある時間ずつずらせて徐々にリセット信号を出
力し、被リセット回路のリセット完了後、被リセット回
路毎に送出していたリセット信号を被リセット回路毎、
あるいはあるまとまった被リセット回路の単位毎に、時
間をずらせて徐々に解除していき、全部の被リセット回
路のリセット解除が終了した後に、一斉に運用状態には
いるという方式を採っている。これによって前述した目
的を達成しようとするものである。
置内各構成回路に電源を供給するパワーユニットと、装
置立ち上げ時あるいは運用開始時等にリセットを必要と
する複数の被リセット回路と、各被リセット回路毎にリ
セット信号を送出するリセット信号発生回路を有し、前
記リセット信号発生回路は、各被リセット回路に同時に
あるいはある時間ずつずらせて徐々にリセット信号を出
力し、被リセット回路のリセット完了後、被リセット回
路毎に送出していたリセット信号を被リセット回路毎、
あるいはあるまとまった被リセット回路の単位毎に、時
間をずらせて徐々に解除していき、全部の被リセット回
路のリセット解除が終了した後に、一斉に運用状態には
いるという方式を採っている。これによって前述した目
的を達成しようとするものである。
【０００７】
【作用】リセット信号発生回路は、リセット命令信号を
上位から受信すると、パルス状のリセット信号を各被リ
セット回路に同時にあるいはある時間間隔をもって出力
し始める。このリセット信号は、被リセット回路毎に別
々の信号線で出力され、そのパルス幅はリセット開始時
点での電源変動によるリセット動作の不安定が落ち着
き、被リセット回路が完全にリセットされる程度以上の
長いものとし、かつパルス幅を目的の被リセット回路ご
とに異なった長さのものである。またこのパルス幅の時
間差は一つの被リセット回路のリセットが解除されたと
きの電源変動が落ち着く程度の長さ以上である。最長の
リセットパルスが終了し、その最後の被リセット回路の
リセットが解除されて、その解除による電源変動が落ち
着いた時点で装置運用が開始される。
上位から受信すると、パルス状のリセット信号を各被リ
セット回路に同時にあるいはある時間間隔をもって出力
し始める。このリセット信号は、被リセット回路毎に別
々の信号線で出力され、そのパルス幅はリセット開始時
点での電源変動によるリセット動作の不安定が落ち着
き、被リセット回路が完全にリセットされる程度以上の
長いものとし、かつパルス幅を目的の被リセット回路ご
とに異なった長さのものである。またこのパルス幅の時
間差は一つの被リセット回路のリセットが解除されたと
きの電源変動が落ち着く程度の長さ以上である。最長の
リセットパルスが終了し、その最後の被リセット回路の
リセットが解除されて、その解除による電源変動が落ち
着いた時点で装置運用が開始される。
【０００８】
【発明の実施例】以下、本発明の一実施例を図１ないし
図３に基づいて説明する。
図３に基づいて説明する。
【０００９】図１の実施例は、装置内各構成回路に電源
を供給するパワーユニット２０と、装置立ち上げ時ある
いは運用開始時等にリセットを必要とする複数の被リセ
ット回路３０１、３０２、・・・、３０Ｘと、各被リセ
ット回路毎にリセット信号を発生するリセット信号発生
回路１０とから構成されている。
を供給するパワーユニット２０と、装置立ち上げ時ある
いは運用開始時等にリセットを必要とする複数の被リセ
ット回路３０１、３０２、・・・、３０Ｘと、各被リセ
ット回路毎にリセット信号を発生するリセット信号発生
回路１０とから構成されている。
【００１０】次に、本実施例の第１の動作について図２
を用いて説明する。
を用いて説明する。
【００１１】パワーユニット２０から装置を構成する各
回路要素に電源が供給され、リセット信号発生回路１０
や、複数の被リセット回路３０１、３０２、・・・、３
０Ｘにも電源が供給されている。
回路要素に電源が供給され、リセット信号発生回路１０
や、複数の被リセット回路３０１、３０２、・・・、３
０Ｘにも電源が供給されている。
【００１２】リセット信号発生回路１０は、リセット命
令信号を上位から受信すると、パルス状のリセット信号
を第１の被リセット回路３０１と、第２の被リセット回
路３０２と、・・・、第Ｘの被リセット回路３０Ｘに同
時に出力し始める。
令信号を上位から受信すると、パルス状のリセット信号
を第１の被リセット回路３０１と、第２の被リセット回
路３０２と、・・・、第Ｘの被リセット回路３０Ｘに同
時に出力し始める。
【００１３】ここで、このリセット信号は、被リセット
回路毎に別々の信号線で出力され、そのパルス幅は、リ
セット開始時点での電源変動によるリセット動作の不安
定さがなくなり被リセット回路が完全にリセットされる
以上の長さであり、かつ目的の被リセット回路ごとに異
なった長さを有する。またこのパルス幅の時間差は一つ
の被リセット回路のリセットが解除されたときの電源変
動が落ち着く程度の長さ以上である。
回路毎に別々の信号線で出力され、そのパルス幅は、リ
セット開始時点での電源変動によるリセット動作の不安
定さがなくなり被リセット回路が完全にリセットされる
以上の長さであり、かつ目的の被リセット回路ごとに異
なった長さを有する。またこのパルス幅の時間差は一つ
の被リセット回路のリセットが解除されたときの電源変
動が落ち着く程度の長さ以上である。
【００１４】最長のリセットパルスが終了し、その最後
の被リセット回路のリセットが解除されて、その解除に
よる電源変動が落ち着いた時点で装置運用が開始され
る。
の被リセット回路のリセットが解除されて、その解除に
よる電源変動が落ち着いた時点で装置運用が開始され
る。
【００１５】次に、本実施例の第２の動作について図３
を用いて説明する。
を用いて説明する。
【００１６】パワーユニット２０から装置を構成する各
回路要素に電源が供給され、リセット信号発生回路１０
や、複数の被リセット回路３０１、３０２、・・・、３
０Ｘにも電源が供給されている。
回路要素に電源が供給され、リセット信号発生回路１０
や、複数の被リセット回路３０１、３０２、・・・、３
０Ｘにも電源が供給されている。
【００１７】リセット信号発生回路１０は、リセット命
令信号を上位から受信すると、パルス状のリセット信号
を第１の被リセット回路３０１に出力し始める。さら
に、ある一定時間経過後、リセット信号発生回路１０
は、リセット信号を第２の被リセット回路３０２に出力
し始める。このように、リセット信号発生回路１０は、
各被リセット回路毎に順番にある時間間隔を置いてリセ
ット信号を出力し始める。この時間間隔としては電源変
動がおさまる時間がとられる。
令信号を上位から受信すると、パルス状のリセット信号
を第１の被リセット回路３０１に出力し始める。さら
に、ある一定時間経過後、リセット信号発生回路１０
は、リセット信号を第２の被リセット回路３０２に出力
し始める。このように、リセット信号発生回路１０は、
各被リセット回路毎に順番にある時間間隔を置いてリセ
ット信号を出力し始める。この時間間隔としては電源変
動がおさまる時間がとられる。
【００１８】ここで、このリセット信号は、被リセット
回路毎に別々の信号線で出力され、そのパルス幅は、リ
セット開始時点での電源変動によるリセット動作の不安
定さがなくなり、被リセット回路が完全にリセットされ
る以上の長さであり、かつ目的の被リセット回路ごとに
異なった長さを有する。またこのパルス幅の時間差は一
つの被リセット回路のリセットが解除されたときの電源
変動が落ち着く程度の長さ以上である。
回路毎に別々の信号線で出力され、そのパルス幅は、リ
セット開始時点での電源変動によるリセット動作の不安
定さがなくなり、被リセット回路が完全にリセットされ
る以上の長さであり、かつ目的の被リセット回路ごとに
異なった長さを有する。またこのパルス幅の時間差は一
つの被リセット回路のリセットが解除されたときの電源
変動が落ち着く程度の長さ以上である。
【００１９】最長のリセットパルスが終了し、その最後
の被リセット回路のリセットが解除されて、その解除に
よる電源変動が落ち着いた時点で装置運用が開始され
る。
の被リセット回路のリセットが解除されて、その解除に
よる電源変動が落ち着いた時点で装置運用が開始され
る。
【００２０】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、被リセット回路ごとにリセット解
除時点での電源変動量が分散され、電源に対する負荷を
軽減させることができ、これがため、電源のパワーに対
する要求が厳しくなくなり、電源容量の小型化が可能と
なり、ひいては装置の小型化、軽量化を図ることができ
るという従来にない優れた伝送装置のリセット制御方式
を提供することができる。
ので、これによると、被リセット回路ごとにリセット解
除時点での電源変動量が分散され、電源に対する負荷を
軽減させることができ、これがため、電源のパワーに対
する要求が厳しくなくなり、電源容量の小型化が可能と
なり、ひいては装置の小型化、軽量化を図ることができ
るという従来にない優れた伝送装置のリセット制御方式
を提供することができる。
【図１】本発明の一実施例を示した構成図である。
【図２】図１における第１のリセット信号波形図であ
る。
る。
【図３】図１における第２のリセット信号波形図であ
る。
る。
【図４】従来例を示した構成図である。
１０ リセット信号発生回路 ２０ パワーユニット ３０１ 第１の被リセット回路 ３０２ 第２の被リセット回路 ３０Ｘ 第Ｘの被リセット回路
Claims (2)
- 【請求項１】 装置内各構成回路に電源を供給するパワ
ーユニットと、装置立ち上げ時あるいは運用開始時等に
リセットを必要とする複数の被リセット回路と、各被リ
セット回路毎にリセット信号を送出するリセット信号発
生回路を有し、前記リセット信号発生回路は、各被リセ
ット回路に同時にリセット信号を出力し、被リセット回
路のリセット完了後、被リセット回路毎に送出していた
リセット信号をあるまとまった被リセット回路毎に、時
間をずらせて徐々に解除していき、全部の被リセット回
路のリセット解除が終了した後に、一斉に運用状態には
いることを特徴とする伝送装置のリセット制御方式。 - 【請求項２】 装置内各構成回路に電源を供給するパワ
ーユニットと、装置立ち上げ時あるいは運用開始時等に
リセットを必要とする複数の被リセット回路と、各被リ
セット回路毎にリセット信号を送出するリセット信号発
生回路を有し、前記リセット信号発生回路は、各被リセ
ット回路にある時間ずつずらせて徐々にリセット信号を
出力し、被リセット回路のリセット完了後、被リセット
回路毎に送出していたリセット信号をあるまとまった被
リセット回路毎に、時間をずらせて徐々に解除してい
き、全部の被リセット回路のリセット解除が終了した後
に、一斉に運用状態にはいることを特徴とする伝送装置
のリセット制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3273153A JPH0588786A (ja) | 1991-09-25 | 1991-09-25 | 伝送装置のリセツト制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3273153A JPH0588786A (ja) | 1991-09-25 | 1991-09-25 | 伝送装置のリセツト制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0588786A true JPH0588786A (ja) | 1993-04-09 |
Family
ID=17523853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3273153A Pending JPH0588786A (ja) | 1991-09-25 | 1991-09-25 | 伝送装置のリセツト制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0588786A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149138A (ja) * | 2007-03-19 | 2007-06-14 | Renesas Technology Corp | 不揮発性メモリ装置 |
| JP2009223677A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Retail Systems Co Ltd | 自動販売機 |
| JP2009251738A (ja) * | 2008-04-02 | 2009-10-29 | Ricoh Co Ltd | データ転送装置及びその初期化方法、並びに画像形成装置 |
| JP2018099244A (ja) * | 2016-12-20 | 2018-06-28 | 株式会社平和 | 遊技機 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129316A (ja) * | 1987-11-16 | 1989-05-22 | Nec Home Electron Ltd | リセット装置 |
| JPH02166505A (ja) * | 1988-12-21 | 1990-06-27 | Tokyo Electron Ltd | 制御システムおよび処理装置 |
| JPH03135614A (ja) * | 1989-10-20 | 1991-06-10 | Matsushita Electric Ind Co Ltd | リセット制御装置 |
-
1991
- 1991-09-25 JP JP3273153A patent/JPH0588786A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129316A (ja) * | 1987-11-16 | 1989-05-22 | Nec Home Electron Ltd | リセット装置 |
| JPH02166505A (ja) * | 1988-12-21 | 1990-06-27 | Tokyo Electron Ltd | 制御システムおよび処理装置 |
| JPH03135614A (ja) * | 1989-10-20 | 1991-06-10 | Matsushita Electric Ind Co Ltd | リセット制御装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149138A (ja) * | 2007-03-19 | 2007-06-14 | Renesas Technology Corp | 不揮発性メモリ装置 |
| JP2009223677A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Retail Systems Co Ltd | 自動販売機 |
| JP2009251738A (ja) * | 2008-04-02 | 2009-10-29 | Ricoh Co Ltd | データ転送装置及びその初期化方法、並びに画像形成装置 |
| JP2018099244A (ja) * | 2016-12-20 | 2018-06-28 | 株式会社平和 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363031B2 (en) | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit | |
| US5243597A (en) | Clock generation | |
| US6653871B2 (en) | Method of and circuit for controlling a clock | |
| US5768213A (en) | Clock generating circuit for use in semiconductor memory device | |
| US6961278B2 (en) | Synchronous self refresh exit control method and circuit in semiconductor memory device | |
| KR20190023275A (ko) | 반도체 장치 및 그 파워 오프 방법 | |
| JP3173420B2 (ja) | 同期式遅延回路 | |
| JP2002091608A (ja) | クロック供給装置、及びクロック供給方法 | |
| JP4390036B2 (ja) | 電源回路 | |
| JPH0356992A (ja) | 液晶駆動回路 | |
| JPH1031536A (ja) | 電源投入システム | |
| EP0633518A1 (en) | Circuit for generating modular clocking signals | |
| GB1579044A (en) | Shift registers | |
| JPS6013336B2 (ja) | Ａ／ｄ変換装置 | |
| JPH08221151A (ja) | クロック供給装置 | |
| JPS60160461A (ja) | デ−タ転送制御回路 | |
| US20250379567A1 (en) | Fast-settling delay line assisted by replica delay line | |
| JPH05315898A (ja) | トリガ同期回路 | |
| JP2007067688A (ja) | Ａｄ変換器及びａｄ変換方法 | |
| JP2959305B2 (ja) | 半導体記憶装置 | |
| US5617310A (en) | Multiple operation mode microcontroller | |
| KR19980050372A (ko) | 데이타 전송 동기용 클럭 발생장치 | |
| JP2002268757A (ja) | 電源制御装置及び電源制御方法 | |
| KR101735082B1 (ko) | 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법 | |
| JPH07131729A (ja) | マイクロコンピュータを用いたアナログ回路の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980407 |