JPH0590199A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0590199A
JPH0590199A JP27697591A JP27697591A JPH0590199A JP H0590199 A JPH0590199 A JP H0590199A JP 27697591 A JP27697591 A JP 27697591A JP 27697591 A JP27697591 A JP 27697591A JP H0590199 A JPH0590199 A JP H0590199A
Authority
JP
Japan
Prior art keywords
film
contact hole
wiring layer
polycrystalline silicon
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27697591A
Other languages
Japanese (ja)
Inventor
Orie Tsuzuki
織衛 都筑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27697591A priority Critical patent/JPH0590199A/en
Publication of JPH0590199A publication Critical patent/JPH0590199A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To provide a method of manufacturing a semiconductor device by which a high-melting point metal film to be formed in a contact hole is prevented from reacting with a silicon semiconductor substrate to avoid disadvantages such as an increase in a leakage current, the flatness of a wiring layer formation surface is superior and a wiring layer is formed into a fine pattern. CONSTITUTION:A silicon oxide film 3 is first formed on a semiconductor substrate 1 and a contact hole 4 is selectively made in this film 3. Then, a polycrystalline silicon film 5 is selectively formed in this hole 4 by a vapor growth method. After that, a tungsten film 6 is selectively formed on the film 5 by a vapor growth method. In this case, the film 5 acts as a sacrifice layer and the tungsten film can avoid reacting with the substrate 1. Moreover, as the film 6 can be made thick, the flatness of a wiring layer formation surface can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体基板の表面に形成
された拡散層と半導体基板上に絶縁膜を介して形成され
た配線層とがコンタクト孔を介して電気的に接続された
半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a diffusion layer formed on the surface of a semiconductor substrate and a wiring layer formed on the semiconductor substrate via an insulating film are electrically connected through a contact hole. Manufacturing method.

【0002】[0002]

【従来の技術】近時、半導体装置はより一層の高集積化
及び高速化が要望されており、素子の微細化及び浅い接
合によりこれらの要望に対応している。また、多層配線
に対応するために、配線層形成面の平坦化が必要である
とされている。
2. Description of the Related Art Recently, there has been a demand for higher integration and higher speed of semiconductor devices, and these demands have been met by miniaturization of elements and shallow junction. Further, it is said that it is necessary to flatten the surface on which the wiring layer is formed in order to deal with multilayer wiring.

【0003】ところで、特に浅い接合が設けられた半導
体装置においては、配線層形成時に配線層を構成する金
属と半導体基板とが反応して浅い接合が破壊されてしま
うことを防止するために、半導体基板と配線層との間に
高融点金属の窒化物からなるバリヤメタルが設けられて
いる。また、気相成長法を使用して高融点金属をコンタ
クト孔内に選択的に成長させることにより、コンタクト
孔に起因する配線層形成面の段差を緩和し、バリヤメタ
ル及び配線層のステップカバレージを確保する技術が実
用化され始めている。
By the way, particularly in a semiconductor device provided with a shallow junction, in order to prevent the metal constituting the wiring layer from reacting with the semiconductor substrate at the time of forming the wiring layer, the semiconductor is prevented from being destroyed. A barrier metal made of a refractory metal nitride is provided between the substrate and the wiring layer. In addition, by selectively growing refractory metal in the contact holes using vapor phase epitaxy, the step difference on the wiring layer formation surface due to the contact holes is mitigated, and the step coverage of the barrier metal and the wiring layer is secured. The technology to do so has begun to be put to practical use.

【0004】図3(a),(b)はコンタクト孔内に高
融点金属膜が設けられた従来の半導体装置の製造方法を
工程順に示す断面図である。
3A and 3B are cross-sectional views showing, in the order of steps, a method of manufacturing a conventional semiconductor device in which a refractory metal film is provided in a contact hole.

【0005】先ず、図3(a)に示すように、P型シリ
コン半導体基板21の表面に、イオン注入法を使用し
て、ヒ素(As)を選択的に導入し、N型シリコン領域
22を形成する。その後、全面にシリコン酸化膜23を
形成し、このシリコン酸化膜23の表面からN型シリコ
ン領域22に到達するコンタクト孔24を形成する。
First, as shown in FIG. 3A, arsenic (As) is selectively introduced into the surface of a P-type silicon semiconductor substrate 21 by an ion implantation method to form an N-type silicon region 22. Form. Then, a silicon oxide film 23 is formed on the entire surface, and a contact hole 24 reaching the N-type silicon region 22 from the surface of the silicon oxide film 23 is formed.

【0006】次に、主原料ガスとしてWF6 を用いた気
相成長法により、コンタクト孔24内に露出したN型シ
リコン領域22上に、高融点金属であるタングステンを
選択的に成長させることにより、タングステン膜25を
形成する。
Next, tungsten, which is a refractory metal, is selectively grown on the N-type silicon region 22 exposed in the contact hole 24 by a vapor phase growth method using WF 6 as a main source gas. , A tungsten film 25 is formed.

【0007】次いで、図3(b)に示すように、スパッ
タ法により、全面にバリヤメタルとして窒化チタン膜2
6を形成し、この窒化チタン膜26を少なくとも前記コ
ンタクト孔24を覆うようにパターニングする。その
後、スパッタ法により、全面にアルミニウム膜27を形
成し、このアルミニウム膜27をパターニングして配線
層を形成する。
Then, as shown in FIG. 3B, a titanium nitride film 2 is formed as a barrier metal on the entire surface by a sputtering method.
6 is formed, and this titanium nitride film 26 is patterned so as to cover at least the contact hole 24. After that, an aluminum film 27 is formed on the entire surface by a sputtering method, and the aluminum film 27 is patterned to form a wiring layer.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法においては以下に示す問
題点がある。即ち、従来の半導体装置の製造方法におい
て、タングステン膜を選択成長させるために、主として
下記化学式1に示す反応を利用している。
However, the above-mentioned conventional method of manufacturing a semiconductor device has the following problems. That is, in the conventional semiconductor device manufacturing method, in order to selectively grow the tungsten film, the reaction represented by the following chemical formula 1 is mainly used.

【0009】[0009]

【化1】2WF6 +3Si→2W+3SiF4 [Chemical formula 1] 2WF 6 + 3Si → 2W + 3SiF 4

【0010】即ち、コンタクト孔内に露出しているシリ
コンと反応しながらタングステン膜の成長が進むため、
コンタクト孔による配線層形成面の段差を低減するため
にタングステン膜の膜厚を厚くしようとすると、タング
ステンとシリコンとの反応がPN接合部に到達して、リ
ーク電流が増大する原因になる。
That is, since the growth of the tungsten film proceeds while reacting with the silicon exposed in the contact hole,
If an attempt is made to increase the film thickness of the tungsten film in order to reduce the step difference on the wiring layer formation surface due to the contact hole, the reaction between tungsten and silicon reaches the PN junction, which causes an increase in leak current.

【0011】本発明はかかる問題点に鑑みてなされたも
のであって、半導体基板に設けられた浅い接合を破壊す
ることがなく、配線層形成面の平坦性向上させることが
できる半導体装置の製造方法を提供することを目的とす
る。
The present invention has been made in view of the above problems, and manufactures a semiconductor device capable of improving the flatness of a wiring layer forming surface without breaking a shallow junction provided on a semiconductor substrate. The purpose is to provide a method.

【0012】[0012]

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上に絶縁膜を形成する工程
と、この絶縁膜の所定部分に前記半導体基板の表面に到
達するコンタクト孔を形成する工程と、気相成長法によ
り前記コンタクト孔内に多結晶シリコン膜を選択的に形
成する工程と、気相成長法により前記多結晶シリコン膜
上に高融点金属膜を選択的に形成する工程とを有するこ
とを特徴とする。
A method of manufacturing a semiconductor device according to the present invention comprises a step of forming an insulating film on a semiconductor substrate and a contact hole reaching a surface of the semiconductor substrate at a predetermined portion of the insulating film. Forming step, selectively forming a polycrystalline silicon film in the contact hole by vapor phase growth method, and selectively forming a refractory metal film on the polycrystalline silicon film by vapor phase growth method And a process.

【0013】[0013]

【作用】本発明においては、コンタクト孔内に、気相成
長法により多結晶シリコン膜を選択的に形成した後、気
相成長法によりこの多結晶シリコン膜上に例えばタング
ステン等の高融点金属からなる高融点金属膜を形成す
る。即ち、本発明においては、半導体基板と高融点金属
膜との間に多結晶シリコン膜を介在させる。これによ
り、多結晶シリコン膜が高融点金属膜形成時の犠牲層と
して作用し、高融点金属膜と半導体基板との反応を回避
することができる。従って、高融点金属膜の膜厚を厚く
することができるため、PN接合を破壊することなく、
配線層形成面の平坦性を高めることができる。
In the present invention, a polycrystalline silicon film is selectively formed in the contact hole by the vapor phase growth method, and then a high melting point metal such as tungsten is formed on the polycrystalline silicon film by the vapor phase growth method. Forming a high melting point metal film. That is, in the present invention, the polycrystalline silicon film is interposed between the semiconductor substrate and the refractory metal film. As a result, the polycrystalline silicon film acts as a sacrificial layer when the refractory metal film is formed, and the reaction between the refractory metal film and the semiconductor substrate can be avoided. Therefore, the thickness of the refractory metal film can be increased, so that the PN junction is not destroyed and
The flatness of the wiring layer formation surface can be improved.

【0014】[0014]

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
Embodiments of the present invention will now be described with reference to the accompanying drawings.

【0015】図1(a)乃至(c)は本発明の第1の実
施例に係る半導体装置の製造方法を工程順に示す断面図
である。
1A to 1C are sectional views showing a method of manufacturing a semiconductor device according to the first embodiment of the present invention in the order of steps.

【0016】先ず、図1(a)に示すように、P型シリ
コン半導体基板1の表面にヒ素を選択的にイオン注入し
てN型シリコン領域2を形成した後、半導体基板1上の
全面にシリコン酸化膜3を形成する。その後、このシリ
コン酸化膜3の表面からN型シリコン領域2へ到達する
コンタクト孔4を選択的に形成する。
First, as shown in FIG. 1A, arsenic is selectively ion-implanted into the surface of a P-type silicon semiconductor substrate 1 to form an N-type silicon region 2, and then the entire surface of the semiconductor substrate 1 is covered. A silicon oxide film 3 is formed. After that, contact holes 4 reaching the N-type silicon region 2 from the surface of the silicon oxide film 3 are selectively formed.

【0017】次に、図1(b)に示すように、SiH2
Cl2、HCl及びN2 を混合したガスを用いた気相成
長法により、コンタクト孔4内に露出したN型シリコン
領域2上にのみ多結晶シリコン膜5を選択的に形成す
る。このときの多結晶シリコン膜形成条件は、例えば、
温度を 650乃至750 ℃、反応炉内の圧力を 100乃至200T
orr、SiH2 Cl2 及びHClの分圧を夫々 2乃至5 T
orrとする。また、多結晶シリコン膜5の膜厚は、例え
ば 0.1乃至0.3 μmとする。次に、イオン注入法を用い
て、この多結晶シリコン膜5にヒ素を導入する。その
後、主原料ガスとしてWF6 を用いた気相成長法によ
り、前記コンタクト孔4が埋め込まれるまで高融点金属
であるタングステンを多結晶シリコン膜5上にのみ選択
的に成長させることによりタングステン膜6を得る。
Next, as shown in FIG. 1B, SiH 2
A polycrystalline silicon film 5 is selectively formed only on the N-type silicon region 2 exposed in the contact hole 4 by a vapor phase growth method using a gas mixture of Cl 2 , HCl and N 2 . The polycrystalline silicon film forming conditions at this time are, for example,
Temperature 650 to 750 ℃, reactor pressure 100 to 200T
The partial pressure of orr, SiH 2 Cl 2 and HCl is 2 to 5 T, respectively.
orr. The thickness of the polycrystalline silicon film 5 is, eg, 0.1 to 0.3 μm. Next, arsenic is introduced into the polycrystalline silicon film 5 by using the ion implantation method. After that, by a vapor phase growth method using WF 6 as a main source gas, tungsten, which is a refractory metal, is selectively grown only on the polycrystalline silicon film 5 until the contact hole 4 is filled, and thus the tungsten film 6 is formed. To get

【0018】次いで、図1(c)に示すように、スパッ
タ法により全面にアルミニウム膜7を形成し、このアル
ミニウム膜7をパターニングして配線層を形成する。こ
のようにして半導体装置が完成する。
Next, as shown in FIG. 1C, an aluminum film 7 is formed on the entire surface by a sputtering method, and the aluminum film 7 is patterned to form a wiring layer. In this way, the semiconductor device is completed.

【0019】本実施例においては、多結晶シリコン膜5
がタングステン成長時の犠牲層となり、タングステンと
シリコン半導体基板との反応を回避することができる。
このため、タングステン膜を十分に厚くすることができ
るので、バリヤメタル層を別に設ける必要がない。ま
た、コンタクト孔に起因する配線層形成面の段差を抑制
できるため、配線層の微細化が可能である。
In this embodiment, the polycrystalline silicon film 5 is used.
Serves as a sacrificial layer during the growth of tungsten, and the reaction between tungsten and the silicon semiconductor substrate can be avoided.
Therefore, the tungsten film can be made sufficiently thick, and it is not necessary to separately provide a barrier metal layer. Further, since it is possible to suppress a step on the wiring layer forming surface due to the contact hole, it is possible to miniaturize the wiring layer.

【0020】図2(a)乃至(c)は本発明の第2の実
施例に係る半導体装置の製造方法を工程順に示す断面図
である。なお、本実施例は、深さが異なるコンタクト孔
が設けられた場合に適用したものである。
2A to 2C are sectional views showing a method of manufacturing a semiconductor device according to the second embodiment of the present invention in the order of steps. The present embodiment is applied to the case where contact holes having different depths are provided.

【0021】先ず、図2(a)に示すように、P型シリ
コン半導体基板11の表面に選択的にヒ素をイオン注入
して、N型シリコン領域12を形成した後、全面にシリ
コン酸化膜13を形成する。その後、気相成長法を使用
して、シリコン酸化膜13上に多結晶シリコン膜を形成
し、この多結晶シリコン膜をパターニングした後、イオ
ン注入法によりこの多結晶シリコン膜に不純物を導入し
て、所定の抵抗率を有する抵抗素子18を形成する。
First, as shown in FIG. 2A, arsenic is selectively ion-implanted into the surface of a P-type silicon semiconductor substrate 11 to form an N-type silicon region 12, and then a silicon oxide film 13 is formed on the entire surface. To form. After that, a polycrystalline silicon film is formed on the silicon oxide film 13 by using the vapor phase growth method, the polycrystalline silicon film is patterned, and then impurities are introduced into the polycrystalline silicon film by the ion implantation method. , A resistance element 18 having a predetermined resistivity is formed.

【0022】次に、図2(b)に示すように、気相成長
法によりBPSG膜19を全面に形成した後、熱処理を
施してリフロー処理し、BPSG膜19の表面を平坦化
する。そして、異方性ドライエッチングにより、このB
PSG膜19の表面からN型シリコン領域12に到達す
る第1のコンタクト孔14を選択的に形成する。次に、
第1の実施例と同様にして、多結晶シリコン膜15を第
1のコンタクト孔14内にのみ選択的に形成する。この
とき、多結晶シリコン膜15の上面の位置が抵抗素子1
8の上面の位置に整合するようにする。多結晶シリコン
膜15の膜厚が厚くなる場合には予めヒ素をドープした
多結晶シリコン膜を形成する。
Next, as shown in FIG. 2B, after the BPSG film 19 is formed on the entire surface by a vapor phase growth method, a heat treatment is performed to perform a reflow treatment to flatten the surface of the BPSG film 19. Then, by anisotropic dry etching, this B
First contact holes 14 reaching the N-type silicon region 12 from the surface of the PSG film 19 are selectively formed. next,
Similar to the first embodiment, the polycrystalline silicon film 15 is selectively formed only in the first contact hole 14. At this time, the position of the upper surface of the polycrystalline silicon film 15 is set to the resistance element 1
8 so as to be aligned with the position of the upper surface. When the polycrystalline silicon film 15 becomes thicker, a polycrystalline silicon film doped with arsenic in advance is formed.

【0023】次いで、図2(c)に示すように、異方性
ドライエッチングにより、BPSG膜19の表面から抵
抗素子18に到達する第2のコンタクト孔を選択的に形
成する。その後、第1の実施例と同様にして、第1のコ
ンタクト孔14及び前記第2のコンタクト孔が埋め込ま
れるまでタングステンを選択成長させてタングステン膜
16を得る。そして、スパッタ法により、全面にアルミ
ニウム膜17を形成し、このアルミニウム膜17をパタ
ーニングして配線層を形成する。
Next, as shown in FIG. 2C, a second contact hole reaching the resistance element 18 from the surface of the BPSG film 19 is selectively formed by anisotropic dry etching. After that, similarly to the first embodiment, tungsten is selectively grown until the first contact hole 14 and the second contact hole are filled, and the tungsten film 16 is obtained. Then, an aluminum film 17 is formed on the entire surface by a sputtering method, and the aluminum film 17 is patterned to form a wiring layer.

【0024】本実施例においては、深さが異なるコンタ
クト孔が設けられている場合でも、半導体基板とタング
ステン膜との間に介在させる多結晶シリコン膜の膜厚を
適正に制御することにより、第1の実施例と同様に優れ
た平坦性を得ることができて、配線層を微細なパターン
で形成することができる。
In the present embodiment, even when the contact holes having different depths are provided, the thickness of the polycrystalline silicon film interposed between the semiconductor substrate and the tungsten film is appropriately controlled, so that Similar to the first embodiment, excellent flatness can be obtained, and the wiring layer can be formed in a fine pattern.

【0025】[0025]

【発明の効果】以上説明したように本発明においては、
コンタクト孔内に多結晶シリコン膜を選択的に形成した
後、この多結晶シリコン膜上に高融点金属膜を選択的に
形成するから、シリコン基板に設けられた浅い接合を破
壊することなく高融点金属膜の厚膜化が可能になり、平
坦性が優れた面に微細なパターンで配線層を形成するこ
とができる。
As described above, according to the present invention,
After the polycrystalline silicon film is selectively formed in the contact hole, the refractory metal film is selectively formed on the polycrystalline silicon film, so that the high melting point can be achieved without breaking the shallow junction provided in the silicon substrate. The metal film can be made thicker, and the wiring layer can be formed in a fine pattern on the surface having excellent flatness.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)乃至(c)は本発明の第1の実施例に係
る半導体装置の製造方法を工程順に示す断面図である。
1A to 1C are cross-sectional views showing a method of manufacturing a semiconductor device according to a first exemplary embodiment of the present invention in the order of steps.

【図2】(a)乃至(c)は本発明の第2の実施例に係
る半導体装置の製造方法を工程順に示す断面図である。
2A to 2C are cross-sectional views showing a method of manufacturing a semiconductor device according to a second exemplary embodiment of the present invention in the order of steps.

【図3】(a),(b)は従来の半導体装置の製造方法
を工程順に示す断面図である。
3A and 3B are cross-sectional views showing a conventional method of manufacturing a semiconductor device in the order of steps.

【符号の説明】[Explanation of symbols]

1,11,21;半導体基板 2,12,22;N型シリコン領域 3,13,23;シリコン酸化膜 4,14,24;コンタクト孔 5,15,25;多結晶シリコン膜 6,16;タングステン膜 7,17,27;アルミニウム膜 18;抵抗素子 19;BPSG膜 26;窒化チタン膜 Semiconductor substrates 2, 12, 22; N-type silicon regions 3, 13, 23; Silicon oxide films 4, 14, 24; Contact holes 5, 15, 25; Polycrystalline silicon films 6, 16; Tungsten Films 7, 17, 27; Aluminum film 18; Resistive element 19; BPSG film 26; Titanium nitride film

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 D 7353−4M Continuation of front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/90 D 7353-4M

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に絶縁膜を形成する工程
と、この絶縁膜の所定部分に前記半導体基板の表面に到
達するコンタクト孔を形成する工程と、気相成長法によ
り前記コンタクト孔内に多結晶シリコン膜を選択的に形
成する工程と、気相成長法により前記多結晶シリコン膜
上に高融点金属膜を選択的に形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。
1. A step of forming an insulating film on a semiconductor substrate, a step of forming a contact hole reaching a surface of the semiconductor substrate at a predetermined portion of the insulating film, and a step of forming a contact hole in the contact hole by a vapor phase growth method. A method of manufacturing a semiconductor device, comprising: a step of selectively forming a polycrystalline silicon film; and a step of selectively forming a refractory metal film on the polycrystalline silicon film by a vapor phase growth method.
JP27697591A 1991-09-26 1991-09-26 Manufacture of semiconductor device Pending JPH0590199A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27697591A JPH0590199A (en) 1991-09-26 1991-09-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27697591A JPH0590199A (en) 1991-09-26 1991-09-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0590199A true JPH0590199A (en) 1993-04-09

Family

ID=17577023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27697591A Pending JPH0590199A (en) 1991-09-26 1991-09-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0590199A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048792A (en) * 1996-06-27 2000-04-11 Nec Corporation Method for manufacturing an interconnection structure in a semiconductor device
KR100413794B1 (en) * 2001-03-08 2003-12-31 삼성전자주식회사 Method for forming sacrificial layer of different kind

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048792A (en) * 1996-06-27 2000-04-11 Nec Corporation Method for manufacturing an interconnection structure in a semiconductor device
KR100413794B1 (en) * 2001-03-08 2003-12-31 삼성전자주식회사 Method for forming sacrificial layer of different kind

Similar Documents

Publication Publication Date Title
US4818723A (en) Silicide contact plug formation technique
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
USRE45232E1 (en) Method of forming a contact plug for a semiconductor device
US6140230A (en) Methods of forming metal nitride and silicide structures
US4871684A (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
JPH08227938A (en) Semiconductor device and manufacturing method thereof
JPH08111527A (en) Method for manufacturing semiconductor device having self-aligned silicide region
JPH0845878A (en) Method for manufacturing semiconductor device
US5395798A (en) Refractory metal silicide deposition process
JPH0590199A (en) Manufacture of semiconductor device
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
JP2848333B2 (en) Method for manufacturing semiconductor device
JPS60111421A (en) Manufacture of semiconductor device
JP2940492B2 (en) Semiconductor device and manufacturing method thereof
JP3019453B2 (en) Method for manufacturing semiconductor device
JPH0586653B2 (en)
JPH09162392A (en) Semiconductor device
JPH11219916A (en) Semiconductor device and manufacturing method thereof
JP2720567B2 (en) Method for manufacturing semiconductor device
JP2845044B2 (en) Semiconductor device
JP2822276B2 (en) Electrode formation method for semiconductor device
JP2810879B2 (en) How to improve step coverage
JPH0945764A (en) Semiconductor device and manufacturing method thereof
JPH08316475A (en) Semiconductor device and manufacturing method thereof
JP2000269488A (en) Method for manufacturing semiconductor device