JPH0590350A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0590350A JPH0590350A JP3274843A JP27484391A JPH0590350A JP H0590350 A JPH0590350 A JP H0590350A JP 3274843 A JP3274843 A JP 3274843A JP 27484391 A JP27484391 A JP 27484391A JP H0590350 A JPH0590350 A JP H0590350A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- thickness
- bump
- leads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/466—Tape carriers or flat leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置、特に金属
からなるエッチングストップ層を中間層としてその一方
の面に厚い金属層からなるリードを、他方の面に薄い金
属層からなるリードを形成し、更に、該薄い金属層から
なるリードに上記中間層からなるバンプを形成したリー
ドフレームを、その上記バンプを半導体素子の各電極に
直接継続して電極導出手段とした半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, in particular, an etching stop layer made of metal is used as an intermediate layer to form a lead made of a thick metal layer on one surface and a lead made of a thin metal layer on the other surface. Furthermore, the present invention relates to a semiconductor device in which a lead frame in which bumps made of the intermediate layer are formed on leads made of the thin metal layer is used as electrode lead-out means by directly continuing the bumps to the respective electrodes of the semiconductor element.
【０００２】[0002]
【従来の技術】半導体装置として、リードフレームを用
い、半導体装置の電極とリードフレームのインナーリー
ド先端部との間を金からなるワイヤを介して接続したタ
イプの半導体装置がある。また、ポリイミドフィルムを
ベースとしてその表面に銅箔からなるリードを形成した
ＴＡＢリードをリードフレームに代えて用い、ＴＡＢリ
ードのインナーリードを半導体素子のパッドに直接接続
したタイプの半導体装置もある。更に、インナーリード
にバンプを形成したリードフレームを用い、そのバンプ
を半導体素子の電極パッドに接続し、ワイヤを用いない
タイプの半導体装置もある。2. Description of the Related Art As a semiconductor device, there is a type of semiconductor device in which a lead frame is used and an electrode of the semiconductor device and a tip of an inner lead of the lead frame are connected via a wire made of gold. There is also a type of semiconductor device in which a TAB lead having a lead made of a copper foil formed on the surface of a polyimide film is used instead of the lead frame, and the inner lead of the TAB lead is directly connected to the pad of the semiconductor element. Further, there is also a type of semiconductor device in which a lead frame having bumps formed on the inner leads is used and the bumps are connected to the electrode pads of the semiconductor element without using wires.
【０００３】[0003]
【発明が解決しようとする課題】ところで、リードフレ
ームを用い、インナーリードと半導体素子の電極パッド
との間を金ワイヤを介して接続したタイプの半導体装置
には、ワイヤの撓みによりパッケージの薄型化が制約さ
れ、金ワイヤの使用により低コスト化が制約されるとい
う問題があると共に、インナーリードの配置ピッチを１
２０μｍ以下にすることが難しく、多ピン化に応えるこ
とが難しいという問題がある。By the way, in a semiconductor device of a type in which a lead frame is used and an inner lead and an electrode pad of a semiconductor element are connected via a gold wire, the package is thinned due to the bending of the wire. Is restricted, and the cost reduction is restricted by the use of gold wire, and the inner lead arrangement pitch is set to 1
There is a problem that it is difficult to reduce the thickness to 20 μm or less, and it is difficult to meet the increasing number of pins.
【０００４】また、ＴＡＢリードを用いた半導体装置に
は、アウターリードがインナーリードと同じ厚さの銅箔
からなり、アウターリードの必要な強度にすることが難
しく、また、ポリイミドベースに貼り合せる銅箔を薄く
することが難しく、ファインピッチが難しいという問題
がある。Further, in the semiconductor device using the TAB lead, the outer lead is made of a copper foil having the same thickness as the inner lead, so that it is difficult to obtain the required strength of the outer lead, and the copper to be bonded to the polyimide base is made. There is a problem that it is difficult to make the foil thin and it is difficult to make a fine pitch.
【０００５】そこで、薄型化、ファインピッチ化、アウ
ターリードの強度確保等の面で優れたものが得られるで
あろうと考えられるがインナーリードにバンプを形成し
たリードフレームを用い、そのバンプを半導体素子の電
極パッドに接続し、ワイヤを用いないタイプの半導体装
置である。しかし、具体的にどのようにすれば、よりフ
ァインピッチ化を図りつつアウターリードの強度を必要
な値に確保するかについてはまだ開発が進んでいないの
が実情である。Therefore, it is considered that an excellent product can be obtained in terms of thinning, fine pitch, and securing the strength of the outer lead. However, a lead frame having a bump formed on the inner lead is used, and the bump is used as a semiconductor element. It is a type of semiconductor device that is connected to the electrode pad of and does not use wires. However, the actual situation is that development has not yet progressed as to how to specifically secure the required strength of the outer leads while achieving a finer pitch.
【０００６】そこで、本発明は、インナーリードにバン
プを形成したリードフレームを用い、そのバンプを半導
体素子の電極パッドに接続し、ワイヤを用いないタイプ
の半導体装置において、アウターリードの強度を確保し
つつファインピッチ化を図り、多ピン化、小型化の要請
に応えることを目的とする。Therefore, the present invention uses a lead frame having bumps formed on the inner leads and connects the bumps to the electrode pads of the semiconductor element to secure the strength of the outer leads in a semiconductor device of a type that does not use wires. At the same time, the aim is to achieve a finer pitch, and to meet the demand for higher pin count and smaller size.
【０００７】[0007]
【課題を解決するための手段】本発明半導体装置は、薄
い金属層からなるリードの厚さを１０〜５０μｍ、厚い
金属層からなるリードの厚さを３０〜３００μｍ、バン
プの厚さを５〜５０μｍにしたことを特徴とする。In the semiconductor device of the present invention, the thickness of the lead made of a thin metal layer is 10 to 50 μm, the thickness of the lead made of a thick metal layer is 30 to 300 μm, and the thickness of the bump is 5 to 5. The feature is that the thickness is 50 μm.
【０００８】[0008]
【実施例】以下、本発明半導体装置を図示実施例に従っ
て詳細に説明する。図１（Ａ）、（Ｂ）は本発明半導体
装置の一つの実施例を示すもので、（Ａ）は半導体装置
の一部を示す断面図、（Ｂ）はリードフレームの裏返し
てその一部を示す斜視図である。図面において、１は半
導体素子、２は該半導体素子１の表面に形成された例え
ばアルミニウムからなる電極パッド、３はリードフレー
ム、４はそのアウターリードで、たとえば銅あるいは鉄
ニッケル合金（４２アロイ）からなり、その厚さは３０
〜３００μｍである。３０μｍよりも薄いと必要な強度
が確保できず、３００μｍよりも厚いとアウターリード
のピッチが０．５ｍｍよりも大きくなりファインピッチ
を図ることができなくなるので、３０〜１００μｍが妥
当なのである。The semiconductor device of the present invention will be described in detail below with reference to the illustrated embodiments. 1A and 1B show one embodiment of a semiconductor device of the present invention. FIG. 1A is a sectional view showing a part of the semiconductor device, and FIG. It is a perspective view showing. In the drawings, 1 is a semiconductor element, 2 is an electrode pad made of, for example, aluminum formed on the surface of the semiconductor element 1, 3 is a lead frame, 4 is an outer lead thereof, for example, from copper or iron nickel alloy (42 alloy). And its thickness is 30
˜300 μm. If it is thinner than 30 μm, the required strength cannot be secured, and if it is thicker than 300 μm, the pitch of the outer leads becomes larger than 0.5 mm and the fine pitch cannot be achieved, so 30 to 100 μm is appropriate.
【０００９】５はリードフレーム３の中間層で、例えば
アルミニウムからなり、厚さは５〜５０μｍである。こ
の中間層５はリードフレーム３のインナーリード及びア
ウターリードのパターニングのためのエッチングのとき
のエッチングストッパーの役割を担うと共に自身が選択
的にエッチングされて後述するバンプ（７）となる。こ
の中間層５の厚さ（とりも直さずこれはバンプの厚さ）
は、５μｍより薄いと箔の積層が難しく、５０μｍより
も厚いとファインピッチ化が難しいので、５〜５０μｍ
が妥当なのである。６はインナーリードで、銅からな
り、厚さは１０〜５０μｍである。というのは、インナ
ーリードの厚さは１０μｍより薄いと必要な強度が確保
できず、また箔として中間層５に積層することが難し
い。そして、厚さが５０μｍより厚いとインナーリード
のピッチが１１０μｍと大きくなり多ピン化が難しい。
従って、インナーリードの厚さは１０〜５０μｍが妥当
なのである。尚、インナーリード６はアウターリード７
よりも必ず薄くされている。Reference numeral 5 denotes an intermediate layer of the lead frame 3, which is made of, for example, aluminum and has a thickness of 5 to 50 μm. The intermediate layer 5 plays a role of an etching stopper at the time of etching for patterning the inner lead and the outer lead of the lead frame 3 and is selectively etched to be a bump (7) described later. The thickness of this intermediate layer 5 (this is the thickness of the bump without fixing it)
When the thickness is less than 5 μm, it is difficult to stack the foils, and when the thickness is more than 50 μm, it is difficult to form a fine pitch.
Is appropriate. An inner lead 6 is made of copper and has a thickness of 10 to 50 μm. This is because if the thickness of the inner leads is less than 10 μm, the required strength cannot be secured, and it is difficult to laminate the inner leads as a foil on the intermediate layer 5. If the thickness is greater than 50 μm, the inner lead pitch is as large as 110 μm, and it is difficult to increase the number of pins.
Therefore, it is appropriate that the thickness of the inner lead is 10 to 50 μm. The inner lead 6 is the outer lead 7.
Is definitely thinner than.
【００１０】７はインナーリード６の先端部表面に形成
されたバンプで、アルミニウムからなる前記中間層５の
選択的エッチングにより形成されたものであり、その厚
さは５〜５０μｍ、幅Ｗは１０〜１４０μｍ、長さＬは
３０μｍ以上である。そして、該バンプ７が上記半導体
素子１の電極パッド２に超音波ボンディングされてい
る。８は封止樹脂である。Reference numeral 7 denotes a bump formed on the surface of the tip portion of the inner lead 6, which is formed by selective etching of the intermediate layer 5 made of aluminum, and has a thickness of 5 to 50 μm and a width W of 10. ˜140 μm, and the length L is 30 μm or more. The bump 7 is ultrasonically bonded to the electrode pad 2 of the semiconductor element 1. Reference numeral 8 is a sealing resin.
【００１１】図２（Ａ）乃至（Ｆ）は図１に示した半導
体装置の製造方法を工程順に示すものであり、（Ａ）乃
至（Ｅ）は斜視図、（Ｆ）は断面図である。先ず、図２
（Ａ）に示すようにアウターリードとなるところの銅又
は４２合金からなる金属層４、エッチングストップ層と
なりバンプ７となるところのアルミニウムからなる中間
層５及びインナーリードとなるところの銅からなるイン
ナーリード６を積層した三層構造のリードフレーム材を
用意する。2A to 2F show a method of manufacturing the semiconductor device shown in FIG. 1 in the order of steps, wherein FIGS. 2A to 2E are perspective views and FIG. 2F is a sectional view. .. First, FIG.
As shown in (A), a metal layer 4 made of copper or 42 alloy to be an outer lead, an intermediate layer 5 made of aluminum to be an etching stop layer and a bump 7, and an inner layer made of copper to be an inner lead. A lead frame material having a three-layer structure in which the leads 6 are laminated is prepared.
【００１２】次に、図２（Ｂ）に示すようにインナーリ
ード６、アウターリード４を順次（又は同時）に選択的
エッチングによりパターニングする。このエッチング
は、インナーリード６に対するエッチングもアウターリ
ード７に対するエッチングもアルミニウムからなる中間
層５がエッチングストッパとして機能するように行う必
要がある。そこで、エッチングされる金属が銅の場合に
は、Ｈ2 ＳＯ4 （１８容積％）＋Ｈ2 Ｏ2 （１０容積
％）の溶液をエッチング液として用い、鉄・ニッケル合
金（４２アロイ）の場合にはＣ2 Ｈ2 Ｏ4 （１０容積
％）＋Ｈ2 Ｏ2 （１０容積％）の溶液をエッチング液と
して用いると良い。Next, as shown in FIG. 2B, the inner leads 6 and the outer leads 4 are patterned sequentially (or simultaneously) by selective etching. This etching needs to be performed so that the intermediate layer 5 made of aluminum functions as an etching stopper for both the inner lead 6 and the outer lead 7. Therefore, when the metal to be etched is copper, a solution of H 2 SO 4 (18% by volume) + H 2 O 2 (10% by volume) is used as an etching solution, and in the case of an iron-nickel alloy (42 alloy), Is preferable to use a solution of C 2 H 2 O 4 (10% by volume) + H 2 O 2 (10% by volume) as an etching solution.
【００１３】次に、図２（Ｃ）に示すように、中間層６
の不要部分を除去する。この除去は、ＨＣｌ（５０容積
％）＋Ｈ2 Ｏ（５０容積％）をエッチング液として用
い、電着レジスト膜をマスクとしてエッチングすること
により行う。その後、図２（Ｄ）に示すようにリードフ
レームを反転して各バンプ７、７、…を半導体素子１の
各電極パッド２、２、…に位置合せし、図２（Ｅ）に示
すように各バンプ７、７、…をパッド２、２、…に超音
波ボンディングし、しかる後、図２（Ｆ）に示すように
樹脂封止する。Next, as shown in FIG. 2C, the intermediate layer 6
The unnecessary parts of are removed. This removal is performed by using HCl (50% by volume) + H 2 O (50% by volume) as an etching solution and etching using the electrodeposition resist film as a mask. After that, the lead frame is inverted as shown in FIG. 2 (D) to align the bumps 7, 7, ... With the electrode pads 2, 2, ... Of the semiconductor element 1, and as shown in FIG. 2 (E). , Are ultrasonically bonded to the pads 2, 2, ..., Then, they are resin-sealed as shown in FIG. 2 (F).
【００１４】図３はインナーリード厚さとインナーリー
ドピッチの限界（小さい方の限界）との関係を示すもの
である。インナーリードピッチの限界は、３０＋（２ｔ
／２）＋（１０〜３０）μｍで表される。この式におけ
る３０μｍは、インナーリードの強度、接合性を確保す
るうえで最小限必要となる幅（平坦幅）、（２ｔ／２）
μｍは各リード部分の両側に生じるサイドエッチングの
量の和（尚、エッチファクタを２とする）、ｔはインナ
ーリードの厚さ、（１０〜３０）μｍはフォトレジスト
の解像度により最小限必要となる幅ｄであり、レジスト
膜の厚さに対して依存性を有している。レジスト膜厚が
１０μｍだとｄは１０μｍ、２０μｍだとｄは１５μ
ｍ、３０μｍだとｄは２０μｍ、５０μｍだとｄは３０
μｍである。尚、インナーリードの厚さを１０μｍにす
るとインナーリードのピッチは５０μｍにすることが可
能である。FIG. 3 shows the relationship between the inner lead thickness and the inner lead pitch limit (smaller limit). The inner lead pitch limit is 30+ (2t
/ 2) + (10 to 30) μm. 30 μm in this formula is the minimum width (flat width) required to secure the strength and bondability of the inner lead, (2t / 2)
μm is the sum of the amounts of side etching generated on both sides of each lead portion (note that the etch factor is 2), t is the thickness of the inner lead, and (10 to 30) μm is the minimum required depending on the resolution of the photoresist. And has a dependency on the thickness of the resist film. If the resist film thickness is 10 μm, d is 10 μm, and if it is 20 μm, d is 15 μm.
When m and 30 μm, d is 20 μm, and when 50 μm, d is 30
μm. If the thickness of the inner leads is 10 μm, the pitch of the inner leads can be 50 μm.
【００１５】図４はアウターリード厚とアウターリード
ピッチ限界の関係図である。このアウターリード限界ピ
ッチは２０＋（２ｔ／２）＋４０μｍで表わされる。こ
の式の２００μｍは、アウターリードとして必要な強度
を確保するうえで必要な値であり、（２ｔ／２）はアウ
ターリードの両側のサイドエッチングの量の和（エッチ
ファクタを２とする）、４０μｍは厚いアウターリード
をエッチングするためにフォトレジスト膜を必要な値に
厚くした場合における解像度によって決まるところの最
小限必要なアウターリード間間隔ｄである。FIG. 4 is a relationship diagram between the outer lead thickness and the outer lead pitch limit. The outer lead limit pitch is represented by 20+ (2t / 2) +40 μm. 200 μm in this formula is a value necessary to secure the strength required as the outer lead, and (2t / 2) is the sum of the side etching amounts on both sides of the outer lead (etching factor is 2), 40 μm Is the minimum required outer lead spacing d, which is determined by the resolution when the photoresist film is thickened to the required value for etching the thick outer leads.
【００１６】図５はバンプ厚さとバンプ幅加工限界との
関係図であり、下の２本の曲線はインナーリードピッチ
を５０μｍにした場合の関係を、上の２本の曲線はイン
ナーリードピッチを８０μｍにした場合の関係を示し、
そして、インナーリードピッチが５０μｍの場合の、ま
た、８０μｍの場合のそれぞれ２本の曲線のうちの上の
曲線は、ボンディング不良を起さないという観点からの
関係を示し、下の曲線はサイドエッチングによる加工が
不可能にならないようにするという観点からの関係を示
す。FIG. 5 is a relationship diagram between the bump thickness and the bump width processing limit. The lower two curves show the relationship when the inner lead pitch is 50 μm, and the upper two curves show the inner lead pitch. Shows the relationship when 80μm,
When the inner lead pitch is 50 μm and when the inner lead pitch is 80 μm, the upper curve of the two curves shows the relationship from the viewpoint of not causing defective bonding, and the lower curve shows the side etching. We will show the relationship from the viewpoint that processing by means is not impossible.
【００１７】バンプ幅の加工限界は、インナーリードピ
ッチ−１０μｍ−（２Ｔ／３）で表わされる。式中のＴ
はバンプの厚さ、１０μｍはバンプがボンディングによ
り変形したときにショートしないために最小限必要な
幅、（２Ｔ／３）はバンプの両側に生じるサイドエッチ
ングの量の和（エッチファクタを１．５とした場合）で
あり、この場合、アルミニウムからなる中間層は図６に
示すように両側からエッチングされるので、サイドエッ
チング量は（２Ｔ／３）となるのである。The processing limit of the bump width is represented by the inner lead pitch-10 μm- (2T / 3). T in the formula
Is the thickness of the bump, 10 μm is the minimum width required to prevent a short circuit when the bump is deformed by bonding, and (2T / 3) is the sum of the side etching amounts generated on both sides of the bump (etch factor of 1.5). In this case, since the intermediate layer made of aluminum is etched from both sides as shown in FIG. 6, the side etching amount is (2T / 3).
【００１８】ここで、バンプの幅Ｗについて妥当な値に
ついて述べると、インナーリードピッチが５０μｍの場
合、バンプ厚さが５μｍだとＷが１０〜３８μｍ、バン
プ厚さが２０μｍだとＷが１０〜３２μｍ、バンプ厚さ
が５０μｍだとＷが１０〜２０μｍが良い。A proper value for the width W of the bumps will be described. When the inner lead pitch is 50 μm, W is 10 to 38 μm when the bump thickness is 5 μm, and W is 10 when the bump thickness is 20 μm. If the thickness is 32 μm and the bump thickness is 50 μm, W is preferably 10 to 20 μm.
【００１９】次に、インナーリードピッチが８０μｍの
場合を述べると、バンプ厚さが５μｍだとＷが１０〜６
８μｍ、バンプ厚さが２０μｍだとＷが１０〜６２μ
ｍ、バンプ厚さが５０μｍだとＷが１０〜５０μｍが良
い。次に、インナーリードピッチが１５０μｍの場合を
述べると、バンプ厚さが５μｍだとＷが１０〜１３６μ
ｍ、バンプ厚さが２０μｍだとＷが１０〜１２６μｍ、
バンプ厚さが５０μｍだとＷが１０６μｍが良い。尚、
バンプの長さＬが、３０μｍより短かいと接合性が不充
分なので３０μｍ以上であることが望ましい。Next, in the case where the inner lead pitch is 80 μm, W is 10 to 6 when the bump thickness is 5 μm.
If the bump thickness is 8 μm and the bump thickness is 20 μm, W is 10 to 62 μm.
m and the bump thickness is 50 μm, W is preferably 10 to 50 μm. Next, when the inner lead pitch is 150 μm, W is 10 to 136 μ when the bump thickness is 5 μm.
m, if the bump thickness is 20 μm, W is 10 to 126 μm,
If the bump thickness is 50 μm, W is preferably 106 μm. still,
If the length L of the bump is shorter than 30 μm, the bondability is insufficient, so that the length is preferably 30 μm or more.
【００２０】[0020]
【発明の効果】以上に述べたところから明らかなよう
に、本発明半導体装置は、薄い金属層からなるリードの
厚さが１０〜５０μｍで、厚い金属層からなるリードの
厚さが３０〜３００μｍで、バンプの厚さが５〜５０μ
ｍであることを特徴とするものであるので、リードフレ
ームに必要な強度を保ちつつインナーリードのファイン
ピッチ化を図ることができる。As is apparent from the above description, in the semiconductor device of the present invention, the thickness of the lead made of a thin metal layer is 10 to 50 μm, and the thickness of the lead made of a thick metal layer is 30 to 300 μm. And the bump thickness is 5-50μ
Since it is characterized by m, it is possible to achieve a fine pitch of the inner leads while maintaining the strength required for the lead frame.
【図１】（Ａ）、（Ｂ）は本発明半導体装置の一つの実
施例を示すもので、（Ａ）は半導体装置の一部を示す断
面図、（Ｂ）はリードフレームを裏返しにしてその一部
を示す斜視図である。1A and 1B show one embodiment of a semiconductor device of the present invention, FIG. 1A is a sectional view showing a part of the semiconductor device, and FIG. It is a perspective view which shows the one part.
【図２】（Ａ）乃至（Ｆ）は図１に示した半導体装置の
製造方法を工程順に示す図で、（Ａ）乃至（Ｅ）は斜視
図、（Ｆ）は断面図である。2A to 2F are views showing a method of manufacturing the semiconductor device shown in FIG. 1 in the order of steps, FIGS. 2A to 2E are perspective views, and FIG.
【図３】インナーリード厚とインナーリードピッチ限界
との関係を示すインナーリード厚・ピッチ限界関係図で
ある。FIG. 3 is an inner lead thickness / pitch limit relationship diagram showing a relationship between an inner lead thickness and an inner lead pitch limit.
【図４】アウターリード厚とアウターリードピッチ限界
との関係を示すアウターリード厚・ピッチ限界関係図で
ある。FIG. 4 is an outer lead thickness / pitch limit relationship diagram showing a relationship between an outer lead thickness and an outer lead pitch limit.
【図５】バンプ厚とバンプ幅加工限界との関係を示すバ
ンプ厚・幅加工限界関係図である。FIG. 5 is a bump thickness / width processing limit relationship diagram showing a relationship between a bump thickness and a bump width processing limit.
【図６】バンプ形成エッチングの説明のための断面図で
ある。FIG. 6 is a cross-sectional view for explaining bump formation etching.
１ 半導体素子 ２ 電極 ３ リードフレーム ４ アウターリード ５ 中間層（エッチングストップ層） ６ インナーリード ７ バンプ 1 semiconductor element 2 electrode 3 lead frame 4 outer lead 5 intermediate layer (etching stop layer) 6 inner lead 7 bump
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 秀幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hideyuki Takahashi 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation
Claims (1)
間層としてその一方の面に厚い金属層からなるリード
を、他方の面に薄い金属層からなるリードを形成し、更
に、該薄い金属層からなるリードに上記中間層からなる
バンプを形成したリードフレームを、該バンプを半導体
素子の各電極に直接継続することにより電極導出手段と
した半導体装置であって、 上記薄い金属層からなるリードの厚さが１０〜５０μｍ
で、 上記厚い金属層からなるリードの厚さが３０〜３００μ
ｍで、 上記バンプの厚さが５〜５０μｍであることを特徴とす
る半導体装置1. An etching stop layer made of a metal is used as an intermediate layer, a lead made of a thick metal layer is formed on one surface of the intermediate layer, and a lead made of a thin metal layer is formed on the other surface thereof, and the thin metal layer is further formed. A lead frame having a bump formed of the intermediate layer on a lead is used as an electrode lead-out means by directly connecting the bump to each electrode of a semiconductor element, and the lead has a thickness of the thin metal layer. Is 10 to 50 μm
And the thickness of the lead made of the thick metal layer is 30 to 300 μm.
m, the bump has a thickness of 5 to 50 μm.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274843A JP3044872B2 (en) | 1991-09-25 | 1991-09-25 | Semiconductor device |
| US07/950,659 US5349238A (en) | 1991-09-25 | 1992-09-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274843A JP3044872B2 (en) | 1991-09-25 | 1991-09-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590350A true JPH0590350A (en) | 1993-04-09 |
| JP3044872B2 JP3044872B2 (en) | 2000-05-22 |
Family
ID=17547361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3274843A Expired - Fee Related JP3044872B2 (en) | 1991-09-25 | 1991-09-25 | Semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5349238A (en) |
| JP (1) | JP3044872B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038139A (en) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | Semiconductor device and manufacturing method thereof |
| KR101378792B1 (en) * | 2006-01-05 | 2014-03-27 | 페어차일드 세미컨덕터 코포레이션 | Clipless and wireless semiconductor die package and method for making the same |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302653A (en) * | 1993-04-15 | 1994-10-28 | Rohm Co Ltd | Semiconductor device |
| JP3329073B2 (en) * | 1993-06-04 | 2002-09-30 | セイコーエプソン株式会社 | Semiconductor device and manufacturing method thereof |
| SG68542A1 (en) * | 1993-06-04 | 1999-11-16 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof |
| US5473190A (en) * | 1993-12-14 | 1995-12-05 | Intel Corporation | Tab tape |
| JPH07235564A (en) * | 1993-12-27 | 1995-09-05 | Toshiba Corp | Semiconductor device |
| US5463242A (en) * | 1994-05-03 | 1995-10-31 | General Electric Company | Thin film circuits with high density connector |
| JPH08111491A (en) * | 1994-10-12 | 1996-04-30 | Toshiba Corp | Semiconductor device |
| JPH08116016A (en) * | 1994-10-15 | 1996-05-07 | Toshiba Corp | Lead frame and semiconductor device |
| JP2861841B2 (en) * | 1994-11-22 | 1999-02-24 | ソニー株式会社 | Lead frame manufacturing method |
| JP3171093B2 (en) * | 1996-01-31 | 2001-05-28 | ソニー株式会社 | Lead frame manufacturing method and semiconductor device manufacturing method |
| US5937278A (en) * | 1996-10-15 | 1999-08-10 | Sony Corporation | Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer |
| JPH11260863A (en) * | 1998-03-09 | 1999-09-24 | Sumitomo Electric Ind Ltd | Connection terminal for semiconductor device and manufacturing method thereof |
| EP0987529A1 (en) * | 1998-09-14 | 2000-03-22 | Heraeus Electro-Nite International N.V. | Electrical resistance with at least two contact fields on a substrate with at least one recess, and process for manufacturing the same |
| TW457736B (en) | 1998-09-17 | 2001-10-01 | Ibm | Self assembled nano-devices using DNA |
| US6548843B2 (en) | 1998-11-12 | 2003-04-15 | International Business Machines Corporation | Ferroelectric storage read-write memory |
| JP3334864B2 (en) * | 1998-11-19 | 2002-10-15 | 松下電器産業株式会社 | Electronic equipment |
| US6184573B1 (en) * | 1999-05-13 | 2001-02-06 | Siliconware Precision Industries Co., Ltd. | Chip packaging |
| JP2001156237A (en) * | 1999-11-25 | 2001-06-08 | Mitsubishi Electric Corp | Lead frame and resin-sealed semiconductor device using the same |
| JP2001230360A (en) | 2000-02-18 | 2001-08-24 | Hitachi Ltd | Semiconductor integrated circuit device and method of manufacturing the same |
| US6478312B1 (en) | 2000-06-23 | 2002-11-12 | Gary M. Petrucci | Brake system for a wheeled article |
| US6882048B2 (en) * | 2001-03-30 | 2005-04-19 | Dainippon Printing Co., Ltd. | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area |
| JP2003017645A (en) * | 2001-07-03 | 2003-01-17 | Shinko Electric Ind Co Ltd | Lead frame and manufacturing method thereof |
| DE10243947B4 (en) * | 2001-09-20 | 2007-02-01 | Infineon Technologies Ag | Electronic component with at least one semiconductor chip and method for its production |
| JP4271435B2 (en) * | 2002-12-09 | 2009-06-03 | シャープ株式会社 | Semiconductor device |
| TWM279015U (en) * | 2005-04-26 | 2005-10-21 | Lingsen Precision Ind Ltd | Metal leadframes for integrated circuits with different thickness of pins |
| TW200836315A (en) * | 2007-02-16 | 2008-09-01 | Richtek Techohnology Corp | Electronic package structure and method thereof |
| US10504736B2 (en) * | 2015-09-30 | 2019-12-10 | Texas Instruments Incorporated | Plating interconnect for silicon chip |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207657A (en) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
| JPS61244056A (en) * | 1985-04-22 | 1986-10-30 | Sumitomo Electric Ind Ltd | Lead frame for semiconductor device |
| JPS6298737A (en) * | 1985-10-25 | 1987-05-08 | Sharp Corp | Replacement of semiconductor device |
| US4701363A (en) * | 1986-01-27 | 1987-10-20 | Olin Corporation | Process for manufacturing bumped tape for tape automated bonding and the product produced thereby |
| US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
| US4935803A (en) * | 1988-09-09 | 1990-06-19 | Motorola, Inc. | Self-centering electrode for power devices |
| DE69010546T2 (en) * | 1989-04-17 | 1995-02-09 | Matsushita Electric Ind Co Ltd | High frequency semiconductor device. |
| US5086335A (en) * | 1990-07-31 | 1992-02-04 | Hewlett-Packard Company | Tape automated bonding system which facilitate repair |
-
1991
- 1991-09-25 JP JP3274843A patent/JP3044872B2/en not_active Expired - Fee Related
-
1992
- 1992-09-23 US US07/950,659 patent/US5349238A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101378792B1 (en) * | 2006-01-05 | 2014-03-27 | 페어차일드 세미컨덕터 코포레이션 | Clipless and wireless semiconductor die package and method for making the same |
| JP2009038139A (en) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US5349238A (en) | 1994-09-20 |
| JP3044872B2 (en) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0590350A (en) | Semiconductor device | |
| US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
| JP4549491B2 (en) | Resin-sealed semiconductor device | |
| JP2002110898A (en) | Semiconductor device | |
| JPH0778911A (en) | Resin-sealed semiconductor device | |
| JP2001298147A (en) | Semiconductor device and manufacturing method thereof | |
| JPS60182731A (en) | Semiconductor device | |
| JP2000101016A (en) | Semiconductor integrated circuit device | |
| JP4175138B2 (en) | Semiconductor device | |
| US6340840B1 (en) | Lead frame and production method thereof, and semiconductor device and fabrication method thereof | |
| JP3823636B2 (en) | Semiconductor chip module and manufacturing method thereof | |
| JP2830351B2 (en) | Semiconductor device connection method | |
| JP2006210807A (en) | Manufacturing method of semiconductor device | |
| JPH1092865A (en) | Semiconductor device and manufacturing method thereof | |
| JP2003243455A (en) | Tape, manufacturing method thereof, semiconductor device and manufacturing method thereof | |
| JP3323091B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP2982703B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP2005303039A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP3019556B2 (en) | Lead frame manufacturing method and semiconductor device manufacturing method | |
| JPS61150253A (en) | Semiconductor lead frame | |
| JPH07283274A (en) | Semiconductor device and bonding sheet | |
| CN212542424U (en) | Semiconductor device with a plurality of transistors | |
| JPH06232327A (en) | Flexible printed circuit tape and package for semiconductor chip using the same | |
| JP2000228485A (en) | Semiconductor device and semiconductor chip having chip-on-chip structure | |
| JPH05283473A (en) | Film carrier semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |