JPH0590375A - Evaluation method of semiconductor insulating film - Google Patents

Evaluation method of semiconductor insulating film

Info

Publication number
JPH0590375A
JPH0590375A JP3276842A JP27684291A JPH0590375A JP H0590375 A JPH0590375 A JP H0590375A JP 3276842 A JP3276842 A JP 3276842A JP 27684291 A JP27684291 A JP 27684291A JP H0590375 A JPH0590375 A JP H0590375A
Authority
JP
Japan
Prior art keywords
insulating film
stress
constant current
leak current
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3276842A
Other languages
Japanese (ja)
Inventor
Akira Miki
明 三城
Takahiko Oma
隆彦 大麻
Kazuhiro Yamamoto
一弘 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP3276842A priority Critical patent/JPH0590375A/en
Publication of JPH0590375A publication Critical patent/JPH0590375A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 半導体絶縁膜の評価とともに耐圧不良機構を
物理的に明確にできる絶縁膜の評価法を提供することに
より、絶縁膜の長期信頼性を向上させる。 【構成】 MOS 半導体に定電流ストレスを与えて注入し
たキャリアを電極3の方向に移動させ、次いで逆極性の
定電流ストレスを与えてそのキャリアを電極6の方向に
移動させることにより、発生したリーク電流の時系列デ
ータを周波数スペクトルに変換し、その形状により絶縁
膜の耐圧不良機構を明確にするとともに絶縁膜の評価を
行う。
(57) [Abstract] [Purpose] To improve the long-term reliability of an insulating film by providing a method for evaluating the semiconductor insulating film and an insulating film evaluation method capable of physically clarifying the breakdown voltage failure mechanism. [Construction] Leakage generated by applying constant current stress to a MOS semiconductor to move injected carriers in the direction of electrode 3 and then applying constant current stress of opposite polarity to move the carriers in the direction of electrode 6. The time series data of the current is converted into a frequency spectrum, the breakdown voltage failure mechanism of the insulating film is clarified by the shape, and the insulating film is evaluated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体集積回路における
絶縁膜の信頼性評価に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to reliability evaluation of an insulating film in a semiconductor integrated circuit.

【0002】[0002]

【従来の技術】LSI の高密度化に伴い絶縁膜が薄膜化さ
れ、高信頼性の絶縁膜形成が要求されている。このよう
な絶縁膜の信頼性を評価する上で最も重要なパラメータ
の1つに、絶縁膜耐圧の評価がある。絶縁膜であるゲー
ト酸化膜の耐圧評価方法として、MOS キャパシタにステ
ップ的に電界を印加し、前記MOS キャパシタの絶縁破壊
電界強度を測定する方法と、一定電界を印加し、時間の
経過とともに前記MOS キャパシタが破壊される率を電界
の大きさを変更して測定する方法(TDDB法)とがある。
2. Description of the Related Art As the density of LSIs has increased, the insulating film has become thinner, and it has been required to form a highly reliable insulating film. One of the most important parameters in evaluating the reliability of such an insulating film is the evaluation of the insulating film withstand voltage. As a method for evaluating the withstand voltage of the gate oxide film, which is an insulating film, a method of applying an electric field stepwise to a MOS capacitor and measuring the dielectric breakdown electric field strength of the MOS capacitor, and a method of applying a constant electric field to the MOS There is a method of measuring the rate at which a capacitor is destroyed by changing the magnitude of the electric field (TDDB method).

【0003】図1は前者のステップ的に電界を印加し、
絶縁破壊電界強度を測定する方法により絶縁破壊電界と
破壊頻度の関係を表したヒストグラムである。図1に示
すAモードは初期短絡により絶縁破壊を生じるモードで
あり、Bモードは電界強度が1MV/cm以上8MV/cm以下
の範囲で絶縁破壊を生じるモード、Cモードは破壊する
ことなくリーク電流が予め定められた判定電流に達した
モードである。
FIG. 1 shows the former stepwise application of an electric field,
It is a histogram showing the relationship between the breakdown electric field and the breakdown frequency by the method of measuring the breakdown electric field strength. The A mode shown in FIG. 1 is a mode in which dielectric breakdown occurs due to an initial short circuit, the B mode is a mode in which dielectric breakdown occurs in a field strength range of 1 MV / cm or more and 8 MV / cm or less, and the C mode is a leak current without breakdown. Is a mode in which a predetermined judgment current is reached.

【0004】またBモードで破壊されるMOS キャパシタ
について、前述したTDDB測定を行うと低い電界強度でも
長時間電圧印加することによりMOS キャパシタの絶縁破
壊を生じることがわかっている。このことからBモード
は長期信頼性に関わる不良MOS キャパシタであると言え
るが、その不良の主原因については前述した評価方法か
らは解明することはできない。
Further, it has been found that the above-mentioned TDDB measurement of a MOS capacitor which is destroyed in the B mode causes dielectric breakdown of the MOS capacitor by applying a voltage for a long time even with a low electric field strength. From this, it can be said that the B mode is a defective MOS capacitor related to long-term reliability, but the main cause of the failure cannot be clarified from the above-described evaluation method.

【0005】[0005]

【発明が解決しようとする課題】以上のように従来の絶
縁膜耐圧評価方法は、絶縁膜を評価するための簡便な方
法ではあるが、絶縁膜の耐圧不良機構を解明することは
できない。本発明はかかる事情に鑑みてなされたもので
あり、絶縁膜の評価とともに耐圧不良機構を物理的に明
確にできる絶縁膜の評価方法を提供することにより絶縁
膜の長期信頼性を向上させることを目的とする。
As described above, the conventional insulation film withstand voltage evaluation method is a simple method for evaluating an insulation film, but it is not possible to elucidate the breakdown voltage failure mechanism of the insulation film. The present invention has been made in view of such circumstances, and it is possible to improve the long-term reliability of an insulating film by providing an insulating film evaluation method capable of physically clarifying a breakdown voltage failure mechanism together with the evaluation of the insulating film. To aim.

【0006】[0006]

【課題を解決するための手段】本発明に係る半導体絶縁
膜の評価方法は、MOS 半導体の絶縁破壊に対する信頼性
を評価する方法において前記MOS 半導体に一極性の定電
流ストレスを与える過程と、これに次いで逆極性の定電
流ストレスを与える過程と、逆極性の定電流ストレスを
与えた時に流れるリーク電流を測定しその時系列データ
を得る過程と、該時系列データにより前記リーク電流の
周波数スペクトルを求める過程とを有することを特徴と
する。
A method for evaluating a semiconductor insulating film according to the present invention comprises a step of applying a unipolar constant current stress to a MOS semiconductor in a method for evaluating the reliability of a MOS semiconductor against dielectric breakdown, and Then, a process of applying a constant current stress of reverse polarity, a process of measuring leak current flowing when a constant current stress of reverse polarity is applied to obtain its time series data, and obtaining the frequency spectrum of the leak current from the time series data. And a process.

【0007】[0007]

【作用】本発明の半導体絶縁膜の評価方法は、MOS 半導
体に定電流ストレスを与え、流れたリーク電流を測定す
ることにより行う。MOS 半導体に定電流ストレスを与
え、リーク電流が発生するまでの機構を図2を用いて説
明する。MOS 半導体であるMOS キャパシタは基板5上に
絶縁膜4を有し、絶縁膜4側及び基板5側に電極3,6
を有している。
The semiconductor insulating film evaluation method of the present invention is performed by applying a constant current stress to a MOS semiconductor and measuring the leak current that has flowed. The mechanism until a constant current stress is applied to a MOS semiconductor and a leak current is generated will be described with reference to FIG. A MOS capacitor, which is a MOS semiconductor, has an insulating film 4 on a substrate 5, and electrodes 3, 6 are provided on the insulating film 4 side and the substrate 5 side.
have.

【0008】前記MOS キャパシタの基板5がn(p)型
である場合、図2(A)(図2(B))に示すように電極3に正
(負)極性の定電流ストレスを与える。この時キャリア
は基板5と絶縁膜4との界面及び絶縁膜4中に注入さ
れ、電気的引力により絶縁膜側の電極3の方向に移動す
る。次に前記定電流ストレスとは逆極性の定電流ストレ
スを前記MOS キャパシタに与える。この時、前記キャリ
アは基板側の電極6との電気的引力により逆方向に移動
を始める。同時に基板中に存在している逆極性のキャリ
アは電気的引力により絶縁膜側の電極の方向に移動す
る。
When the substrate 5 of the MOS capacitor is an n (p) type, a positive (negative) polarity constant current stress is applied to the electrode 3 as shown in FIG. 2 (A) (FIG. 2 (B)). At this time, the carriers are injected into the interface between the substrate 5 and the insulating film 4 and into the insulating film 4, and move toward the electrode 3 on the insulating film side by an electric attraction. Next, a constant current stress having a polarity opposite to that of the constant current stress is applied to the MOS capacitor. At this time, the carrier starts moving in the opposite direction due to the electric attraction with the electrode 6 on the substrate side. At the same time, carriers of opposite polarity existing in the substrate move toward the electrode on the insulating film side due to the electric attraction.

【0009】このようなキャリアの移動によりリーク電
流が発生する。このキャリアと逆極性のキャリアとは、
結合−離反を繰り返しながら絶縁膜中を移動するために
発生するリーク電流にばらつきが生じている。このリー
ク電流の時系列変化を周波数スペクトルとして表わすこ
とにより、絶縁膜の評価及び耐圧不良機構を明確にでき
る。
A leak current is generated by such carrier movement. This carrier and the opposite polarity carrier,
There is a variation in the leak current that occurs due to movement in the insulating film while repeating coupling and separation. By expressing the time series change of the leakage current as a frequency spectrum, the evaluation of the insulating film and the breakdown voltage failure mechanism can be clarified.

【0010】つまり、耐圧の良好な絶縁膜の周波数スペ
クトルは、スペクトルが広範域におよび、耐圧不良の絶
縁膜の周波数スペクトルは高周波成分が少なく、低周波
側に片寄る。このことは耐圧不良の絶縁膜中をキャリア
がゆるやかに移動することを意味しており、キャリアの
発生−再結合中心(g−r中心)が絶縁膜中に存在する
ことを示唆する。目的とする耐圧性能の周波数スペクト
ルと比較することにより絶縁膜耐圧の評価を行うことが
できる。
That is, the frequency spectrum of the insulating film having a good withstand voltage extends over a wide range, and the frequency spectrum of the insulating film having a poor withstand voltage has few high frequency components and is biased to the low frequency side. This means that carriers slowly move in the insulating film having a poor breakdown voltage, and suggests that carrier generation-recombination centers (gr centers) exist in the insulating film. The withstand voltage of the insulating film can be evaluated by comparing with the frequency spectrum of the desired withstand voltage performance.

【0011】[0011]

【実施例】以下、本発明をその実施例を示す図面に基づ
いて説明する。図3は本発明のテスト回路の説明図であ
る。被検査物のMOS キャパシタは基板5上に絶縁膜4が
形成されており、その上面に電極3が、基板5の下面に
電極6が形成されている。電極3にはパルス発生器2が
接続されている。該パルス発生器2はパルス電圧制御部
1に接続されており、該パルス電圧制御部1によって設
定された極性電流値、電圧値、印加時間に基づきパルス
電圧を発生し、電極3,6間にストレスを与える。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings showing its embodiments. FIG. 3 is an explanatory diagram of the test circuit of the present invention. The MOS capacitor to be inspected has an insulating film 4 formed on a substrate 5, an electrode 3 formed on the upper surface thereof, and an electrode 6 formed on the lower surface of the substrate 5. The pulse generator 2 is connected to the electrode 3. The pulse generator 2 is connected to the pulse voltage control unit 1 and generates a pulse voltage based on the polarity current value, the voltage value, and the application time set by the pulse voltage control unit 1, and the pulse voltage is generated between the electrodes 3 and 6. Give stress.

【0012】これにより発生したリーク電流は、電極6
に接続された電流計7で検出され、リーク電流測定部8
により測定される。測定された電流値に基づきパルス電
圧制御部1は電流を一定とすべく電圧制御を行う。リー
ク電流測定部8で測定されたリーク電流の時系列データ
をリーク電流測定部8に接続されたコンピュータ(図示
せず)によりフーリエ変換し、周波数スペクトルとして
表わす。この周波数スペクトルの分布状態により絶縁膜
の評価及び耐圧不良機構を明確にできる。
The leakage current generated by this is the electrode 6
Is detected by the ammeter 7 connected to the leak current measuring unit 8
Measured by Based on the measured current value, the pulse voltage control unit 1 performs voltage control so that the current is constant. The time-series data of the leak current measured by the leak current measuring unit 8 is Fourier-transformed by a computer (not shown) connected to the leak current measuring unit 8 and expressed as a frequency spectrum. The distribution state of this frequency spectrum enables the evaluation of the insulating film and the breakdown voltage failure mechanism to be clarified.

【0013】以下本発明を具体例を用いて説明する。基
板にはチョクラルスキー法 (CZ法) で作製したp型Si
(<100>,比抵抗約10Ω・cm) を用いた。ゲート酸化は 9
50℃、乾燥酸素法で行い、20nm厚さのSiO2 酸化膜を形
成した。CVD 法によりポリシリコンを400nm 堆積後、リ
ン拡散を行いホトリソグラフィーにより0.5 mm2 の面積
のポリシリコン電極を形成した。
The present invention will be described below with reference to specific examples. The substrate is p-type Si manufactured by the Czochralski method (CZ method)
(<100>, specific resistance about 10 Ω · cm) was used. Gate oxidation is 9
A dry oxygen method was performed at 50 ° C. to form a 20 nm thick SiO 2 oxide film. After depositing 400 nm of polysilicon by the CVD method, phosphorus was diffused and a polysilicon electrode having an area of 0.5 mm 2 was formed by photolithography.

【0014】以上の条件を同じくしてウエハの異なる4
種類のMOS キャパシタ、サンプル1,2,3,4の酸化
膜耐圧の評価を行った。サンプル1は p/p+ エピタキシ
ャルウエハ、サンプル2はゲート酸化膜をエッチングし
た後、再びゲート酸化を行ったウエハ、サンプル3はp
型Si表面の自乗平均平方根粗さを0.8nm としたウエハ、
サンプル4はp型Si表面の自乗平均平方根粗さを1.7nm
としたウエハで構成されている。
Under the same conditions as above, different wafers are used.
The oxide film breakdown voltage of various types of MOS capacitors, Samples 1, 2, 3 and 4, was evaluated. Sample 1 is a p / p + epitaxial wafer, Sample 2 is a wafer in which the gate oxide film has been etched and then gate oxidized again, and Sample 3 is p
Type Si surface wafer with root mean square roughness of 0.8 nm,
Sample 4 has a root mean square roughness of 1.7 nm on the p-type Si surface.
It is composed of a wafer.

【0015】まず図3に示したテスト回路を使用して、
サンプル1に負極性の定電流ストレス(−ストレス)を 定電流ストレス:−900nA ストレスパルス:周期;1000μs 、パルス幅;500 μs 印加時間 :300sec 注入電荷量 :−0.027 C/cm2 注入キャリア数:1.69×1017/cm2 の条件で与え、この時流れるリーク電流をリーク電流測
定部8により測定した。
First, using the test circuit shown in FIG.
Negative constant-current stress (-stress) is applied to sample 1 Constant-current stress: -900nA Stress pulse: period; 1000μs, pulse width; 500μs Application time: 300sec Injection charge: -0.027 C / cm 2 Number of injected carriers: It was applied under the condition of 1.69 × 10 17 / cm 2 , and the leak current flowing at this time was measured by the leak current measuring unit 8.

【0016】図4はこのリーク電流の経時変化を表わす
チャートである。測定は全て真空チャンバー内で24℃、
真空度0.01Torr以下にして行った。サンプル2,3,4
について−ストレスを与えた時発生したリーク電流の経
時的変化を表わすチャートは図4とはほぼ同一の信号を
示した。このことから−ストレスを与えることにより発
生したリーク電流には絶縁膜の膜質との相関関係がない
ことがわかる。
FIG. 4 is a chart showing the change with time of the leak current. All measurements are performed in a vacuum chamber at 24 ℃,
The degree of vacuum was set to 0.01 Torr or less. Samples 2, 3, 4
About-The chart showing the change with time of the leakage current generated when stress was applied showed almost the same signal as in FIG. From this, it can be seen that the leak current generated by applying stress has no correlation with the quality of the insulating film.

【0017】続いて正極性の定電流ストレス(+ストレ
ス)を 定電流ストレス:+900nA ストレスパルス:周期;1000μs 、パルス幅;500 μs 印加時間 :300sec の条件で与え、この時流れるリーク電流を測定した。サ
ンプル2,3,4についても同様に+ストレスを与えて
リーク電流を測定した。
Subsequently, a positive constant-current stress (+ stress) was applied under the conditions of constant-current stress: + 900nA stress pulse: period: 1000 μs, pulse width: 500 μs, application time: 300 sec, and the leak current flowing at this time was measured. .. Similarly, for Samples 2, 3 and 4, + stress was applied to measure the leak current.

【0018】図5はこのリーク電流の経時変化を表わす
チャートである。逆極性の定電流ストレスである+スト
レスを与えることによって発生したリーク電流は図5に
示すようにサンプル1,2,3,4とで明らかな相違を
得た。これらの時系列データをフーリエ変換し周波数ス
ペクトルで表わした結果を図6に示す。
FIG. 5 is a chart showing the change with time of the leak current. As shown in FIG. 5, the leak current generated by applying + stress, which is a constant current stress of opposite polarity, was clearly different from that of Samples 1, 2, 3, and 4. FIG. 6 shows the result of Fourier transforming these time series data and representing them by frequency spectrum.

【0019】図6によりサンプル1は周波数が広帯域に
わたりスペクトルが1/f の形状を示すのに対してサンプ
ル2,3,4の順にスペクトルの高周波成分が減少し、
1/f2 スペクトルの形状を示すことがわかる。このよう
な 1/f2 スペクトルを示すリーク電流は、キャリアがゆ
るやかに移動したことを示しており、絶縁膜にキャリア
の発生−再結合中心(g−r中心)が存在することを意
味する。この結果からサンプル1,2,3,4はこの順
に絶縁膜耐圧性が良好であると言える。
As shown in FIG. 6, sample 1 shows a 1 / f spectrum shape over a wide frequency band, whereas samples 2, 3 and 4 have high frequency components decreasing in that order.
It can be seen that the shape of the 1 / f 2 spectrum is shown. The leak current showing such a 1 / f 2 spectrum indicates that the carriers have moved slowly, which means that the carrier generation-recombination center (gr center) exists in the insulating film. From these results, it can be said that Samples 1, 2, 3 and 4 have good insulation film withstand voltage in this order.

【0020】サンプル1はエピタキシャルウエハである
ので結晶欠陥は極めて少なく耐圧は良好であると考えら
れ、サンプル2はゲート酸化膜をエッチングしたことに
よりSi表面付近の欠陥が除去されるため、CZウエハより
耐圧が良いと考えられる。また、Si表面の粗さが大きい
場合、このSi表面をゲート酸化した時にSi/SiO 2 界面
の応力が大きくなり、SiO2 結合又はSiO2 の構造がひ
ずんでストレスを受ける。このストレスによりSiO2
合が切断され易くなり、切断された部位がg−r中心と
なることが考えられるので、サンプル4はサンプル3よ
りも耐圧不良であることが言える。
Sample 1 is an epitaxial wafer
Therefore, it is considered that there are few crystal defects and the breakdown voltage is good.
Sample 2 is that the gate oxide film was etched
Since the defects near the Si surface are removed more than the CZ wafer
It is thought that the pressure resistance is good. Also, the surface roughness of Si is large.
In this case, when this Si surface is gate-oxidized, Si / SiO 2interface
Stress increases, and2Bond or sio2The structure of
I get stressed out. This stress causes SiO2Conclusion
It becomes easier to cut the bond, and the cut site becomes the gr center.
So sample 4 is sample 3
It can be said that the breakdown voltage is poor.

【0021】これらのサンプル1,2,3,4を構成し
ているウエハについて、面積5mm2 で電界強度8MV/cm
以上の絶縁耐性を示すキャパシタの割合がサンプル1が
98%、サンプル2が80%、サンプル3が45%、サンプル
4が5%というデータがあり、前述した結果はこのデー
タと合致している。
With respect to the wafers constituting these samples 1, 2, 3 and 4, the electric field strength was 8 MV / cm with an area of 5 mm 2.
The ratio of the capacitors showing the above insulation resistance is
There are data of 98%, sample 2 80%, sample 3 45%, sample 4 5%, and the above-mentioned results are in agreement with this data.

【0022】また、発生するリーク電流の時系列データ
のみからでも絶縁膜耐圧の比較評価は可能であるが、周
波数スペクトルを求めることによってデータ間の差異が
より明確となる。
Although it is possible to make a comparative evaluation of the dielectric breakdown voltage only from the time-series data of the generated leak current, the difference between the data becomes clear by obtaining the frequency spectrum.

【0023】[0023]

【発明の効果】以上のように本発明による絶縁膜の評価
方法によれば、絶縁膜を評価するとともに、絶縁膜耐圧
の不良機構にg−r中心の存在が関与していることが明
確になり、絶縁膜の長期信頼性向上の指標を得ることが
できる等本発明は優れた効果を奏するものである。
As described above, according to the method for evaluating an insulating film of the present invention, the insulating film is evaluated, and it is clear that the existence of the g-r center is involved in the defective mechanism of the insulating film breakdown voltage. Therefore, the present invention has excellent effects such as obtaining an index for improving the long-term reliability of the insulating film.

【図面の簡単な説明】[Brief description of drawings]

【図1】酸化膜の絶縁破壊電界の典型的な頻度を表わす
ヒストグラムである。
FIG. 1 is a histogram showing a typical frequency of a dielectric breakdown electric field of an oxide film.

【図2】定電流ストレスを与えた時にリーク電流が発生
する機構を示す模式図である。
FIG. 2 is a schematic diagram showing a mechanism in which a leak current is generated when a constant current stress is applied.

【図3】本発明に使用するテスト回路の説明図である。FIG. 3 is an explanatory diagram of a test circuit used in the present invention.

【図4】定電流ストレスを与えた時のリーク電流の時系
列データである。
FIG. 4 is time-series data of leak current when a constant current stress is applied.

【図5】定電流ストレスと、それと逆極性の定電流スト
レスを続けて与えた時のリーク電流の時系列データであ
る。
FIG. 5 is time-series data of a leak current when a constant current stress and a constant current stress having an opposite polarity to the constant current stress are continuously applied.

【図6】リーク電流の時系列データの周波数スペクトル
である。
FIG. 6 is a frequency spectrum of time series data of leakage current.

【符号の説明】[Explanation of symbols]

1 パルス電圧制御部 2 パルス発生器 3,6 電極 4 絶縁膜 5 基板 7 電流計 8 リーク電流測定部 1 pulse voltage control unit 2 pulse generator 3, 6 electrode 4 insulating film 5 substrate 7 ammeter 8 leak current measuring unit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 MOS 半導体の絶縁破壊に対する信頼性を
評価する方法において、前記MOS 半導体に一極性の定電
流ストレスを与える過程と、これに次いで逆極性の定電
流ストレスを与える過程と、逆極性の定電流ストレスを
与えた時に流れるリーク電流を測定しその時系列データ
を得る過程と、該時系列データにより前記リーク電流の
周波数スペクトルを求める過程とを有することを特徴と
する半導体絶縁膜の評価方法。
1. A method for evaluating the reliability of a MOS semiconductor against dielectric breakdown, comprising the steps of applying a constant-polarity constant current stress to the MOS semiconductor, subsequently applying a reverse-polarity constant current stress to the MOS semiconductor, and reverse polarity. The method for evaluating a semiconductor insulating film, comprising: a step of measuring a leak current flowing when a constant current stress is applied to obtain time series data thereof; and a step of obtaining a frequency spectrum of the leak current from the time series data. ..
JP3276842A 1991-09-27 1991-09-27 Evaluation method of semiconductor insulating film Pending JPH0590375A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3276842A JPH0590375A (en) 1991-09-27 1991-09-27 Evaluation method of semiconductor insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3276842A JPH0590375A (en) 1991-09-27 1991-09-27 Evaluation method of semiconductor insulating film

Publications (1)

Publication Number Publication Date
JPH0590375A true JPH0590375A (en) 1993-04-09

Family

ID=17575168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3276842A Pending JPH0590375A (en) 1991-09-27 1991-09-27 Evaluation method of semiconductor insulating film

Country Status (1)

Country Link
JP (1) JPH0590375A (en)

Similar Documents

Publication Publication Date Title
Heimann et al. Electrical conduction and breakdown in oxides of polycrystalline silicon and their correlation with interface texture
US4978915A (en) Method of manufacturing semiconductor devices involving the detection of impurities
US5786231A (en) Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
Shiono et al. Surface State Formation during Long-Term Bias-Temperature Stress Aging of Thin SiO2–Si Interfaces
CN109116209A (en) A kind of test method of silica-interface state density and capture interface
US6836139B2 (en) Method and apparatus for determining defect and impurity concentration in semiconducting material of a semiconductor wafer
US5521525A (en) Method and apparatus for measuring the doping density profile of a semiconductor layer
Osburn et al. Improved dielectric reliability of SiO2 films with polycrystalline silicon electrodes
JPH06101466B2 (en) Method for forming an insulating dielectric layer of silicon dioxide on a silicon layer
Streever et al. Surface states at the n GaAs SiO2 interface from conductance and capacitance measurements
US5701088A (en) Method of evaluating a MIS-type semiconductor device
JPH0590375A (en) Evaluation method of semiconductor insulating film
JPH0590376A (en) Evaluation method of semiconductor insulating film
JPH06204209A (en) Method for forming oxide film of semiconductor element
Hillen et al. The influence of mobile ions on the Si/SiO2 interface traps
Harten The surface recombination on silicon contacting an electrolyte
US4938847A (en) Method of manufacturing semiconductor devices, involving the detection of water
CN1063557A (en) Measuring system for transient charges
Lee et al. Surface treatment effects on the electrical properties of the interfaces between ZnS and LPE-grown Hg0. 7Cd0. 3Te
JP3019564B2 (en) Evaluation method of insulating film
JP4506181B2 (en) Semiconductor wafer evaluation method
JP2003179114A (en) Method of measuring resistivity of semiconductor wafer
Mizubayashi et al. Statistical analysis of soft breakdown in ultrathin gate oxides
JPH0729956A (en) Semiconductor device and test method thereof
JP2584093B2 (en) Insulation film reliability evaluation method