JPH0590439A - ベアチツプリードレスパツケージ - Google Patents
ベアチツプリードレスパツケージInfo
- Publication number
- JPH0590439A JPH0590439A JP3085864A JP8586491A JPH0590439A JP H0590439 A JPH0590439 A JP H0590439A JP 3085864 A JP3085864 A JP 3085864A JP 8586491 A JP8586491 A JP 8586491A JP H0590439 A JPH0590439 A JP H0590439A
- Authority
- JP
- Japan
- Prior art keywords
- package
- mounting
- wiring
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体ベアチップを収容して面実装するため
のリードレスパッケージに電磁シールド機能をもたせ、
かつ、経済的なドリップコート法による保護モールドに
よっても自動機械により面実装することのできるパッケ
ージを提供する。 【構成】 メタルベース多層配線板の金属箔面１ｄに形
成された配線導体２の配置面を内側にし、電磁シールド
板となる金属薄板面１ｂを外側にしてしぼり加工を行っ
て半導体チップを収容するための２段凹部を形成し、開
口部周縁部の配線導体が面実装用の端子電極となるよう
に構成したことを特徴とする。
のリードレスパッケージに電磁シールド機能をもたせ、
かつ、経済的なドリップコート法による保護モールドに
よっても自動機械により面実装することのできるパッケ
ージを提供する。 【構成】 メタルベース多層配線板の金属箔面１ｄに形
成された配線導体２の配置面を内側にし、電磁シールド
板となる金属薄板面１ｂを外側にしてしぼり加工を行っ
て半導体チップを収容するための２段凹部を形成し、開
口部周縁部の配線導体が面実装用の端子電極となるよう
に構成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、裸あるいは最小限の表
面保護処理（パッシベーション）が施された半導体チッ
プ（ベアチップ）のリードレスパッケージに関するもの
である。
面保護処理（パッシベーション）が施された半導体チッ
プ（ベアチップ）のリードレスパッケージに関するもの
である。
【０００２】
【従来の技術】半導体チップの実装用パッケージのうち
最近最も広く用いられているのはプラスチックパッケー
ジとセラミックパッケージであり、特に面実装（サーフ
ェスマウント）用としてのプラスチックリードレスチッ
プキャリア（ＰＬＣＣ：Ｐｌａｓｔｉｃ Ｌｅａｄｌｅ
ｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）やセラミックチップ
キャリアが多く用いられている。図５はその１例を示す
ＰＬＣＣの斜視図である。（Ａ）図はリードフレームに
半導体チップを搭載しトランスファーモールド法により
成型した四辺形平坦パッケージ（Ｑｕａｒｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）であり、５１はプラスチックパッケ
ージ、５２は端子である。（Ｂ）図はプリント基板５３
に半導体チップを搭載した後ディスペンサによるドリッ
プコート法でプラスチック５４を形成したパッケージで
あり、周縁部に半円スルーホールによる端子電極５５が
設けられている。
最近最も広く用いられているのはプラスチックパッケー
ジとセラミックパッケージであり、特に面実装（サーフ
ェスマウント）用としてのプラスチックリードレスチッ
プキャリア（ＰＬＣＣ：Ｐｌａｓｔｉｃ Ｌｅａｄｌｅ
ｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）やセラミックチップ
キャリアが多く用いられている。図５はその１例を示す
ＰＬＣＣの斜視図である。（Ａ）図はリードフレームに
半導体チップを搭載しトランスファーモールド法により
成型した四辺形平坦パッケージ（Ｑｕａｒｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）であり、５１はプラスチックパッケ
ージ、５２は端子である。（Ｂ）図はプリント基板５３
に半導体チップを搭載した後ディスペンサによるドリッ
プコート法でプラスチック５４を形成したパッケージで
あり、周縁部に半円スルーホールによる端子電極５５が
設けられている。
【０００３】これらのプラスチックモールドされた半導
体ＩＣは上下そのままの状態で回路配線基板に面実装さ
れる。
体ＩＣは上下そのままの状態で回路配線基板に面実装さ
れる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のパッケージに実装された半導体ＩＣを小型無
線通信機器に用いる場合、半導体の保護がエポキシ等の
プラスチック（合成樹脂）のためロジックノイズ等が電
磁結合して回路の誤動作を引き起こす。このような誤動
作を防止するため上述のパッケージの上から金属ケース
を被せて電磁シールドが設けられている。従ってそのシ
ールドケースの取付スペースと接地導体配線が必要とな
り部品実装密度が低下するばかりでなく、部品取付け高
さが高くなり作業コストもかかるという問題がある。ま
た、図５（Ｂ）の場合は上面が樹脂の表面張力のため平
坦に仕上げることは難しく、自動機械で面実装する際の
空気吸着搬送に適合しない。従って作業者が一つ一つ手
作業によって基板への搭載を行うため時間がかかりコス
トダウンの障害となっている。
うな従来のパッケージに実装された半導体ＩＣを小型無
線通信機器に用いる場合、半導体の保護がエポキシ等の
プラスチック（合成樹脂）のためロジックノイズ等が電
磁結合して回路の誤動作を引き起こす。このような誤動
作を防止するため上述のパッケージの上から金属ケース
を被せて電磁シールドが設けられている。従ってそのシ
ールドケースの取付スペースと接地導体配線が必要とな
り部品実装密度が低下するばかりでなく、部品取付け高
さが高くなり作業コストもかかるという問題がある。ま
た、図５（Ｂ）の場合は上面が樹脂の表面張力のため平
坦に仕上げることは難しく、自動機械で面実装する際の
空気吸着搬送に適合しない。従って作業者が一つ一つ手
作業によって基板への搭載を行うため時間がかかりコス
トダウンの障害となっている。
【０００５】本発明はこのような問題点を解決すること
を課題とし、実装密度を低下させることなく電磁シール
ドされ、かつ、コストの安いベアチップリードレスパッ
ケージを提供するものである。
を課題とし、実装密度を低下させることなく電磁シール
ドされ、かつ、コストの安いベアチップリードレスパッ
ケージを提供するものである。
【０００６】
【課題を解決するための手段】本発明のベアチップリー
ドレスパッケージは、半導体チップを収容して面実装が
可能なように構成されたリードレスパッケージにおい
て、金属薄板と絶縁被膜と金属箔とが積層されたメタル
ベース多層配線板の前記金属箔面に予め形成された多数
の配線導体配置面が内側となるとともに電磁シールド板
となる金属薄板が外側となるようにしてしぼり加工が施
されて半導体チップを埋設収容するための２段凹部が形
成されたことを特徴とするものである。さらに、この２
段凹部の開口部周縁部に露出した前記多数の配線導体は
フェースダウン面実装用の端子電極となるように構成さ
れ、その配線導体の少なくとも１つが前記金属薄板と接
続されていることを特徴とするものである。
ドレスパッケージは、半導体チップを収容して面実装が
可能なように構成されたリードレスパッケージにおい
て、金属薄板と絶縁被膜と金属箔とが積層されたメタル
ベース多層配線板の前記金属箔面に予め形成された多数
の配線導体配置面が内側となるとともに電磁シールド板
となる金属薄板が外側となるようにしてしぼり加工が施
されて半導体チップを埋設収容するための２段凹部が形
成されたことを特徴とするものである。さらに、この２
段凹部の開口部周縁部に露出した前記多数の配線導体は
フェースダウン面実装用の端子電極となるように構成さ
れ、その配線導体の少なくとも１つが前記金属薄板と接
続されていることを特徴とするものである。
【０００７】
【実施例】図１（Ａ）は本発明の一実施例を示す斜視図
であり、（Ｂ）は（Ａ）に示した形状に加工する前の状
態を示す斜視図であり、（Ｃ）はその材料の部分断面図
である。図において、１はパッケージ本体、２は配線導
体、３は接地導体を示す。
であり、（Ｂ）は（Ａ）に示した形状に加工する前の状
態を示す斜視図であり、（Ｃ）はその材料の部分断面図
である。図において、１はパッケージ本体、２は配線導
体、３は接地導体を示す。
【０００８】１ａはパッケージ本体１の加工前のパッケ
ージ部材である。このパッケージ部材１ａは、（Ｃ）図
に示すように洋白等の金属薄板１ｂと銅箔などの薄い導
体１ｄとの間にポリイミドまたはエポキシ樹脂等の絶縁
被膜１ｃを挟んで貼り合わせたものであり、銅箔をエッ
チングして配線基板として用いることができるメタルベ
ース多層配線板である。
ージ部材である。このパッケージ部材１ａは、（Ｃ）図
に示すように洋白等の金属薄板１ｂと銅箔などの薄い導
体１ｄとの間にポリイミドまたはエポキシ樹脂等の絶縁
被膜１ｃを挟んで貼り合わせたものであり、銅箔をエッ
チングして配線基板として用いることができるメタルベ
ース多層配線板である。
【０００９】（Ａ）のパッケージ本体１は（Ｂ）に示す
ように、パッケージ部材１ａ上に配線導体２ａ及び接地
導体３に連続して接地用配線導体２ｂをエッチングによ
り形成し、破線の部分を打ち抜いた後しぼり加工によっ
て（Ａ）のように仕上げられる。すなわち、方形状周縁
部を頂面として半導体ベアチップを収容するための容積
を有する段付き凹部（又は２段凹部）を形成する。段差
部分の高さは、内側凹部の接地導体３に接合して半導体
チップを収容したとき半導体チップの上面とほぼ一致す
るような高さに設けられており、複数の並行する配線導
体２の段差上面部分は半導体チップの端子電極とそれぞ
れワイヤボンディング接続するための電極となる。底部
の接地導体３は収容する半導体チップによっては必要の
ない場合もある。周囲の各辺に設けられた配線導体２の
数は、収容される半導体チップの端子電極数に対応し、
試作例では各辺に２１個設けられた。周囲の４辺のうち
１〜３辺に配線導体２が配置される場合は、他の辺に接
地導体２ｂを任意数配置するか又は全面接地導体とす
る。この理由は、後述するように上下逆さにしてフェー
スダウン面実装するときの接合強度とシールド効果を高
めるためである。
ように、パッケージ部材１ａ上に配線導体２ａ及び接地
導体３に連続して接地用配線導体２ｂをエッチングによ
り形成し、破線の部分を打ち抜いた後しぼり加工によっ
て（Ａ）のように仕上げられる。すなわち、方形状周縁
部を頂面として半導体ベアチップを収容するための容積
を有する段付き凹部（又は２段凹部）を形成する。段差
部分の高さは、内側凹部の接地導体３に接合して半導体
チップを収容したとき半導体チップの上面とほぼ一致す
るような高さに設けられており、複数の並行する配線導
体２の段差上面部分は半導体チップの端子電極とそれぞ
れワイヤボンディング接続するための電極となる。底部
の接地導体３は収容する半導体チップによっては必要の
ない場合もある。周囲の各辺に設けられた配線導体２の
数は、収容される半導体チップの端子電極数に対応し、
試作例では各辺に２１個設けられた。周囲の４辺のうち
１〜３辺に配線導体２が配置される場合は、他の辺に接
地導体２ｂを任意数配置するか又は全面接地導体とす
る。この理由は、後述するように上下逆さにしてフェー
スダウン面実装するときの接合強度とシールド効果を高
めるためである。
【００１０】図２は図１（Ａ）に示した本発明の一実施
例の縦断面図とその詳細を示す部分断面図である。
（Ｂ）と（Ｃ）は（Ａ）図のそれぞれ破線で囲ったＢと
Ｃの部分の拡大断面図である。図中の符号は図１の符号
と同じ部分を示し、４は間隙、５は凸部を示す。パッケ
ージ本体１の外側の全面はパッケージ部材１ａの金属薄
板１ｂが露出しており電磁シールド板となる。この電磁
シールド板１ｂと内底面の接地導体３の引出し用接地用
配線導体２ｂとは、（Ｃ）図に示すように縁部で導通状
態になっている。これは、図１（Ｂ）に示すように予め
接地用配線導体２ｂの長さが他の配線導体１ａより長
く、打抜き切断箇所（破線）を超えるように形成する。
そうすると、打抜き切断のとき切断面が押しつぶされて
導通状態となる。一方、回路のホット端子となる配線導
体２ａは切断時につぶされないように切断線よりやや内
側に短く形成されているため、図２（Ａ），（Ｂ）に示
すように縁部に間隙４が形成される。
例の縦断面図とその詳細を示す部分断面図である。
（Ｂ）と（Ｃ）は（Ａ）図のそれぞれ破線で囲ったＢと
Ｃの部分の拡大断面図である。図中の符号は図１の符号
と同じ部分を示し、４は間隙、５は凸部を示す。パッケ
ージ本体１の外側の全面はパッケージ部材１ａの金属薄
板１ｂが露出しており電磁シールド板となる。この電磁
シールド板１ｂと内底面の接地導体３の引出し用接地用
配線導体２ｂとは、（Ｃ）図に示すように縁部で導通状
態になっている。これは、図１（Ｂ）に示すように予め
接地用配線導体２ｂの長さが他の配線導体１ａより長
く、打抜き切断箇所（破線）を超えるように形成する。
そうすると、打抜き切断のとき切断面が押しつぶされて
導通状態となる。一方、回路のホット端子となる配線導
体２ａは切断時につぶされないように切断線よりやや内
側に短く形成されているため、図２（Ａ），（Ｂ）に示
すように縁部に間隙４が形成される。
【００１１】次に、凸部５について説明する。図３は本
発明のパッケージに半導体チップが実装された状態を示
す断面図である。図において、５は凸部、６は半導体ベ
アチップ、７はワイヤボンディングされた金またはアル
ミニウム等の細線、８は半導体ベアチップ６と細線７を
保護するためのモールド樹脂であり、ドリップコート法
によってモールドされる。図４は上述のようにして本発
明のパッケージに実装された機能部品としての半導体Ｉ
Ｃ１０が回路基板９にフェースダウン面実装された状態
を示す斜視図である。但し、回路基板９の印刷配線や他
の実装チップ部品は図示を省略した。凸部５は図４のよ
うにフェースダウン面実装するとき配線導体２ａ，２ｂ
が一様に回路基板９の印刷配線に接触し十分な導通状態
が保たれるようにするために設けられるものである。ま
た、図示は省略したが、配線導体２ａ，２ｂ毎に継続す
る凸部を設けて配線間のはんだブリッジによる短絡故障
を防いだ構造も効果がある。
発明のパッケージに半導体チップが実装された状態を示
す断面図である。図において、５は凸部、６は半導体ベ
アチップ、７はワイヤボンディングされた金またはアル
ミニウム等の細線、８は半導体ベアチップ６と細線７を
保護するためのモールド樹脂であり、ドリップコート法
によってモールドされる。図４は上述のようにして本発
明のパッケージに実装された機能部品としての半導体Ｉ
Ｃ１０が回路基板９にフェースダウン面実装された状態
を示す斜視図である。但し、回路基板９の印刷配線や他
の実装チップ部品は図示を省略した。凸部５は図４のよ
うにフェースダウン面実装するとき配線導体２ａ，２ｂ
が一様に回路基板９の印刷配線に接触し十分な導通状態
が保たれるようにするために設けられるものである。ま
た、図示は省略したが、配線導体２ａ，２ｂ毎に継続す
る凸部を設けて配線間のはんだブリッジによる短絡故障
を防いだ構造も効果がある。
【００１２】図４のように実装された状態から明らかな
ように、回路基板９の取付面に全面接地導体を配置して
本発明のパッケージを搭載することにより半導体ベアチ
ップの電磁シールドを確実に行うことができる。
ように、回路基板９の取付面に全面接地導体を配置して
本発明のパッケージを搭載することにより半導体ベアチ
ップの電磁シールドを確実に行うことができる。
【００１３】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、電磁シールドされた半導体ＩＣを提
供することができるため、金属シールド板が不要とな
り、実装密度を高めるとともに部品点数の削減と作業コ
ストの低減に極めて大きい効果がある。さらに、ドリッ
プコート法を用いながら、フェースダウン面実装ができ
る構成のため、平坦な底面が部品吸着面となって自動搬
送機械実装することが可能となりコスト低減に大きい効
果がある。
施することにより、電磁シールドされた半導体ＩＣを提
供することができるため、金属シールド板が不要とな
り、実装密度を高めるとともに部品点数の削減と作業コ
ストの低減に極めて大きい効果がある。さらに、ドリッ
プコート法を用いながら、フェースダウン面実装ができ
る構成のため、平坦な底面が部品吸着面となって自動搬
送機械実装することが可能となりコスト低減に大きい効
果がある。
【図１】本発明の一実施例を示す斜視図である。
【図２】本発明の一実施例を示す断面図である。
【図３】本発明の使用例を示す断面図である。
【図４】本発明の応用例を示す斜視図である。
【図５】従来の構造例を示す斜視図である。
１ パッケージ本体 ２ 配線導体 ３ 接地導体 ４ 間隙 ５ 凸部 ６ 半導体ベアチップ ７ 細線 ８ モールド樹脂 ９ 回路基板 １０ 半導体ＩＣ ５１ プラスチックパッケージ ５２ 端子 ５３ プリント基板 ５４ プラスチック
Claims (1)
- 【請求項１】 半導体チップを収容して面実装すること
のできるベアチップリードレスパッケージにおいて、 金属薄板と絶縁被膜と金属箔とが積層されたメタルベー
ス多層配線板の前記金属箔面に予め形成された多数の配
線導体配置面が内側となり電磁シールド板となる前記金
属薄板が外側となるようにしてしぼり加工が施されて前
記半導体チップを埋設収容するための箱形２段凹部が形
成されるとともに、該箱形２段凹部の開口面周縁部に露
出した前記多数の配線導体がフェースダウン面実装用の
端子電極となるように構成したことを特徴とするベアチ
ップリードレスパッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085864A JP2952286B2 (ja) | 1991-03-27 | 1991-03-27 | ベアチップリードレスパッケージ |
| US07/857,420 US5352925A (en) | 1991-03-27 | 1992-03-26 | Semiconductor device with electromagnetic shield |
| DE69216452T DE69216452T2 (de) | 1991-03-27 | 1992-03-27 | Halbleiteranordnung mit elektromagnetischer Abschirmung |
| EP92105319A EP0506090B1 (en) | 1991-03-27 | 1992-03-27 | Semiconductor device with electromagnetic shield |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085864A JP2952286B2 (ja) | 1991-03-27 | 1991-03-27 | ベアチップリードレスパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590439A true JPH0590439A (ja) | 1993-04-09 |
| JP2952286B2 JP2952286B2 (ja) | 1999-09-20 |
Family
ID=13870760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3085864A Expired - Fee Related JP2952286B2 (ja) | 1991-03-27 | 1991-03-27 | ベアチップリードレスパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952286B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091475A (ja) * | 1998-09-09 | 2000-03-31 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
-
1991
- 1991-03-27 JP JP3085864A patent/JP2952286B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091475A (ja) * | 1998-09-09 | 2000-03-31 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2952286B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| US4891687A (en) | Multi-layer molded plastic IC package | |
| US4835120A (en) | Method of making a multilayer molded plastic IC package | |
| US5468994A (en) | High pin count package for semiconductor device | |
| US7348659B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US6683795B1 (en) | Shield cap and semiconductor package including shield cap | |
| US7261596B2 (en) | Shielded semiconductor device | |
| KR0145768B1 (ko) | 리드 프레임과 그를 이용한 반도체 패키지 제조방법 | |
| US7236373B2 (en) | Electronic device capable of preventing electromagnetic wave from being radiated | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| EP1470587A1 (en) | A lead frame | |
| JP3059097B2 (ja) | 電子回路盤とその製造方法 | |
| EP3817033B1 (en) | Semiconductor package and fabrication method thereof | |
| US7633763B1 (en) | Double mold memory card and its manufacturing method | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| CN105990268B (zh) | 电子封装结构及其制法 | |
| US7443010B2 (en) | Matrix form semiconductor package substrate having an electrode of serpentine shape | |
| GB2199988A (en) | Multi-layer molded plastic ic package | |
| US20040159929A1 (en) | Semiconductor die package having two die paddles | |
| US6717822B1 (en) | Lead-frame method and circuit module assembly including edge stiffener | |
| JP2952286B2 (ja) | ベアチップリードレスパッケージ | |
| EP3693992B1 (en) | Surface mount semiconductor device and method of manufacture | |
| JP2977052B2 (ja) | シールド付リードレスパッケージ | |
| CN101378023B (zh) | 半导体封装件及其制法 | |
| KR100342812B1 (ko) | 접지선및전원선을구비한에어리어어레이범프드반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |