JPH0591412A - Key signal generator - Google Patents

Key signal generator

Info

Publication number
JPH0591412A
JPH0591412A JP25174791A JP25174791A JPH0591412A JP H0591412 A JPH0591412 A JP H0591412A JP 25174791 A JP25174791 A JP 25174791A JP 25174791 A JP25174791 A JP 25174791A JP H0591412 A JPH0591412 A JP H0591412A
Authority
JP
Japan
Prior art keywords
horizontal
reset
signal
key
position counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25174791A
Other languages
Japanese (ja)
Inventor
Nobuo Kuchiki
伸夫 朽木
Mitsunobu Enomoto
光伸 榎本
Kiyoshi Matsumoto
喜代司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP25174791A priority Critical patent/JPH0591412A/en
Publication of JPH0591412A publication Critical patent/JPH0591412A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PURPOSE:To provide a high quality key signal that never causes any comb- shaped jaggies on the boundary between the screens when two video signals are wiped in the horizontal direction by resetting a frequency divider with a horizontal reset signal. CONSTITUTION:A key signal generator is provided with a frequency divider 4 which divides a signal having its frequency of (n) times as high as the color subcarrier frequency, a horizontal key start position counter 5 and 8 vertical key start position counter 6 which count the output of the divider 4 and are reset by the horizontal and vertical reset signals, and a vertical key position counter which counts the horizontal reset signals and is reset by a vertical blanking signal. Furthermore a control means 9 is added to produce a key signal from the outputs of both counters 5 and 6. The divider 4 is reset by the horizontal reset signals that reset both counters 5 and 6. In such a constitution, no error is produced between the horizontal key position signals on the lines contiguous to each other in each horizontal period or between the fields. Then the comb-shaped jaggies are never caused.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン画像のた
めの特殊効果を発生する装置に利用されるキー信号発生
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a key signal generator used in a device for generating special effects for television images.

【0002】[0002]

【従来の技術】従来1つのビデオ信号によって与えられ
るテレビジョン画像の一部に他のビデオ信号によって与
えられるテレビジョン画像を置換するような態様で、2
つのビデオ信号を組み合わせることによってワイプを発
生させる特殊効果発生装置が種々提案されている。この
ような従来技術の例を図2に示す。同図において1は水
平同期信号に同期したn倍の色副搬送波(以下fscと
いう)が入力される端子、2はハーフエッチリジェクト
した水平同期信号から作った水平リセット信号が入力さ
れる端子、3は垂直ブランキング信号が入力される端子
である。また、4は前記nfscを分周する分周器、
5、6は分周器4の出力をカウントし、前記水平リセッ
ト信号でリセットされる水平キー開始位置カウンタ、水
平キー終了位置カウンタ(以下、水平キー開始位置カウ
ンタ5と水平キー終了位置カウンタ6を総称して水平キ
ー位置カウンタという)、7、8は前記水平リセット信
号をカウントし、前記垂直ブランキング信号でリセット
される垂直キー開始位置カウンタ、垂直キー終了位置カ
ウンタである。これらのカウンタ5、6、7、8は任意
のカウント状態にプリセット可能なロード端子を有して
おり、そのロード値によってカウンタ5を水平キーの開
始位置用、カウンタ6を水平キーの終了位置用、カウン
タ7を垂直キーの開始位置用、カウンタ8を垂直キーの
終了位置用に設定される。ロードするべき値はCPUか
ら設定してやるなどの手段を用いれば良い。さらに9
は、前記4つのカウンタ5、6、7、8から出力される
信号を用いてキー信号を作成し、図示せぬ2つのビデオ
信号を切り換える映像スイッチに供給する制御手段であ
り、10はキー信号を出力する端子である。しかしなが
らこの従来技術では、水平方向に2つのビデオ信号をワ
イプした時、画面の境目に櫛形のジャギーが発生する。
水平キー開始位置カウンタ5へ入力されるクロックがf
scの時の、本現象が発生した画面例を図3に示す。以
下、この現象が発生する原因を説明する。今、各水平キ
ー位置カウンタ5、6が8ビットカウンタで構成されて
いるとすると、キー位置を画面の左端から右端まで自由
に設定できるようにするためには、入力されるクロック
数(即ち分周器4の出力)を1水平期間で256に近い
値に設定する必要がある。しかしながら、n倍のfsc
を、分周比が整数で表されるような簡単な構成の分周器
によって分周すると、その出力が1水平期間内で非整数
となってしまう。例えば、分周器の出力クロックが4/
3fscであるとすると1水平期間内のクロックカウン
ト数は303.3、同クロックをfscとした場合はク
ロックカウント数は227.5となり非整数である。も
ちろん各水平キー位置カウンタ5、6のビット数とクロ
ック周波数を増加させることにより1水平期間内のクロ
ックカウント数を整数にする事は可能であるが、回路規
模が非常に大きくなり現実的ではない。さてこのような
従来技術のタイミングチャートを図4に示す。同図は水
平キー位置カウンタの1水平期間内のクロック数が非整
数の時、前記櫛形のジャギーが発生する原因を示すもの
であり、分周器4の出力クロック(図3のa)をfsc
とした場合の例である。ここでは前述のように水平キー
位置カウンタの1水平期間内のクロックカウント数が2
27.5であり、水平キー位置カウンタのリセット信号
(図3のb)とクロック信号の位相が前後する水平期間
で同図の如く異なる。これにより水平リセット信号に対
する水平キー位置カウンタの出力(図3のc)位相は1
水平期間毎にずれることになる。この例ではフィールド
間で隣接するライン同士の水平キー位置信号が約140
nsづつずれており、このズレが櫛形ジャギーとなる。
分周器4の出力クロックが4/3fscの場合も同様に
約140nsのズレが発生するが、この場合はフィール
ド間で隣接するライン同士の位相ズレの関係が一定せず
櫛形ジャギーは図5に示すようになる。
2. Description of the Prior Art In a manner such that a portion of a television image provided by one video signal is replaced by a television image provided by another video signal.
Various special effect generators have been proposed which generate wipes by combining two video signals. An example of such a conventional technique is shown in FIG. In the figure, 1 is a terminal to which an n-fold color subcarrier synchronized with a horizontal synchronizing signal (hereinafter referred to as fsc) is input, 2 is a terminal to which a horizontal reset signal made from the half-etch rejected horizontal synchronizing signal is input, and 3 Is a terminal to which a vertical blanking signal is input. Further, 4 is a frequency divider for dividing the nfsc,
Numerals 5 and 6 count the output of the frequency divider 4 and are reset by the horizontal reset signal. A horizontal key start position counter and a horizontal key end position counter (hereinafter referred to as the horizontal key start position counter 5 and the horizontal key end position counter 6). Collectively referred to as a horizontal key position counter), 7 and 8 are a vertical key start position counter and a vertical key end position counter which count the horizontal reset signal and are reset by the vertical blanking signal. Each of these counters 5, 6, 7, and 8 has a load terminal that can be preset to any count state. Depending on the load value, the counter 5 is used for the horizontal key start position and the counter 6 is used for the horizontal key end position. , The counter 7 is set for the vertical key start position, and the counter 8 is set for the vertical key end position. The value to be loaded may be set by the CPU. 9 more
Is a control means for generating a key signal using the signals output from the four counters 5, 6, 7, and 8 and supplying it to an image switch for switching two video signals (not shown), and 10 is a key signal Is a terminal for outputting. However, in this conventional technique, when two video signals are wiped in the horizontal direction, a comb-shaped jaggy occurs at the boundary of the screen.
The clock input to the horizontal key start position counter 5 is f
FIG. 3 shows a screen example in which this phenomenon occurs at the time of sc. The reason why this phenomenon occurs will be described below. Now, assuming that each horizontal key position counter 5 and 6 is composed of an 8-bit counter, in order to be able to freely set the key position from the left end to the right end of the screen, the number of clocks (that is, minute count) to be input is input. It is necessary to set the output of the frequency divider 4) to a value close to 256 in one horizontal period. However, n times fsc
Is divided by a frequency divider having a simple structure such that the frequency division ratio is represented by an integer, the output becomes a non-integer within one horizontal period. For example, if the output clock of the frequency divider is 4 /
If it is 3 fsc, the clock count number in one horizontal period is 303.3, and if the same clock is fsc, the clock count number is 227.5, which is a non-integer. Of course, it is possible to make the number of clock counts in one horizontal period an integer by increasing the number of bits and clock frequency of each horizontal key position counter 5, 6, but this is not realistic because the circuit scale becomes very large. .. Now, a timing chart of such a conventional technique is shown in FIG. This figure shows the cause of the comb-shaped jaggies when the number of clocks in one horizontal period of the horizontal key position counter is a non-integer. The output clock of the frequency divider 4 (a in FIG. 3) is fsc.
Is an example of the case. Here, as described above, the number of clock counts in one horizontal period of the horizontal key position counter is 2
27.5, and the reset signal (b in FIG. 3) of the horizontal key position counter and the phase of the clock signal are different in the horizontal period before and after as shown in FIG. As a result, the phase of the horizontal key position counter output (c in FIG. 3) with respect to the horizontal reset signal is 1
It will shift every horizontal period. In this example, the horizontal key position signals of adjacent lines between fields are about 140
It is shifted by ns, and this shift becomes a comb-shaped jaggy.
Similarly, when the output clock of the frequency divider 4 is 4/3 fsc, a shift of about 140 ns also occurs, but in this case, the relationship of the phase shift between adjacent lines between fields is not constant and the comb-shaped jaggies are shown in FIG. As shown.

【0003】[0003]

【発明が解決しようとする課題】本発明は以上述べたよ
うな従来の技術が持つ欠点を解決しようとなされたもの
であり、水平方向に2つのビデオ信号をワイプした時、
画面の境目に櫛形のジャギーが発生しない高品位なキー
信号を得ることができ、かつ構成が極めて簡単なキー信
号発生装置を提供するものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the conventional technique. When two video signals are horizontally wiped,
(EN) A key signal generator which can obtain a high-quality key signal in which no comb-shaped jaggies are generated at the boundary of a screen and which has an extremely simple structure.

【0004】[0004]

【課題を解決するための手段】そのため本発明は、色副
搬送波周波数のN倍の周波数を持つ信号を分周し、ハー
フエッチリジェクトした水平同期信号から作った水平リ
セット信号でリセットされる分周器と、前記分周器の出
力をカウントし、前記水平リセット信号でリセットされ
る水平キー位置カウンタと、前記水平リセット信号をカ
ウントし垂直ブランキング信号でリセットされる垂直キ
ー位置カウンタと、前記水平、垂直カウンタ出力を用い
てキー信号を作成する制御手段とからなる。
SUMMARY OF THE INVENTION Therefore, according to the present invention, a signal having a frequency N times as high as the color subcarrier frequency is divided, and a frequency is reset by a horizontal reset signal generated from a half-etch rejected horizontal synchronizing signal. Key, a horizontal key position counter that counts the output of the frequency divider and is reset by the horizontal reset signal, a vertical key position counter that counts the horizontal reset signal and is reset by a vertical blanking signal, and the horizontal , And a control means for generating a key signal by using a vertical counter output.

【0005】[0005]

【作用】本発明の分周器は、水平リセット信号でリセッ
トされるので、水平キー位置カウンタの1水平期間内の
クロックカウント数が非整数であっても、水平リセット
信号と分周器の出力クロックとの位相は常に一致する。
Since the frequency divider of the present invention is reset by the horizontal reset signal, even if the clock count number in one horizontal period of the horizontal key position counter is a non-integer, the horizontal reset signal and the output of the frequency divider are output. The phase with the clock always matches.

【0006】[0006]

【実施例】本発明の実施例を図1に示す。また実施例の
タイミングチャートを図6に示す。図6は水平キー位置
カウンタの1水平期間内のクロック数が非整数であって
も前記櫛形ジャギーが発生しない様子を示すものであ
り、図4と同様にクロック(図6のa)をfscとした
場合の例である。また図1において、従来の技術と同じ
構成には同じ番号を付して、その説明を省略する。図1
において示されるように、本発明の特徴は、分周器3を
ハーフエッチリジェクトした水平同期信号から作った水
平リセット信号でリセットするようにしたことにある。
この結果図6に示すように水平キー位置カウンタの1水
平期間内のクロックカウント数が非整数であっても水平
キー位置カウンタのリセット信号(図6のb)とクロッ
ク信号の位相が分周器3の分周比と無関係に常に一致す
る。つまり、1水平期間毎あるいはフィールド間で隣接
するライン同士で、水平キー位置信号にズレが生じず、
前記櫛形ジャギーが発生しなくなる。
FIG. 1 shows an embodiment of the present invention. A timing chart of the embodiment is shown in FIG. FIG. 6 shows that the comb-shaped jaggies do not occur even if the number of clocks in one horizontal period of the horizontal key position counter is a non-integer. As in FIG. 4, the clock (a in FIG. 6) is designated as fsc. This is an example of the case. Further, in FIG. 1, the same components as those of the conventional technique are designated by the same reference numerals, and the description thereof will be omitted. Figure 1
As shown in (1), the feature of the present invention resides in that the frequency divider 3 is reset by a horizontal reset signal generated from a half-etch rejected horizontal synchronizing signal.
As a result, as shown in FIG. 6, even if the number of clock counts in one horizontal period of the horizontal key position counter is a non-integer, the phase of the reset signal (b in FIG. 6) and the clock signal of the horizontal key position counter is the frequency divider. It always matches regardless of the division ratio of 3. That is, the horizontal key position signal does not shift between adjacent lines every horizontal period or between fields,
The comb-shaped jaggies do not occur.

【0007】[0007]

【発明の効果】以上の如く本発明によれば、水平方向に
2つのビデオ信号をワイプした時画面の境目に櫛形のジ
ャギーが発生しない高品位なキー信号を安価に得ること
できる。
As described above, according to the present invention, it is possible to inexpensively obtain a high-quality key signal which does not cause comb-shaped jaggies at the boundary between screens when two video signals are horizontally wiped.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.

【図3】ワイプした2画面の境目に櫛形ジャギーが発生
した画面例である。
FIG. 3 is an example of a screen in which comb-shaped jaggies occur at the boundary between two wiped screens.

【図4】従来例の動作を説明するためのタイミングチャ
ートである。
FIG. 4 is a timing chart for explaining the operation of the conventional example.

【図5】ワイプした2画面の境目に櫛形ジャギーが発生
した別の画面例である。
FIG. 5 is another screen example in which comb-shaped jaggies are generated at the boundary between two wiped screens.

【図6】本発明の動作を説明するためのタイミングチャ
ートである。
FIG. 6 is a timing chart for explaining the operation of the present invention.

【符号の説明】[Explanation of symbols]

4・・・・分周器 5、6 水平キー位置カウンタ 7、8・・垂直キー位置カウンタ 9・・・・制御手段 4 ... Frequency divider 5, 6 Horizontal key position counter 7, 8 Vertical key position counter 9 ... Control means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】色副搬送波周波数のn倍の周波数を持つ信
号を分周し、ハーフエッチリジェクトした水平同期信号
から作った水平リセット信号でリセットされる分周器
と、前記分周器の出力をカウントし、前記水平リセット
信号でリセットされる水平キー位置カウンタと、前記水
平リセット信号をカウントし垂直ブランキング信号でリ
セットされる垂直キー位置カウンタと、前記水平、垂直
カウンタ出力を用いてキー信号を作成する制御手段とか
らなるキー信号発生装置。
1. A frequency divider which divides a signal having a frequency n times the color subcarrier frequency and is reset by a horizontal reset signal made from a half-etch rejected horizontal synchronizing signal, and an output of the frequency divider. And a horizontal key position counter that is reset by the horizontal reset signal, a vertical key position counter that counts the horizontal reset signal and is reset by a vertical blanking signal, and a key signal using the horizontal and vertical counter outputs. A key signal generator comprising a control means for creating
JP25174791A 1991-09-30 1991-09-30 Key signal generator Pending JPH0591412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25174791A JPH0591412A (en) 1991-09-30 1991-09-30 Key signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25174791A JPH0591412A (en) 1991-09-30 1991-09-30 Key signal generator

Publications (1)

Publication Number Publication Date
JPH0591412A true JPH0591412A (en) 1993-04-09

Family

ID=17227328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25174791A Pending JPH0591412A (en) 1991-09-30 1991-09-30 Key signal generator

Country Status (1)

Country Link
JP (1) JPH0591412A (en)

Similar Documents

Publication Publication Date Title
US4774581A (en) Television picture zoom system
KR100204431B1 (en) Digital Television Signal Processing Circuit with Quadrature Output Clock
KR20000035436A (en) Clock generating circuit, picture display apparatus and the method
JPS581785B2 (en) cathode ray tube display device
JPS61139174A (en) Double speed converting device
JPH031760A (en) Reception television signal regenerator
JPH0591412A (en) Key signal generator
US4412250A (en) Memory-type sync generator with reduced memory requirements
JP3406432B2 (en) Liquid crystal video display device and video signal processing circuit of video display device
EP0153861A2 (en) Video signal delay circuit
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
US4833523A (en) Chroma crawl elimination without any cumulative difference in frame time
JPH04154383A (en) Horizontal synchronizing signal protecting circuit
KR100405275B1 (en) Character display device
JPS6153880A (en) Display and control device of character picture
JP3221562B2 (en) Pseudo video signal generation circuit
KR950004106B1 (en) Picture image control circuit
KR100266164B1 (en) Method for emboding sync of divided picture and apparatus thereof
JP3648923B2 (en) Color video signal processing device
JP3118809B2 (en) Synchronous circuit
JP2765684B2 (en) CCD drive integrated circuit
JPS62198287A (en) Converting circuit for video signal
KR200141097Y1 (en) A circuit for preventing word-waving
JPH01126012A (en) Oscillation output control circuit
JPH0693762B2 (en) Scan frequency converter