JPH0591495A

JPH0591495A - 動きベクトル検出装置

Info

Publication number: JPH0591495A
Application number: JP3245994A
Authority: JP
Inventors: Takayuki Minemaru; 貴行峯丸; Mikio Fujiwara; 美貴雄藤原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-09-25
Filing date: 1991-09-25
Publication date: 1993-04-09

Abstract

(57)【要約】【目的】１画素のデータ長が１６ビット以上の場合で
もリアルタイム処理が可能で、しかも面積が小さい動き
ベクトル検出装置を提供することを目的とする。【構成】フレームメモリ２から出力される複数ライン
からなる１フレームの画素データのうち、基準ブロック
を垂直方向に―Ｍ画素から＋Ｍ画素まで移動させた範囲
内の（２Ｍ＋１）ラインの画素データがディレイユニッ
ト３に保持され遅延されて１ラインづつ前フレームデー
タとして動き量検出部４に出力される。動き量検出部４
における演算ブロックでは、フレームメモリ２から出力
される現フレームデータのうち基準ブロックを含む範囲
内のラインの画素データと、ディレイユニット３から出
力される前フレームの画素データとの差の絶対値が１ラ
インの画素データが入力されるたびに累積加算され、そ
の加算結果から求められた動き量データが動きベクトル
検出部５に入力され、動きベクトルが検出される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動画像の帯域圧縮伝送
等に用いられる動き補償処理用の動きベクトル検出装置
に関する。

【０００２】

【従来の技術】従来より、動きベクトル検出装置には、
以下の２つのタイプのものがあった。即ち、（１）フレ
ームメモリに前フレームと現フレームの２つの画像信号
を取り込み、ＤＳＰ（Digital Signal Processor）等を
利用してソフトウェアにより動きベクトルを算出するも
のと、（２）動きベクトル検出専用のハードウェアを備
えたものとが用いられていた。

【０００３】

【発明が解決しようとする課題】これらの２つのタイプ
のうち、上記（１）の動きベクトル検出装置の場合に
は、動きベクトルを検出するために膨大な計算を行わな
ければならず、この計算に長時間を要することとなる。
そのため、帯域圧縮伝送に際してこの計算に最も処理時
間を要することとなる。従って、（１）の動きベクトル
検出装置は、動画像の帯域圧縮伝送の伝送速度が低いと
いう問題点があった。そこで、ＫＤＤ社では１６個の演
算ブロックに相当するプロセッサエレメントを１チップ
内に集積したＫＺ５０００を用いてこの問題点を解決し
ている（日経エレクトロニクス，１９８９．９．１８．
ｎｏ．４８２）。このＫＤＤ社の技術によれば、１１．
５フレーム／秒のフレーム速度のテレビ電話用の映像の
リアルタイムの動きベクトル検出が可能となる。しかし
ながら、通常のテレビ映像はノンインターレス換算で３
０フレーム／秒のフレーム速度を有しているので、ＫＤ
Ｄ社の技術を用いても十分な処理速度で動きベクトルを
検出することはできない。

【０００４】また、上記（２）の動きベクトル検出装置
として、例えばＳＧＳ―Ｔｈｏｍｓｏｎ社の動き補償用
ＬＳＩ，ＳＴＩ３２２０がある（日経エレクトロニク
ス，１９９０．９．３．ｎｏ．５０８）。この動き補償
用ＬＳＩでは、国際標準勧告ＣＣＩＴＴＨ．２６１の
動き補償を行う場合には４個のチップが用いられ、各チ
ップは２５６個の演算ブロックに相当するプロセッサエ
レメントを有している。このように多数のプロセッサエ
レメントを用いてパイプライン処理を行うことにより、
テレビ電話用画像のリアルタイム処理が行なわれる。し
かし、この動き補償用ＬＳＩを用いて動きベクトルを検
出するには、各プロセッサエレメントに対して４本の画
像信号入力と必要とするので、１画素のデータ長が１６
ビット以上となると配線部分が大きくなってしまう。そ
のため、プロセッサエレメントの面積が大きくなってし
まい、動きベクトル検出装置全体の面積が大きくなって
しまうという問題点があった。

【０００５】本発明は上記従来の問題点を解決するもの
であり、１画素のデータ長が１６ビット以上の場合でも
リアルタイム処理を行うことが可能で、しかも面積が小
さい動きベクトル検出装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、１フレームの画素データのうち
動きベクトルの検出に用いられる基準ブロックを垂直方
向に―Ｍ画素から＋Ｍ画素まで移動させた範囲内の（２
Ｍ＋１）ラインの画素データを保持し遅延させて得られ
る前フレームの画素データと、現フレームの画素データ
のうち上記基準ブロックを含む範囲内のラインの画素デ
ータとの差の絶対値を生成し、この絶対値を累積加算し
た結果を用いて動き量データの算出と動きベクトルの検
出とを行うものである。

【０００７】具体的に請求項１の発明が講じた解決手段
は、画面を分割することにより得られる所定数のブロッ
クのうちの１つの基準ブロックにおける現フレームの各
画素データと、前記基準ブロックを垂直方向及び水平方
向にそれぞれ―Ｍ画素から＋Ｍ画素まで移動させた（２
Ｍ＋１）×（２Ｍ＋１）個の対象ブロックにおける前フ
レームの各画素データとの差の絶対値の総和を求めるこ
とにより動きベクトルを検出する動きベクトル検出装置
を対象とし、複数のラインからなる１フレームの画素デ
ータを保持し時系列で現フレームの画素データとして出
力するフレームメモリと、該フレームメモリから出力さ
れる現フレームの画素データのうちの前記基準ブロック
を垂直方向に―Ｍ画素から＋Ｍ画素まで移動させた範囲
内の（２Ｍ＋１）ラインの画素データを１フレームの間
保持して１ラインづつ時系列で前フレームの画素データ
として出力するディレイユニットと、前記フレームメモ
リから出力される現フレームの画素データのうち前記基
準ブロックを含む範囲内の各ラインの画素データと前記
ディレイユニットから出力される前フレームの各ライン
の画素データとの差の絶対値を生成する絶対値生成手段
と、該絶対値生成手段で得られた前記絶対値を累積加算
する累積加算手段と、該累積加算手段における累積加算
によって得られる中間結果及び累積加算結果を保持する
累積加算結果保持手段とを有する（２Ｍ＋１）×（２Ｍ
＋１）個の演算ブロックにより構成され前記累積加算結
果から動き量データを算出する動き量検出部と、該動き
量検出部において得られた動き量データに基づいて動き
ベクトルを検出する動きベクトル検出部とを備えた構成
とするものである。

【０００８】また、請求項２の発明は、累積加算結果保
持手段を切り替え可能な複数のバンクにより構成し、リ
アルタイム処理を可能とするものである。

【０００９】

【作用】請求項１の発明の構成により、フレームメモリ
に保持されている複数のラインからなる１フレームの画
素データはディレイユニットに出力され、ディレイユニ
ットではこの画素データのうち基準ブロックを垂直方向
に―Ｍ画素から＋Ｍ画素まで移動させた範囲内の（２Ｍ
＋１）ラインの画素データが保持され、遅延されて１ラ
インづつ前フレームの画素データとして動き量検出部に
出力される。

【００１０】動き量検出部における演算ブロックでは、
フレームメモリから出力される現フレームの画素データ
のうち基準ブロックを含む範囲内のラインの画素データ
と、ディレイユニットから出力される前フレームの画素
データとの差の絶対値が絶対値生成手段で生成され、こ
の絶対値は累積加算手段で累積加算される。この累積加
算における中間結果と最終的に得られる累積加算結果は
累積加算結果保持手段に保持される。更に、この累積加
算結果から動き量データが求められる。この動き量デー
タは動きベクトル検出部に入力され、動きベクトル検出
部において動きベクトルが検出される。

【００１１】このような構成により、演算ブロックに入
力される画像信号を２本に減少させることができ、１画
素のデータ長が１６ビット以上の場合にも演算ブロック
が占める面積の増大を避けることができる。

【００１２】また、請求項２の発明の構成により、累積
加算結果は累積加算結果保持手段の切り替え可能な複数
のバンクに保持されるので、前フレームの画素データと
基準ブロックにおける現フレームの画素データとの差を
求めていく方向を特に変更することなくリアルタイム処
理を実現することができる。

【００１３】

【実施例】本発明の動きベクトル検出装置の実施例につ
いて、図面を参照しながら詳細に説明する。

【００１４】まず、本実施例の動きベクトル検出装置の
動作原理を図９を参照しながら説明する。本実施例の動
きベクトル検出装置はブロック単位で動きベクトルの検
出を行う。本実施例では、画面はＮ画素×Ｎ画素からな
る複数のブロックに分割される。複数のブロックのうち
の１つが基準ブロック７４として定められる。この基準
ブロック７４における現フレーム７０のＮ×Ｎ個の画素
データと、基準ブロック７４の近傍に位置するＮ画素×
Ｎ画素の大きさの対象ブロックにおける前フレーム７１
の画素データとの差を計算し、その差の絶対値の総和が
求められる。即ちこの総和は、基準ブロック７４におけ
る現フレーム７０の画素データと、この基準ブロック７
４の位置から水平方向及び垂直方向にそれぞれ−Ｍ画素
から＋Ｍ画素まで逐次ずらせた（２Ｍ＋１）×（２Ｍ＋
１）個の対象ブロックのそれぞれにおける前フレーム７
１の画素データとについて求められる。従って、動きベ
クトルの検出は図９に示す動きベクトル検出範囲７２内
で行われ、（２Ｍ＋１）×（２Ｍ＋１）個の総和が得ら
れることになる。これらの総和のうちの最小値を与える
対象ブロックの位置が現フレーム７０における基準ブロ
ック７４内の映像が前フレーム７１において位置してい
た場所を示していると推測することができる。従って、
このブロックの位置の方向と距離を求めることにより動
きベクトルが得られる。

【００１５】基準ブロック７４における現フレーム７０
の各画素データをｘ_ij、基準ブロック７４に対する対象
ブロックのｘ方向のずれをs 、ｙ方向のずれをt 、対象
ブロックの前フレーム７１における各画素データをｙ_kl
とすると、この対象ブロックの総和Ｓ_s,tは、次の数１
によって求めることができる。

【００１６】

【数１】

【００１７】数１から分かるように、１フレームの画素
データが通常のスキャン信号として与えられるとする
と、即ち、ｘ₀₀，ｘ₁₀，…，ｘ_(L・N-1)0，ｘ₀₁，…，
ｘ_(L・ _N-1)1，ｘ₀₂，…，ｘ_{0(H ・N-1)}，…，ｘ
_{(L・N-1)(H・N-1)}として与えられるとすると、各対象ブ
ロックについて独立して総和を求めるためには、上記フ
レームデータの順序を変更するか、遅延時間を設けるか
の何れかが必要となる。

【００１８】そこで、フレームデータの順序を変えず、
しかも遅延時間を設けることなく絶対値の総和を求める
ことを考える。数１では１つの総和を独立に考えている
が、ｘ方向についてＬ個の総和をとることを考える。即
ち、入力される現フレームのデータ信号ｘ_ijに対し、第
１のブロックにおいてｘ₀₀〜ｘ_0(N-1)を取り込んで演算
し、第２のブロックにおいてｘ_0N〜ｘ_0(2N-1)を取り込
んで演算し、…というように、Ｌ個のブロックに取り込
むタイミングをずらせて処理を行うことが考えられる。
しかし、この場合には総和を求めるブロック数が増加
し、動きベクトル検出装置のチップサイズが大きくなっ
てしまう。

【００１９】そこで、入力される現フレームの画素デー
タｘ_ijが各ブロックで独立であること、即ち１回だけ使
用されることに着目して、フレームデータのうちの１つ
のラインの画素データを用いて求めた差の絶対値の累積
加算の中間結果を一時的にＬ個のバンクの何れかに切り
替えて保持しておき、次のラインの画素データが入力さ
れたときに呼び出せば、Ｘ方向に連続したＬ個のブロッ
クについての総和を１つの演算ブロックで演算すること
が可能となる。ただし、この場合には、前フレームの画
素データは各ブロックで独立ではなく、最大で２Ｍ＋１
回使用されるので、ラインメモリ等によってこれらの前
フレームの画素データを保持し、フレームメモリから何
度も読みだす必要のないようにするのが好ましい。これ
ような動作によれば、遅延時間が生じるように思われる
が、１ラインの処理を行っている間にラインメモリに次
のラインのデータを取り込むことにより連続した動作が
可能となるので、遅延時間は生じない。また、このよう
な動作により、前フレームの画素データが複数回用いら
れる場合にも、各演算ブロックにおける総和をとる回路
に入力される信号は２本で足りることになる。

【００２０】次に、本実施例の動きベクトル検出装置に
おける動作を説明する。図１は本実施例の動きベクトル
検出装置の概略構成を示している。画像信号Ｇ_ijは（Ｌ
×Ｎ）画素×（Ｈ×Ｎ）画素からなる画面に対応する１
フレームの画像データであり、（Ｌ×Ｎ）個の画素から
なる（Ｈ×Ｎ）本のラインにより構成されている。この
画像信号Ｇ_ijはフレームメモリ２に入力され、１フレー
ムの間保持される。フレームメモリ２は、保持している
画像データをディレイユニット３と動き量検出部４とに
入力する。

【００２１】ディレイユニット３は入力された画像デー
タを整形し、１ラインの画素のデータに対して（Ｌ×
Ｎ）＋２Ｍ個の画素データを時系列で前フレームの画素
データとして出力し、１フレームの画像データに対して
（２Ｍ＋１）ラインの前フレームデータを動き量検出部
４へ出力する。

【００２２】動き量検出部４は（２Ｍ＋１）×（２Ｍ＋
１）個の演算ブロックにより構成され、ディレイユニッ
ト３より出力される前フレームの各画素データと、フレ
ームメモリ２より出力される現フレームの各画素データ
からＮ画素×Ｎ画素のブロックに対する動き量を検出す
る。

【００２３】動き量検出部４内の各演算ブロックから出
力される動き量データは、動きベクトルを検出する動き
ベクトル検出部５に入力される。動きベクトル検出部５
では、入力された動き量データとこの装置の外部より供
給される閾値６とを比較し、その結果に基づいて有効・
無効フラグ７と動きベクトル値出力８とを出力する。

【００２４】以下、本実施例の装置において国際標準勧
告ＣＣＩＴＴＨ．２６１の動き補償を行う場合を例と
して説明する。この勧告では、１ブロックの大きさは１
６画素×１６画素（Ｎ＝１６）、１フレームの大きさは
３５２画素×２８８画素（Ｌ＝２２、Ｈ＝１８）であ
り、基準ブロックから垂直方向及び水平方向にそれぞれ
−１５画素から＋１５画素の範囲で動きベクトルが検出
される。

【００２５】まず、画像信号Ｇ_ij（０≦ｉ≦３５２、０
≦ｊ≦２８８）がフレームメモリ２に入力され保持され
る。フレームメモリ２において１フレーム間保持された
データは、時系列信号Ｘ_i＝（Ｇ₀₀，…，Ｇ₀₂₈₈，
Ｇ₁₀，…，Ｇ₁₂₈₈，……，Ｇ₃₅₂₀，…，Ｇ₃₅₂₂₈₈）とし
てディレイユニット３と動き量検出部４に出力される。

【００２６】ここで、ディレイユニット３について詳細
に説明する。図２はディレイユニット３の概略構成を示
している。フレームメモリ２から送られる画像データＸ
i がセレクタ１１に入力され、セレクタ１１には更にゼ
ロ信号１０と選択信号発生回路１２において生成される
選択信号とが入力されている。また、セレクタ１１は直
列に接続された３１個の１ラインディレイ回路１４，１
６，…，１８に接続され、各１ラインディレイ回路１
４，６，…，１８は２８８＋１５×２＝３１８個の画素
からなるラインのそれぞれに対応して設けられている。
１ラインディレイ回路１４，１６，…，１８にはセレク
タ１１で選択された画像データＸ_i及びゼロ信号１０の
何れかが入力される。各１ラインディレイ回路１４，１
６，…，１８からは画像信号Ｙ₃₀，Ｙ₂₉，Ｙ₂₈，…，Ｙ
₀がそれぞれ出力される。ゼロ信号１０は、図９の前フ
レームにおける周辺領域７３に対応する信号であり、こ
の周辺領域７３は現フレームに対応する領域の周囲＋１
５画素から―１５画素の領域である。ゼロ信号１０は周
辺領域７３に対応する画像データがフレームメモリ２内
に存在しない場合に入力される。

【００２７】まず、セレクタ１１から出力された信号は
３１個の１ラインディレイ回路１４、１６…、１８に順
次送られる。この動作は１ラインディレイ回路１８の出
力側に新たなフレームデータが到達するまで続けられ
る。次に、３１本の出力ラインより数２に示す１ライン
毎の時系列画像信号が出力され、動き量検出部４に前フ
レームの画素データとして出力される。

【００２８】

【数２】

【００２９】Ｙ₃₀＝（０，…，０，Ｇ₃₅₂₀…，Ｇ₃₅₂₂₈₈，０，…，０），Ｙ₂₉＝（０，…，０，Ｇ₃₅₁₀…，Ｇ₃₅₁₂₈₈，０，…，０），Ｙ₂₈＝（０，…，０，Ｇ₃₅₀₀…，Ｇ₃₅₀₂₈₈，０，…，０）， ……… Ｙ₀＝（０，…，０）動き量検出部４では、１ラインディレイ回路１４，１
６，…，１８から送られてきた前フレームの各画素デー
タと、フレームメモリより送られる現フレームの画素デ
ータＸ_iとを用いて動き量が検出される。ここで、動き
量検出部４について説明する。図３は動き量検出部４の
概略構成を示しており、同図に示す動き量検出部４はラ
イン毎に独立して設けられた３１個の動き量検出ブロッ
ク群２１，２２，…，２３を有している。現フレームの
画素データＸ_iは３１個の動き量検出ブロック群２１，
２２，…，２３のそれぞれに同時に入力される。また、
ディレイユニット３から送出されてくる時系列信号
Ｙ₃₀，Ｙ₂₉，…，Ｙ₀は各動き量検出ブロック群２１，
２２，…，２３にそれぞれ入力され、演算結果として動
き量データＱ₃₀，Ｑ₂₉，…，Ｑ₀が出力される。

【００３０】図４は動き量検出ブロック群２１，２２，
…，２３の概略構成を示している。現フレームの画素デ
ータＸ_iはレジスタ２７に保持され、３１個の演算ブロ
ック２８，２９，…，３０に入力される。また、ディレ
イユニット３から送られてくる前フレームの画素データ
Ｙ_kはレジスタ３２，３３，…，３４に保持され、各レ
ジスタ３２，３３，…，３４からそれぞれ演算ブロック
２８，２９，…，３０に入力される。

【００３１】各演算ブロック２８，２９，…，３０は図
５に示す構成を有しており、時系列信号として与えられ
る現フレームの画素データＸ_iと前フレームの画素デー
タＹ_kとの差の絶対値を生成する絶対値生成回路３９
と、パイプライン処理用のレジスタ４０と、上述の絶対
値の累積加算を行う加算器４１と、現フレームの画素デ
ータＸ_iについてＮ個のデータが入力される毎にバンク
の切り替えを行うバンク機能を有する演算結果保持回路
４２とを備えている。演算結果保持回路４２は累積加算
の中間結果を保持し、累積加算の最終結果として得られ
る絶対値累積和出力４３を出力する。

【００３２】各演算ブロック２８，２９，…，３０で得
られた加算の結果は時分割され、時系列信号として出力
される。この時系列信号には図４に示すブロック番号発
生回路３５から出力されるデータが付与され、図６に示
す構成を有する絶対値累積和出力４３として出力され
る。図６における現フレームブロック番号４４は動きベ
クトルを検出しようとしているブロックの位置を表して
おり、３５２画素×２８８画素のフレームデータを１６
画素×１６画素のブロックに分割した２２×１８個のブ
ロックを識別するために設けられている。また、出力ブ
ロック番号Ｘ成分４５と出力ブロック番号Ｙ成分４６
は、出力された絶対値累積和データ４７がどの演算ブロ
ックから出力されたかを識別するために設けられてい
る。これらの演算ブロック２８，２９，…，３０からの
出力信号は動きベクトル検出部５に送出される。

【００３３】動きベクトル検出部５の概略構成を図７に
示す。動き量検出部４から入力される３１ラインに対応
した動き量データＱ₃₀，Ｑ₂₉，…，Ｑ₀は、それぞれ第
１の最小値検出回路４８，４９，…，５０に送られる。
これらの第１の最小値検出回路４８，４９，…，５０に
おいて時系列信号として入力される３１個のデータにつ
いて最小値が検出され、検出された最小値は時分割され
て最小値ブロックデータ出力バス５１に出力される。こ
れらの３１個の最小値のデータは最小値ブロックデータ
出力バス５１を介して時系列信号として第２の最小値検
出回路５２に送出され、更に最小値が検出される。この
一連の最小値検出処理結果から、動きベクトル検出回路
５３において、基準ブロックの現フレームにおける画素
データに最も近い前フレームの画素データを有する対象
ブロックの位置が動きベクトル値として検出され、動き
ベクトル値出力８として出力される。また、動きベクト
ル検出回路５３は、この装置の外部より供給される閾値
６より検出された最小値が小さい場合に１に設定される
有効・無効フラグ７を出力する。

【００３４】図８は第１の最小値検出回路４８，４９，
…，５０及び第２の最小値検出回路５２の概略構成を示
している。動き量データＱ_sは時系列信号としてレジス
タ５５に保持される。保持された動き量データのうち減
算器５６には図６の絶対値累積和データ４７のみが送ら
れ、選択回路５７には動き量データの全てが送られる。
また、選択回路５７からの出力データはレジスタ５８に
保持される。レジスタ５８に保持されているデータのう
ち減算器５６には絶対値累積和データ４７の部分のみが
送られ、選択回路５７にはレジスタ５８に保持されてい
るデータの全てが送られる。

【００３５】減算器５６では、レジスタ５５から入力さ
れたデータからレジスタ５８から入力されたデータを減
算する。選択回路５７では、減算結果の符号を示す符号
フラグ５９が１を示していればレジスタ５５、０を示し
ていればレジスタ５８の値をレジスタ５８に出力する。
この動作を３１回繰り返した後、出力回路６０から出力
信号６１が出力される。なお、レジスタ５８の内容は、
処理開始時と出力信号６１を出力する際に初期化され
る。

【００３６】

【発明の効果】以上説明したように、請求項１の発明に
係る動きベクトル検出装置は、フレームメモリから出力
される現フレームの画素データのうち基準ブロックを含
む範囲内のラインの画素データと、ディレイユニットか
ら出力される前フレームの画素データとの差の絶対値を
生成する絶対値生成手段と、この絶対値を累積加算する
累積加算手段と、累積加算の中間結果と累積加算結果を
保持する累積加算結果保持手段とを有する演算ブロック
を備えているので、演算ブロックに入力される画像信号
を２本に減少させることができ、１画素のデータ長が１
６ビット以上の場合にも演算ブロックが占める面積の増
大を避けることができる。

【００３７】また、請求項２の発明に係る動きベクトル
検出装置では、累積加算結果が累積加算結果保持手段の
切り替え可能な複数のバンクに保持されるので、前フレ
ームの画素データと基準ブロックにおける現フレームの
画素データとの差を求める方向を特に変更することなく
リアルタイム処理を実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る動きベクトル検出装置
の概略構成を示す図である。

【図２】図１の動きベクトル検出装置を構成するディレ
イユニットの概略構成を示す図である。

【図３】図１の動きベクトル検出装置を構成する動き量
検出部の概略構成を示す図である。

【図４】図３の動き量検出部を構成する動き量検出ブロ
ック群の概略構成を示す図である。

【図５】図４の動き量検出ブロック群を構成する演算ブ
ロックの概略構成を示す図である。

【図６】絶対値累積和出力の構成を示す図である。

【図７】図１の動きベクトル検出装置を構成する動きベ
クトル検出部の概略構成を示す図である。

【図８】図７の動きベクトル検出部を構成する第１及び
第２の最小値検出回路の構成を示す図である。

【図９】動きベクトルを検出する原理を説明する概念図
である。

【符号の説明】

２フレームメモリ３ディレイユニット４動き量検出部５動きベクトル検出部１１セレクタ１２選択信号発生回路１４，１６，１８１ラインディレイ回路２１，２２，２３動き量検出ブロック群２８，２９，３０演算ブロック３５ブロック番号発生回路３９絶対値生成回路（絶対値生成手段）４１加算記（累積加算手段）４２演算結果保持回路（累積加算結果保
持手段）４８，４９，５０第１の最小値検出回路５２第２の最小値検出回路５３動きベクトル検出回路

Claims

【特許請求の範囲】

【請求項１】画面を分割することにより得られる所定
数のブロックのうちの１つの基準ブロックにおける現フ
レームの各画素データと、前記基準ブロックを垂直方向
及び水平方向にそれぞれ―Ｍ画素から＋Ｍ画素まで移動
させた（２Ｍ＋１）×（２Ｍ＋１）個の対象ブロックに
おける前フレームの各画素データとの差の絶対値の総和
を求めることにより動きベクトルを検出する動きベクト
ル検出装置であって、複数のラインからなる１フレームの画素データを保持し
時系列で現フレームの画素データとして出力するフレー
ムメモリと、該フレームメモリから出力される現フレームの画素デー
タのうちの前記基準ブロックを垂直方向に―Ｍ画素から
＋Ｍ画素まで移動させた範囲内の（２Ｍ＋１）ラインの
画素データを１フレームの間保持して１ラインづつ時系
列で前フレームの画素データとして出力するディレイユ
ニットと、前記フレームメモリから出力される現フレームの画素デ
ータのうち前記基準ブロックを含む範囲内の各ラインの
画素データと前記ディレイユニットから出力される前フ
レームの各ラインの画素データとの差の絶対値を生成す
る絶対値生成手段と、該絶対値生成手段で得られた前記
絶対値を累積加算する累積加算手段と、該累積加算手段
における累積加算によって得られる中間結果及び累積加
算結果を保持する累積加算結果保持手段とを有する（２
Ｍ＋１）×（２Ｍ＋１）個の演算ブロックにより構成さ
れ前記累積加算結果から動き量データを算出する動き量
検出部と、該動き量検出部において得られた動き量データに基づい
て動きベクトルを検出する動きベクトル検出部とを備え
たことを特徴とする動きベクトル検出装置。
【請求項２】前記累積加算結果保持手段は切り替え可
能な複数のバンクにより構成されていることを特徴とす
る請求項１記載の動きベクトル検出装置。