JPH0594237A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH0594237A JPH0594237A JP3278693A JP27869391A JPH0594237A JP H0594237 A JPH0594237 A JP H0594237A JP 3278693 A JP3278693 A JP 3278693A JP 27869391 A JP27869391 A JP 27869391A JP H0594237 A JPH0594237 A JP H0594237A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- power
- supply
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 本発明は、電子機器の各コンポーネントに電
圧を供給している場合において、電源スイッチが押され
ても所定の条件が持たされるまで電圧を供給し続けるこ
とを特徴とする。 【構成】 電源スイッチ４５が押されることにより各コ
ンポーネントに対して電圧が供給されている時に、電圧
の供給を禁止するために再び電源スイッチ４５が押され
た場合、リジューム処理が完了したかどうか、あるい
は、電圧が供給されてから所定時間が経過したかどうか
が電源コントローラ５０で判定される。リジューム処理
が完了した後、あるいは、所定時間が経過した後、各コ
ンポーネントに対する電圧の供給を禁止するために電源
コントローら５０によってスイッチ７０がオフされる。
圧を供給している場合において、電源スイッチが押され
ても所定の条件が持たされるまで電圧を供給し続けるこ
とを特徴とする。 【構成】 電源スイッチ４５が押されることにより各コ
ンポーネントに対して電圧が供給されている時に、電圧
の供給を禁止するために再び電源スイッチ４５が押され
た場合、リジューム処理が完了したかどうか、あるい
は、電圧が供給されてから所定時間が経過したかどうか
が電源コントローラ５０で判定される。リジューム処理
が完了した後、あるいは、所定時間が経過した後、各コ
ンポーネントに対する電圧の供給を禁止するために電源
コントローら５０によってスイッチ７０がオフされる。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器における電源
制御装置に関する。
制御装置に関する。
【０００２】
【従来の技術】ラップトップタイプのパーソナルコンピ
ュータ、ワードプロセッサ等の多くの電子機器は、ＡＣ
アダプタ、充電可能な内蔵電池、あるいはその両方を用
いて動作している。
ュータ、ワードプロセッサ等の多くの電子機器は、ＡＣ
アダプタ、充電可能な内蔵電池、あるいはその両方を用
いて動作している。
【０００３】ところで、リジューム機能を有するパーソ
ナルコンピュータのような電子機器では、電源がオンさ
れた場合、すなわち、各コンポーネントに電圧が供給さ
れた場合、電源がオフされる直前のシステムの状態を復
元するためのデータ復元処理、すなわち、リジューム処
理が行われる。
ナルコンピュータのような電子機器では、電源がオンさ
れた場合、すなわち、各コンポーネントに電圧が供給さ
れた場合、電源がオフされる直前のシステムの状態を復
元するためのデータ復元処理、すなわち、リジューム処
理が行われる。
【０００４】
【発明が解決しようとする課題】しかし、このリジュー
ム処理中に、電源がオフされた場合、すなわち、各コン
ポーネントに対する電圧の供給を停止した場合、復元中
のデ−タ群の一部が破壊されてしまうことがある。従っ
て、再び電源がオンされ、リジューム処理が実行されて
も、一部が壊れたままのデータ群しか復元することがで
きない。さらに、例えば、最近開発されたインテル社製
の８０３８６ＳＬ ＣＰＵを有するパーソナルコンピュ
ータにおいては、リジューム処理中に電源がオフされた
場合、このＣＰＵが暴走してしまうことがある。
ム処理中に、電源がオフされた場合、すなわち、各コン
ポーネントに対する電圧の供給を停止した場合、復元中
のデ−タ群の一部が破壊されてしまうことがある。従っ
て、再び電源がオンされ、リジューム処理が実行されて
も、一部が壊れたままのデータ群しか復元することがで
きない。さらに、例えば、最近開発されたインテル社製
の８０３８６ＳＬ ＣＰＵを有するパーソナルコンピュ
ータにおいては、リジューム処理中に電源がオフされた
場合、このＣＰＵが暴走してしまうことがある。
【０００５】以上のことから、本発明の目的はリジュー
ム処理中に電源がオフされた場合においても、電子機器
が正常な動作を行うための電源制御装置を提供すること
である。
ム処理中に電源がオフされた場合においても、電子機器
が正常な動作を行うための電源制御装置を提供すること
である。
【０００６】
【課題を解決するための手段】本発明の電源制御装置
は、複数のコンポーネントと、電源スイッチと、各コン
ポーネントに電圧を供給する供給手段と、前記電源スイ
ッチのスイッチング状態をモニタし、前記電源スイッチ
のスイッチング状態により前記供給手段を制御する制御
手段とを有し、前記各コンポーネントに対する電圧の供
給が禁止されている場合、前記制御手段は、電圧の供給
を禁止した時から所定時間を経過するまで各コンポーネ
ントに対する電圧の供給を禁止し続けるように前記供給
手段を制御することを特徴とする。
は、複数のコンポーネントと、電源スイッチと、各コン
ポーネントに電圧を供給する供給手段と、前記電源スイ
ッチのスイッチング状態をモニタし、前記電源スイッチ
のスイッチング状態により前記供給手段を制御する制御
手段とを有し、前記各コンポーネントに対する電圧の供
給が禁止されている場合、前記制御手段は、電圧の供給
を禁止した時から所定時間を経過するまで各コンポーネ
ントに対する電圧の供給を禁止し続けるように前記供給
手段を制御することを特徴とする。
【０００７】また、本発明の電源制御装置は、複数のコ
ンポーネントと、電源スイッチと、各コンポーネントに
電圧を供給する供給手段と、前記電源スイッチのスイッ
チング状態をモニタし、前記電源スイッチのスイッチン
グ状態により前記供給手段を制御する制御手段とを有
し、前記制御手段は、前記各コンポーネントに対して電
圧が供給されている場合、所定の処理が完了するまで各
コンポーネントに対して電圧を供給し続けるように前記
供給手段を制御することを特徴とする。
ンポーネントと、電源スイッチと、各コンポーネントに
電圧を供給する供給手段と、前記電源スイッチのスイッ
チング状態をモニタし、前記電源スイッチのスイッチン
グ状態により前記供給手段を制御する制御手段とを有
し、前記制御手段は、前記各コンポーネントに対して電
圧が供給されている場合、所定の処理が完了するまで各
コンポーネントに対して電圧を供給し続けるように前記
供給手段を制御することを特徴とする。
【０００８】
【作用】以上のような構成により、リジューム処理中に
電源スイッチがオフされた場合においても、電源はすぐ
にオフされないので、復元中のデータが破壊されること
や所定のＣＰＵが暴走することを防ぐことができる。
電源スイッチがオフされた場合においても、電源はすぐ
にオフされないので、復元中のデータが破壊されること
や所定のＣＰＵが暴走することを防ぐことができる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図２は、本発明実施例で用いられるコンピ
ュータシステムの構成を示すブロック図である。図２に
示すように、本コンピュータシステムは、システムバス
１０、本システム全体を制御するメインＣＰＵ（centra
l processing unit ）１１、本システムに固有の制御プ
ログラム等を記憶するＲＯＭ（read only memory）１
２、ＲＡＭ（random access memory）１３、ダイレクト
メモリアクセス制御を行うダイレクトメモリアクセスコ
ントローラ（ＤＭＡＣ）１４、プログラムにより設定可
能なプログラマブル割込みコントローラ（ＰＩＣ）１
５、プログラムにより設定可能なプログラマブルインタ
ーバルタイマ（ＰＩＴ）１６、駆動バッテリ１７ａを有
するタイマモジュールとしてのリアルタイムクロック
（ＲＴＣ）１７、専用のカードスロットに接続可能な大
容量の増設用ＲＡＭ１８、およびリジューム機能を実現
するためにバックアップ用データ等を記憶するバックア
ップＲＡＭ１９を有している。
ュータシステムの構成を示すブロック図である。図２に
示すように、本コンピュータシステムは、システムバス
１０、本システム全体を制御するメインＣＰＵ（centra
l processing unit ）１１、本システムに固有の制御プ
ログラム等を記憶するＲＯＭ（read only memory）１
２、ＲＡＭ（random access memory）１３、ダイレクト
メモリアクセス制御を行うダイレクトメモリアクセスコ
ントローラ（ＤＭＡＣ）１４、プログラムにより設定可
能なプログラマブル割込みコントローラ（ＰＩＣ）１
５、プログラムにより設定可能なプログラマブルインタ
ーバルタイマ（ＰＩＴ）１６、駆動バッテリ１７ａを有
するタイマモジュールとしてのリアルタイムクロック
（ＲＴＣ）１７、専用のカードスロットに接続可能な大
容量の増設用ＲＡＭ１８、およびリジューム機能を実現
するためにバックアップ用データ等を記憶するバックア
ップＲＡＭ１９を有している。
【００１１】また、本コンピュータシステムは、フロッ
ピィディスクコントローラ（ＦＤＣ）２０を有する。フ
ロッピィディスクドライブ（ＦＤＤ）３２および３３
は、フロッピィディスクコントローラ２０に接続され、
このフロッピィディスクコントローラ２０によって制御
される。
ピィディスクコントローラ（ＦＤＣ）２０を有する。フ
ロッピィディスクドライブ（ＦＤＤ）３２および３３
は、フロッピィディスクコントローラ２０に接続され、
このフロッピィディスクコントローラ２０によって制御
される。
【００１２】さらに、本コンピュータシステムは、プリ
ンタコントローラ（ＰＲＴーＣＯＮＴ）２１、入出力イ
ンターフェースとしてのユニバーサル非同期受信／送信
器（universal asynchronous receiver/transmitter 、
ＵＡＲＴ）２２、キーボードコントローラ（ＫＢＣ）２
３、ディスプレイコントローラ（ＤＩＳＰーＣＯＮＴ）
２４、ビデオＲＡＭ（ＶＲＡＭ）２５、電源インターフ
ェース（ＰＳーＩＦ）２８、ＡＣアダプタ２９、電源コ
ントローラ（ＰＣーＣＰＵ）５０を有する電源回路３
０、キーボード３６、ＬＣＤ（liquid crystal displa
y）３７、拡張バスコネクタ（ＥＢＣ）４０、ハードデ
イスクドライブインターフェース４１、ハードディスク
ドライブ４２、電源スイッチ４５、およびバッテリ４８
を有する。
ンタコントローラ（ＰＲＴーＣＯＮＴ）２１、入出力イ
ンターフェースとしてのユニバーサル非同期受信／送信
器（universal asynchronous receiver/transmitter 、
ＵＡＲＴ）２２、キーボードコントローラ（ＫＢＣ）２
３、ディスプレイコントローラ（ＤＩＳＰーＣＯＮＴ）
２４、ビデオＲＡＭ（ＶＲＡＭ）２５、電源インターフ
ェース（ＰＳーＩＦ）２８、ＡＣアダプタ２９、電源コ
ントローラ（ＰＣーＣＰＵ）５０を有する電源回路３
０、キーボード３６、ＬＣＤ（liquid crystal displa
y）３７、拡張バスコネクタ（ＥＢＣ）４０、ハードデ
イスクドライブインターフェース４１、ハードディスク
ドライブ４２、電源スイッチ４５、およびバッテリ４８
を有する。
【００１３】プリンタコントローラ２１には、プリンタ
３４等が選択的に接続される。ユニバーサル非同期受信
／送信器２２には、必要に応じて、ＲＳ２３２Ｃインタ
ーフェース機器３５が接続される。キーボードコントロ
ーラ２３はキーボード３６からのキー入力を制御する。
３４等が選択的に接続される。ユニバーサル非同期受信
／送信器２２には、必要に応じて、ＲＳ２３２Ｃインタ
ーフェース機器３５が接続される。キーボードコントロ
ーラ２３はキーボード３６からのキー入力を制御する。
【００１４】表示コントローラ２４は、本コンピュータ
本体にスイング可能に取付けられているＬＣＤ３７、あ
るいは選択的に接続されるＣＲＴ（cathode ray tube）
ディスプレイ３８を制御する。
本体にスイング可能に取付けられているＬＣＤ３７、あ
るいは選択的に接続されるＣＲＴ（cathode ray tube）
ディスプレイ３８を制御する。
【００１５】電源インターフェース２８は、電源回路３
０の電源コントローラ５０との間でシリアルデータ伝送
を行う。
０の電源コントローラ５０との間でシリアルデータ伝送
を行う。
【００１６】ＡＣアダプタ２９は、本コンピュータシス
テムに接続可能である。なお、ＡＣアダプタ２９は外部
電源（図示しない）に接続され、外部電源からのＡＣ電
圧を整流／平滑し、ＤＣ電圧を出力する。本コンピュー
タシステムを駆動するために、ＡＣアダプタ２９が本コ
ンピュータシステムに接続されている場合、ＡＣアダプ
タ２９から電源回路３０を介して本コンピュータシステ
ムの各コンポーネントに電圧が供給される。
テムに接続可能である。なお、ＡＣアダプタ２９は外部
電源（図示しない）に接続され、外部電源からのＡＣ電
圧を整流／平滑し、ＤＣ電圧を出力する。本コンピュー
タシステムを駆動するために、ＡＣアダプタ２９が本コ
ンピュータシステムに接続されている場合、ＡＣアダプ
タ２９から電源回路３０を介して本コンピュータシステ
ムの各コンポーネントに電圧が供給される。
【００１７】ＲＡＭ１３、１８、バックアップＲＡＭ１
９、ＶＲＡＭ２５には、バックアップ電圧ＶBKが供給さ
れる。
９、ＶＲＡＭ２５には、バックアップ電圧ＶBKが供給さ
れる。
【００１８】拡張バスコネクタ４０はシステムの機能拡
張のために用いられる。例えば、拡張バスコネクタ４０
には、外付けハードディスクドライブが選択的に接続さ
れる。あるいは、各種コンポーネント、例えば、キーボ
ード、ＣＲＴディスプレイ、メモリ、本体接続部等を有
する拡張ユニット（図示しない）を拡張コネクタ４０に
選択的に接続することもできる。
張のために用いられる。例えば、拡張バスコネクタ４０
には、外付けハードディスクドライブが選択的に接続さ
れる。あるいは、各種コンポーネント、例えば、キーボ
ード、ＣＲＴディスプレイ、メモリ、本体接続部等を有
する拡張ユニット（図示しない）を拡張コネクタ４０に
選択的に接続することもできる。
【００１９】電源スイッチ４５は、本コンピュータシス
テムの起動のために用いられ、モーメンタリスイッチに
よって構成される。従って、ＤＣ電圧が電源回路３０か
ら各コンポーネントに供給されていない時、すなわち、
電源がオフされている時にスイッチ４５が押された場
合、電源がオンされる。また、ＤＣ電圧が電源回路３０
から各コンポーネントに供給され、システムが動作して
いる時、すなわち、電源がオンされている時にスイッチ
４５が押された場合、電源がオフされる。
テムの起動のために用いられ、モーメンタリスイッチに
よって構成される。従って、ＤＣ電圧が電源回路３０か
ら各コンポーネントに供給されていない時、すなわち、
電源がオフされている時にスイッチ４５が押された場
合、電源がオンされる。また、ＤＣ電圧が電源回路３０
から各コンポーネントに供給され、システムが動作して
いる時、すなわち、電源がオンされている時にスイッチ
４５が押された場合、電源がオフされる。
【００２０】バッテリ４８は、充電が可能であり、本コ
ンピュータシステムに内蔵できる。ＡＣアダプタ２９が
本コンピュータシステムに接続されておらず、バッテリ
４８が本コンピュータシステムに内蔵されている場合、
本コンピュータシステムを駆動するために、バッテリ４
８から電源回路３０を介して本コンピュータシステムの
各コンポーネントにＤＣ電圧が供給される。なお、バッ
テリ４８として、例えば、ニッケル水素バッテリが用い
られる。
ンピュータシステムに内蔵できる。ＡＣアダプタ２９が
本コンピュータシステムに接続されておらず、バッテリ
４８が本コンピュータシステムに内蔵されている場合、
本コンピュータシステムを駆動するために、バッテリ４
８から電源回路３０を介して本コンピュータシステムの
各コンポーネントにＤＣ電圧が供給される。なお、バッ
テリ４８として、例えば、ニッケル水素バッテリが用い
られる。
【００２１】ここで、電源回路３０について説明する。
図１は本発明実施例の電源回路の構成を示すブロック図
である。図１において、電源回路３０は、電源コントロ
ーラ５０、ＤＣ／ＤＣコンバータ６０、電圧検出器６
１、６２、抵抗６５、６６、およびＦＥＴスイッチ７
０、７１、７２、７３によって構成される。
図１は本発明実施例の電源回路の構成を示すブロック図
である。図１において、電源回路３０は、電源コントロ
ーラ５０、ＤＣ／ＤＣコンバータ６０、電圧検出器６
１、６２、抵抗６５、６６、およびＦＥＴスイッチ７
０、７１、７２、７３によって構成される。
【００２２】ＡＣアダプタ２９は、定電圧出力端２９
ａ、制御信号入力端２９ｂ、および定電流出力端２９ｃ
を有する。定電圧出力端２９ａ、定電流出力端２９ｃか
らは、１８Ｖの定電圧、２．２Ａの定電流がそれぞれ出
力される。また、制御信号入力端２９ｂには、電源コン
トローラ５０からの制御信号が入力される。この制御信
号によって、定電圧あるいは定電流がＡＣアダプタ２９
から出力される。
ａ、制御信号入力端２９ｂ、および定電流出力端２９ｃ
を有する。定電圧出力端２９ａ、定電流出力端２９ｃか
らは、１８Ｖの定電圧、２．２Ａの定電流がそれぞれ出
力される。また、制御信号入力端２９ｂには、電源コン
トローラ５０からの制御信号が入力される。この制御信
号によって、定電圧あるいは定電流がＡＣアダプタ２９
から出力される。
【００２３】ＤＣ／ＤＣコンバータ６０は、ＡＣアダプ
タ２９あるいはバッテリ４８の一方からのＤＣ電圧を基
にして所定レベルのＤＣ電圧を生成し、生成した所定レ
ベルのＤＣ電圧を各コンポーネントに供給する。実際に
は、ＡＣアダプタ２９あるいはバッテリ４８からのＤＣ
電圧は＋１８Ｖであり、このＤＣ電圧を基にして、＋５
Ｖ、＋１２Ｖ、−９ＶのＤＣ電圧がそれぞれ所定のコン
ポーネントに供給される。
タ２９あるいはバッテリ４８の一方からのＤＣ電圧を基
にして所定レベルのＤＣ電圧を生成し、生成した所定レ
ベルのＤＣ電圧を各コンポーネントに供給する。実際に
は、ＡＣアダプタ２９あるいはバッテリ４８からのＤＣ
電圧は＋１８Ｖであり、このＤＣ電圧を基にして、＋５
Ｖ、＋１２Ｖ、−９ＶのＤＣ電圧がそれぞれ所定のコン
ポーネントに供給される。
【００２４】電圧検出器６１は、ＡＣアダプタ２９のア
ダプタ電圧、すなわち、定電圧出力端２９ａから出力さ
れる定電圧を検出する。また、電圧検出器６２は、バッ
テリ４８のバッテリ電圧を検出する。検出されたこれら
の電圧を基にして、ＡＣアダプタ２９、バッテリ４８が
本コンピュータシステムに接続されているかどうかが判
定される。
ダプタ電圧、すなわち、定電圧出力端２９ａから出力さ
れる定電圧を検出する。また、電圧検出器６２は、バッ
テリ４８のバッテリ電圧を検出する。検出されたこれら
の電圧を基にして、ＡＣアダプタ２９、バッテリ４８が
本コンピュータシステムに接続されているかどうかが判
定される。
【００２５】ＦＥＴスイッチ７０は、ＡＣアダプタ２９
あるいはバッテリ４８からＤＣ／ＤＣコンバータ６０に
対して、ＤＣ電圧を供給するためにあるいはＤＣ電圧の
供給を禁止するために用いられる。すなわち、ＦＥＴス
イッチ７０がオンされている場合、ＤＣ／ＤＣコンバー
タ６０にＤＣ電圧が供給される。従って、ＤＣ／ＤＣコ
ンバータ６０から各コンポーメントに前述したような所
定レベルの電圧が供給されることになる。
あるいはバッテリ４８からＤＣ／ＤＣコンバータ６０に
対して、ＤＣ電圧を供給するためにあるいはＤＣ電圧の
供給を禁止するために用いられる。すなわち、ＦＥＴス
イッチ７０がオンされている場合、ＤＣ／ＤＣコンバー
タ６０にＤＣ電圧が供給される。従って、ＤＣ／ＤＣコ
ンバータ６０から各コンポーメントに前述したような所
定レベルの電圧が供給されることになる。
【００２６】ＦＥＴスイッチ７１は、バッテリ４８から
ＦＥＴスイッチ７０を介してＤＣ／ＤＣコンバ−タ６０
にＤＣ電圧を供給するために用いられる。従って、ＦＥ
Ｔスイッチ７１がオンされた場合、バッテリ４８からＤ
Ｃ／ＤＣコンバータ６０に電圧の供給が可能となる。
ＦＥＴスイッチ７０を介してＤＣ／ＤＣコンバ−タ６０
にＤＣ電圧を供給するために用いられる。従って、ＦＥ
Ｔスイッチ７１がオンされた場合、バッテリ４８からＤ
Ｃ／ＤＣコンバータ６０に電圧の供給が可能となる。
【００２７】ＦＥＴスイッチ７２は、ＡＣアダプタ２９
の定電流出力端２９ｃからバッテリ４８に定電流を供給
するために用いられる。従って、ＦＥＴスイッチ７２が
オンされた場合、急速充電を行うために定電流がバッテ
リ４８に供給される。
の定電流出力端２９ｃからバッテリ４８に定電流を供給
するために用いられる。従って、ＦＥＴスイッチ７２が
オンされた場合、急速充電を行うために定電流がバッテ
リ４８に供給される。
【００２８】ＦＥＴスイッチ７３は、ＡＣアダプタ２９
の定電圧出力端２９ａからバッテリ４８に定電圧を供給
するために用いられる。従って、ＦＥＴスイッチ７３が
オンされた場合、トリクル充電を行うために定電圧が抵
抗６６を介してバッテリ４８に供給される。
の定電圧出力端２９ａからバッテリ４８に定電圧を供給
するために用いられる。従って、ＦＥＴスイッチ７３が
オンされた場合、トリクル充電を行うために定電圧が抵
抗６６を介してバッテリ４８に供給される。
【００２９】なお、充電可能なバッテリに対してＡＣア
ダプタによって充電が行われた場合、バッテリがフル充
電状態になった後においても、充電電流よりも少ない電
流で常時充電が行われるが、これをトリクル充電とい
う。
ダプタによって充電が行われた場合、バッテリがフル充
電状態になった後においても、充電電流よりも少ない電
流で常時充電が行われるが、これをトリクル充電とい
う。
【００３０】抵抗６５は、大電流がバッテリ４８に供給
されないための電流制限抵抗として用いられ、通常、高
抵抗値を有する。
されないための電流制限抵抗として用いられ、通常、高
抵抗値を有する。
【００３１】抵抗６６は、トリクル充電を行うために用
いられ、通常、低抵抗値、例えば、数１０オーム程度を
有する。
いられ、通常、低抵抗値、例えば、数１０オーム程度を
有する。
【００３２】電源コントローラ５０は、ＣＰＵ５１、Ｒ
ＡＭ５２、ＲＯＭ５３、タイマ５４、出力ポート５５、
Ａ／Ｄコンバータ５６、および入力ポート５７を有す
る。
ＡＭ５２、ＲＯＭ５３、タイマ５４、出力ポート５５、
Ａ／Ｄコンバータ５６、および入力ポート５７を有す
る。
【００３３】ＣＰＵ５１は、１チップで構成され、各コ
ンポーネントに対する電圧供給制御、およびバッテリ４
８に対する急速充電／トリクル充電制御を行う。
ンポーネントに対する電圧供給制御、およびバッテリ４
８に対する急速充電／トリクル充電制御を行う。
【００３４】ＲＯＭ５３は、電圧供給制御、急速充電／
トリクル充電制御を行うために用いられる制御プログラ
ム等を記憶する。
トリクル充電制御を行うために用いられる制御プログラ
ム等を記憶する。
【００３５】ＲＡＭ５２は、ＣＰＵ５１の主メモリとし
て用いられる。このＲＡＭ５２には、電圧供給制御、急
速充電／トリクル充電制御で用いられる種々のフラグ、
カウンタ等としてのメモリ領域が割当てられる。
て用いられる。このＲＡＭ５２には、電圧供給制御、急
速充電／トリクル充電制御で用いられる種々のフラグ、
カウンタ等としてのメモリ領域が割当てられる。
【００３６】タイマ５４は、所定の周期でタイマ値をＣ
ＰＵ５１に出力する。
ＰＵ５１に出力する。
【００３７】出力ポート５５は、ＡＣアダプタ２９の制
御信号入力端２９ｂ、ＦＥＴスイッチ７０、７１、７
２、７３に制御信号を出力し、また、電源インターフェ
ース２８にデータを出力する。ＡＣアダプタ２９の制御
信号入力端２９ｂに入力される制御信号に応じて、ＡＣ
アダプタ２９から定電流あるいは定電圧が出力される。
また、ＦＥＴスイッチ７０、７１、７２、７３にそれぞ
れ出力される制御信号に応じて、各ＦＥＴスイッチがオ
ン／オフされる。
御信号入力端２９ｂ、ＦＥＴスイッチ７０、７１、７
２、７３に制御信号を出力し、また、電源インターフェ
ース２８にデータを出力する。ＡＣアダプタ２９の制御
信号入力端２９ｂに入力される制御信号に応じて、ＡＣ
アダプタ２９から定電流あるいは定電圧が出力される。
また、ＦＥＴスイッチ７０、７１、７２、７３にそれぞ
れ出力される制御信号に応じて、各ＦＥＴスイッチがオ
ン／オフされる。
【００３８】Ａ／Ｄコンバータ５６は、電圧検出器６
１、６２からそれぞれ出力されるアナログ電圧をデジタ
ル電圧に変換する。
１、６２からそれぞれ出力されるアナログ電圧をデジタ
ル電圧に変換する。
【００３９】入力ポート５７は、電源スイッチ４５が押
されたかどうかを示す信号を受信する。図２からわかる
ように、電源スイッチ４５が押されない場合、入力ポー
ト５７に入力される電圧レベルはＶccである。しかし、
前述したように、電源スイッチ４５はモーメンタリスイ
ッチであるので、電源スイッチ４５が押される毎に、入
力ポート５７に入力される電圧レベルは所定時間内にわ
たって０になる。従って、この電圧レベルの変化を検出
することによって電源スイッチ４５が押されたかどうか
がわかる。
されたかどうかを示す信号を受信する。図２からわかる
ように、電源スイッチ４５が押されない場合、入力ポー
ト５７に入力される電圧レベルはＶccである。しかし、
前述したように、電源スイッチ４５はモーメンタリスイ
ッチであるので、電源スイッチ４５が押される毎に、入
力ポート５７に入力される電圧レベルは所定時間内にわ
たって０になる。従って、この電圧レベルの変化を検出
することによって電源スイッチ４５が押されたかどうか
がわかる。
【００４０】次に、リジューム処理が実行可能な場合に
おいて、電源スイッチ４５のスイッチング状態による電
源回路３０から各コンポーネントに供給される電圧の制
御について、図３、図４、および図５に示すフローチャ
ートに従って説明する。なお、図３は本発明実施例にお
いてリジューム処理が実行可能なメインＣＰＵ１１にお
ける動作を示すフローチャート、図４および図５は本発
明実施例の電源コントローラ５０内のＣＰＵ５１におけ
る電圧供給制御フローチャートである。
おいて、電源スイッチ４５のスイッチング状態による電
源回路３０から各コンポーネントに供給される電圧の制
御について、図３、図４、および図５に示すフローチャ
ートに従って説明する。なお、図３は本発明実施例にお
いてリジューム処理が実行可能なメインＣＰＵ１１にお
ける動作を示すフローチャート、図４および図５は本発
明実施例の電源コントローラ５０内のＣＰＵ５１におけ
る電圧供給制御フローチャートである。
【００４１】メインＣＰＵ１１は、電源回路３０からの
電圧の供給により、ＲＯＭ１２に記憶されているリジュ
ーム機能を有する制御プログラムを実行する。
電圧の供給により、ＲＯＭ１２に記憶されているリジュ
ーム機能を有する制御プログラムを実行する。
【００４２】図３において、ステップＢ１では、リジュ
ームフラグがセットされているかどうかが判定される。
このリジュームフラグは、例えば、ＲＡＭ１３内の所定
のメモリ領域に割当てられ、リジューム処理が必要かど
うかを示すフラグとして用いられる。従って、リジュー
ムフラグがセットされている場合、バックアップＲＡＭ
１９には、復元用のバックアップデータが記憶されてい
ることになる。
ームフラグがセットされているかどうかが判定される。
このリジュームフラグは、例えば、ＲＡＭ１３内の所定
のメモリ領域に割当てられ、リジューム処理が必要かど
うかを示すフラグとして用いられる。従って、リジュー
ムフラグがセットされている場合、バックアップＲＡＭ
１９には、復元用のバックアップデータが記憶されてい
ることになる。
【００４３】ステップＢ１において、リジュームフラグ
がセットされていない場合、通常の初期化処理が実行さ
れ（ステップＢ２）、初期化処理が完了したことを示す
スイッチ有効コマンドが電源インターフェース２８に出
力される（ステップＢ３）。その後、オペレーティング
システム（ＯＳ）が起動する。これにより、本コンピュ
ータシステムは、種々のアプリケーション処理の実行が
可能な状態となる。
がセットされていない場合、通常の初期化処理が実行さ
れ（ステップＢ２）、初期化処理が完了したことを示す
スイッチ有効コマンドが電源インターフェース２８に出
力される（ステップＢ３）。その後、オペレーティング
システム（ＯＳ）が起動する。これにより、本コンピュ
ータシステムは、種々のアプリケーション処理の実行が
可能な状態となる。
【００４４】ステップＢ１において、リジュームフラグ
がセットされている場合、ステップＢ４では、リジュー
ム処理が実行される。すなわち、バックアップＲＡＭ１
９からバックアップデータが読出される。ステップＢ５
では、リジューム処理が完了したことを示すスイッチ有
効コマンドが電源インターフェース２８に出力される。
これにより、電源オフ直前のシステム状態が復元される
ことになる。
がセットされている場合、ステップＢ４では、リジュー
ム処理が実行される。すなわち、バックアップＲＡＭ１
９からバックアップデータが読出される。ステップＢ５
では、リジューム処理が完了したことを示すスイッチ有
効コマンドが電源インターフェース２８に出力される。
これにより、電源オフ直前のシステム状態が復元される
ことになる。
【００４５】一方、電源コントローラ５０のＣＰＵ５１
は、ＲＯＭ５３に記憶されている電源供給制御プログラ
ムを実行する。この電圧供給制御には、リジューム処理
中に電源スイッチ４５が押された場合、すなわち、リジ
ューム処理中に電源オフの要求があった場合における制
御が含まれている。
は、ＲＯＭ５３に記憶されている電源供給制御プログラ
ムを実行する。この電圧供給制御には、リジューム処理
中に電源スイッチ４５が押された場合、すなわち、リジ
ューム処理中に電源オフの要求があった場合における制
御が含まれている。
【００４６】この電圧供給制御では、ＲＡＭ５２にフラ
グとして割当てられているメモリ領域の内容が参照され
る。なお、スイッチ無効フラグは、電源スイッチ４５が
押されたことを無視するかどうかを示すフラグである。
ＦＥＴスイッチ７０がオンされた場合、スイッチ無効フ
ラグは１にセットされる。この状態で電源スイッチ４５
が押されても、ＦＥＴスイッチ７０はオン／オフされな
い。すなわち、現在の電圧供給状態が維持される。一
方、スイッチ有効コマンドがＣＰＵ１１から電源インタ
ーフェース２８を介して入力ポート５７で受信された場
合、あるいはタイマ５４のタイマ値が設定された時間
（例えば、２０秒）に対応するタイマ値よりも大きい場
合、スイッチ無効フラグは０にセットされる。従って、
この状態で電源スイッチ４５が押された場合、ＦＥＴス
イッチ７０がオン／オフされる。
グとして割当てられているメモリ領域の内容が参照され
る。なお、スイッチ無効フラグは、電源スイッチ４５が
押されたことを無視するかどうかを示すフラグである。
ＦＥＴスイッチ７０がオンされた場合、スイッチ無効フ
ラグは１にセットされる。この状態で電源スイッチ４５
が押されても、ＦＥＴスイッチ７０はオン／オフされな
い。すなわち、現在の電圧供給状態が維持される。一
方、スイッチ有効コマンドがＣＰＵ１１から電源インタ
ーフェース２８を介して入力ポート５７で受信された場
合、あるいはタイマ５４のタイマ値が設定された時間
（例えば、２０秒）に対応するタイマ値よりも大きい場
合、スイッチ無効フラグは０にセットされる。従って、
この状態で電源スイッチ４５が押された場合、ＦＥＴス
イッチ７０がオン／オフされる。
【００４７】スイッチオンフラグは電源スイッチ４５が
押されたかどうかを示すフラグである。スイッチ無効フ
ラグが０にセットされている状態で電源スイッチ４５が
押された場合、スイッチオンフラグは１にセットされ
る。従って、ＦＥＴスイッチ７０がオン／オフされる。
一方、ＦＥＴスイッチ７０がオンまたはオフされた場
合、スイッチオンフラグは０にセットされる。
押されたかどうかを示すフラグである。スイッチ無効フ
ラグが０にセットされている状態で電源スイッチ４５が
押された場合、スイッチオンフラグは１にセットされ
る。従って、ＦＥＴスイッチ７０がオン／オフされる。
一方、ＦＥＴスイッチ７０がオンまたはオフされた場
合、スイッチオンフラグは０にセットされる。
【００４８】また、図４および図５において、ステップ
Ｃ１では、初期設定として、スイッチ無効フラグおよび
スイッチオンフラグが、それぞれ０にセットされる。
Ｃ１では、初期設定として、スイッチ無効フラグおよび
スイッチオンフラグが、それぞれ０にセットされる。
【００４９】ステップＣ２では、スイッチ無効フラグが
１であるかどうかが判定される。すなわち、電源スイッ
チ４５が押されたことに応じてＦＥＴスイッチ７０をオ
ン／オフすることが可能であるかどうかが判定される。
１であるかどうかが判定される。すなわち、電源スイッ
チ４５が押されたことに応じてＦＥＴスイッチ７０をオ
ン／オフすることが可能であるかどうかが判定される。
【００５０】ステップＣ２において、スイッチ無効フラ
グが０である場合、ステップＣ３では、電源スイッチ４
５が押されたかどうかが判定される。ステップＣ３にお
いて、電源スイッチ４５が押された場合、スイッチオン
フラグが１にセットされる（ステップＣ４）。なお、電
源コントローラ５０の初期状態、あるいはＦＥＴスイッ
チ７０がオフされている場合、スイッチ無効フラグは０
になっているので、ＦＥＴスイッチ７０がオフ状態で電
源スイッチ４５が押された場合、常に、スイッチオンフ
ラグは１にセットされる。
グが０である場合、ステップＣ３では、電源スイッチ４
５が押されたかどうかが判定される。ステップＣ３にお
いて、電源スイッチ４５が押された場合、スイッチオン
フラグが１にセットされる（ステップＣ４）。なお、電
源コントローラ５０の初期状態、あるいはＦＥＴスイッ
チ７０がオフされている場合、スイッチ無効フラグは０
になっているので、ＦＥＴスイッチ７０がオフ状態で電
源スイッチ４５が押された場合、常に、スイッチオンフ
ラグは１にセットされる。
【００５１】ステップＣ５では、ＦＥＴスイッチ７０が
オンされているかどうかが判定される。ステップＣ５に
おいて、ＦＥＴスイッチ７０がオンされている場合、ス
テップＣ６では、スイッチオンフラグが１にセットされ
ているかどうかが判定される。
オンされているかどうかが判定される。ステップＣ５に
おいて、ＦＥＴスイッチ７０がオンされている場合、ス
テップＣ６では、スイッチオンフラグが１にセットされ
ているかどうかが判定される。
【００５２】ステップＣ６において、スイッチオンフラ
グが１である場合、ＦＥＴスイッチ７０をオフするため
の制御信号が生成される（ステップＣ７）。生成された
制御信号は、出力ポート５５からＦＥＴスイッチ７０に
出力される。また、スイッチオンフラグが０にセットさ
れる（ステップＣ８）。
グが１である場合、ＦＥＴスイッチ７０をオフするため
の制御信号が生成される（ステップＣ７）。生成された
制御信号は、出力ポート５５からＦＥＴスイッチ７０に
出力される。また、スイッチオンフラグが０にセットさ
れる（ステップＣ８）。
【００５３】ステップＣ５において、ＦＥＴスイッチ７
０がオンされていない場合、ステップＣ９では、スイッ
チオンフラグが１にセットされているかどうかが判定さ
れる。ステップＣ９において、スイッチオンフラグが１
である場合、ＦＥＴスイッチ７０をオンするための制御
信号が生成される（ステップＣ１０）。生成された制御
信号は、出力ポート５５からＦＥＴスイッチ７０に出力
される。ステップＣ１１では、スイッチオンフラグが０
にセットされ、スイッチ無効フラグが１にセットされ
る。
０がオンされていない場合、ステップＣ９では、スイッ
チオンフラグが１にセットされているかどうかが判定さ
れる。ステップＣ９において、スイッチオンフラグが１
である場合、ＦＥＴスイッチ７０をオンするための制御
信号が生成される（ステップＣ１０）。生成された制御
信号は、出力ポート５５からＦＥＴスイッチ７０に出力
される。ステップＣ１１では、スイッチオンフラグが０
にセットされ、スイッチ無効フラグが１にセットされ
る。
【００５４】ステップＣ１２では、タイマ５４のタイマ
値がリセットされた後、タイマ５４をスタートさせるた
めの制御信号が生成される。
値がリセットされた後、タイマ５４をスタートさせるた
めの制御信号が生成される。
【００５５】ステップＣ１３では、スイッチ有効コマン
ドが入力ポート５７で受信されたかどうかが判定され
る。ステップＣ１３において、スイッチ有効コマンドが
入力ポート５７で受信された場合、スイッチ無効フラグ
が０にセットされる（ステップＣ１４）。
ドが入力ポート５７で受信されたかどうかが判定され
る。ステップＣ１３において、スイッチ有効コマンドが
入力ポート５７で受信された場合、スイッチ無効フラグ
が０にセットされる（ステップＣ１４）。
【００５６】ステップＣ１５では、タイマ５４のタイマ
値が、設定された時間（例えば、２０秒）に対応するタ
イマ値よりも大きいかどうかが判定される。ステップＣ
１５において、タイマ５４のタイマ値が２０秒に対応す
る設定タイマ値よりも大きい場合、スイッチ無効フラグ
が０にセットされる（ステップＣ１６）。
値が、設定された時間（例えば、２０秒）に対応するタ
イマ値よりも大きいかどうかが判定される。ステップＣ
１５において、タイマ５４のタイマ値が２０秒に対応す
る設定タイマ値よりも大きい場合、スイッチ無効フラグ
が０にセットされる（ステップＣ１６）。
【００５７】なお、ステップＣ１５およびＣ１６の処理
が設けられているのは次のような理由からである。すな
わち、もし、メインＣＰＵ１１が、ある障害によって電
源コントローラ５０のＣＰＵ５１にスイッチ有効コマン
ドを出力することができない場合、永久にＦＥＴスイッ
チ７０がオフされないことになるからである。
が設けられているのは次のような理由からである。すな
わち、もし、メインＣＰＵ１１が、ある障害によって電
源コントローラ５０のＣＰＵ５１にスイッチ有効コマン
ドを出力することができない場合、永久にＦＥＴスイッ
チ７０がオフされないことになるからである。
【００５８】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されることなく、本発明
の要旨の範囲内において種々の変形実施が可能である。
が、本発明は上記実施例に限定されることなく、本発明
の要旨の範囲内において種々の変形実施が可能である。
【００５９】
【発明の効果】以上のような処理を行うことにより、リ
ジューム処理中に電源スイッチがオフされた場合におい
ても、リジュームエラーが生じることなく、バックアッ
プデータを正常に復元することができる。
ジューム処理中に電源スイッチがオフされた場合におい
ても、リジュームエラーが生じることなく、バックアッ
プデータを正常に復元することができる。
【００６０】また、８０３８６ＳＬ ＣＰＵを用いたコ
ンピュータシステムにおいて、リジューム処理中に電源
スイッチがオフされた場合においても、このＣＰＵが暴
走してしまうことを防ぐことができる。
ンピュータシステムにおいて、リジューム処理中に電源
スイッチがオフされた場合においても、このＣＰＵが暴
走してしまうことを防ぐことができる。
【図１】本発明の実施例である電源回路の構成を示すブ
ロック図。
ロック図。
【図２】本発明実施例で用いられるコンピュータシステ
ムの構成を示すブロック図。
ムの構成を示すブロック図。
【図３】本発明実施例においてリジューム処理が実行可
能なメインＣＰＵにおける動作フローチャート。
能なメインＣＰＵにおける動作フローチャート。
【図４】本発明実施例の電源コントローラ内のＣＰＵに
おける電圧供給制御フローチャート。
おける電圧供給制御フローチャート。
【図５】本発明実施例の電源コントローラ内のＣＰＵに
おける電圧供給制御フローチャート。
おける電圧供給制御フローチャート。
２９…ＡＣアダプタ、４５…電源スイッチ、４８…バッ
テリ、５０…電源コントローラ、５１…ＣＰＵ、５２…
ＲＡＭ、５３…ＲＯＭ、５４…タイマ、５５…出力ポー
ト、５６…Ａ／Ｄコンバータ、５７…入力ポート、６０
…ＤＣ／ＤＣコンバータ、７０…ＦＥＴスイッチ。
テリ、５０…電源コントローラ、５１…ＣＰＵ、５２…
ＲＡＭ、５３…ＲＯＭ、５４…タイマ、５５…出力ポー
ト、５６…Ａ／Ｄコンバータ、５７…入力ポート、６０
…ＤＣ／ＤＣコンバータ、７０…ＦＥＴスイッチ。
Claims (2)
- 【請求項１】 複数のコンポーネントと、 電源スイッチと、 各コンポーネントに電圧を供給する供給手段と、 前記電源スイッチのスイッチング状態をモニタし、前記
電源スイッチのスイッチング状態により前記供給手段を
制御する制御手段とを有し、 前記各コンポーネントに対する電圧の供給が禁止されて
いる場合、前記制御手段は、電圧の供給を禁止した時か
ら所定時間を経過するまで各コンポーネントに対する電
圧の供給を禁止し続けるように前記供給手段を制御する
ことを特徴とする電源制御装置。 - 【請求項２】 複数のコンポーネントと、 電源スイッチと、 各コンポーネントに電圧を供給する供給手段と、 前記電源スイッチのスイッチング状態をモニタし、前記
電源スイッチのスイッチング状態により前記供給手段を
制御する制御手段とを有し、 前記制御手段は、前記各コンポーネントに対して電圧が
供給されている場合、所定の処理が完了するまで各コン
ポーネントに対して電圧を供給し続けるように前記供給
手段を制御することを特徴とする電源制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278693A JP2997584B2 (ja) | 1991-09-30 | 1991-09-30 | 電源制御装置 |
| EP91118086A EP0484745B1 (en) | 1990-11-07 | 1991-10-23 | Apparatus for controlling the power supply in a computer system |
| DE69130729T DE69130729D1 (de) | 1990-11-07 | 1991-10-23 | Gerät zur Rechnerstromversorgungssteuerung |
| US08/341,925 US5598567A (en) | 1990-11-07 | 1994-11-16 | Apparatus for controlling power supply in a computer system by introducing delays before activation and deactivation of power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278693A JP2997584B2 (ja) | 1991-09-30 | 1991-09-30 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0594237A true JPH0594237A (ja) | 1993-04-16 |
| JP2997584B2 JP2997584B2 (ja) | 2000-01-11 |
Family
ID=17600864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278693A Expired - Lifetime JP2997584B2 (ja) | 1990-11-07 | 1991-09-30 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2997584B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978922A (en) * | 1996-02-29 | 1999-11-02 | Kabushiki Kaisha Toshiba | Computer system having resume function |
| JP2006507856A (ja) * | 2002-07-23 | 2006-03-09 | ノボ・ノルデイスク・エー／エス | 時間表示手段を備えるデバイス |
| US7424627B2 (en) | 2003-05-22 | 2008-09-09 | Canon Kabushiki Kaisha | Storage device protection system, method for protecting hard disk thereof, medium for providing control program, and control program |
| US8837976B2 (en) | 2011-12-26 | 2014-09-16 | Oki Data Corporation | Sub power source-type electronic device and image forming apparatus |
| JP2019200591A (ja) * | 2018-05-16 | 2019-11-21 | キヤノン株式会社 | 情報処理装置及びその電源制御方法、並びにプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6460227A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Power-supply device |
| JP3037522U (ja) * | 1996-11-07 | 1997-05-20 | アンネル株式会社 | 羽毛布団 |
-
1991
- 1991-09-30 JP JP3278693A patent/JP2997584B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6460227A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Power-supply device |
| JP3037522U (ja) * | 1996-11-07 | 1997-05-20 | アンネル株式会社 | 羽毛布団 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978922A (en) * | 1996-02-29 | 1999-11-02 | Kabushiki Kaisha Toshiba | Computer system having resume function |
| JP2006507856A (ja) * | 2002-07-23 | 2006-03-09 | ノボ・ノルデイスク・エー／エス | 時間表示手段を備えるデバイス |
| US7424627B2 (en) | 2003-05-22 | 2008-09-09 | Canon Kabushiki Kaisha | Storage device protection system, method for protecting hard disk thereof, medium for providing control program, and control program |
| US8837976B2 (en) | 2011-12-26 | 2014-09-16 | Oki Data Corporation | Sub power source-type electronic device and image forming apparatus |
| JP2019200591A (ja) * | 2018-05-16 | 2019-11-21 | キヤノン株式会社 | 情報処理装置及びその電源制御方法、並びにプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2997584B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2998737B2 (ja) | 周辺機器用電源制御装置 | |
| JP3674855B2 (ja) | 電源制御装置および電源制御方法 | |
| US5428798A (en) | Computer system capable of connecting expansion unit | |
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| US5598567A (en) | Apparatus for controlling power supply in a computer system by introducing delays before activation and deactivation of power | |
| US5475271A (en) | Power source control system for electronic device and expansion unit connected thereto | |
| US6597074B2 (en) | Backup power-source module, backup power-source apparatus, and computer | |
| JP2004152304A (ja) | Ａｃ電源障害の場合にスタンバイ状態にあるパーソナルコンピュータの状態データを保持するためのシステムおよび方法 | |
| US5394527A (en) | Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability | |
| US5469565A (en) | Personal computer for disabling resume mode upon replacement of HDD | |
| US6272630B1 (en) | Method and device for reserving wake-up functions of computer system after power loss | |
| KR940006802B1 (ko) | 전원 제어방법 및 장치 | |
| EP1656604A1 (en) | Operational state preservation in the absence of ac power | |
| EP0430219A2 (en) | Method and system for controlling a resume process in a computer unit capable of connecting an expansion unit | |
| EP0481466A1 (en) | Computer system equipped with extended unit including power supply | |
| JP2997584B2 (ja) | 電源制御装置 | |
| JP2000083325A (ja) | バッテリー状態監視回路、バッテリー装置及び該バッテリー装置を搭載した電子機器 | |
| US6163847A (en) | Computer with automatic power cut-off function and control method therefor | |
| JPH10240367A (ja) | コンピュータシステムおよびそのサスペンド制御方法 | |
| EP0429781B1 (en) | Resume control system and method for executing resume processing while checking operation mode of CPU | |
| KR950004205B1 (ko) | 컴퓨터 시스템의 전원 제어 방법 및 장치 | |
| JP3164729B2 (ja) | バッテリー起動装置の電源管理機構 | |
| JPH06314211A (ja) | 節電機能を有する電子機器における診断方法 | |
| JPH11202963A (ja) | コンピュータ搭載装置 | |
| JPH05143469A (ja) | メモリバツクアツプ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |