JPH0595071U - 厚膜回路基板 - Google Patents
厚膜回路基板Info
- Publication number
- JPH0595071U JPH0595071U JP3590792U JP3590792U JPH0595071U JP H0595071 U JPH0595071 U JP H0595071U JP 3590792 U JP3590792 U JP 3590792U JP 3590792 U JP3590792 U JP 3590792U JP H0595071 U JPH0595071 U JP H0595071U
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- thick film
- circuit board
- wiring pattern
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】外部に露出する特性検出用電極パッドの耐湿信
頼性を向上させた厚膜回路基板を提供する。 【構成】セラミック絶縁基板1上に、所望回路を構成す
る厚膜配線パターン2及び出力電極パッド4、特性検出
用電極パッド5を形成した厚膜回路基板において、前記
特性検出用電極パッド5が、導体層5a上に化学的に不
活性な導体層5bに被着して構成されている。
頼性を向上させた厚膜回路基板を提供する。 【構成】セラミック絶縁基板1上に、所望回路を構成す
る厚膜配線パターン2及び出力電極パッド4、特性検出
用電極パッド5を形成した厚膜回路基板において、前記
特性検出用電極パッド5が、導体層5a上に化学的に不
活性な導体層5bに被着して構成されている。
Description
【0001】
本考案はセラミック絶縁基板に厚膜技法を用いて厚膜導体配線パターン、厚膜 抵抗体膜、各種電極パッドを形成した厚膜回路基板に関するものである。
【0002】
一般に電子機器に使用される混成集積回路等に用いられる厚膜回路基板には、 電気的、機械的強度及び熱伝導性の点からアルミナを主成分としたセラミック基 板が利用され、その表面に銀、銀−パラジウムなどの銀系厚膜導体、銅などの銅 系銀系厚膜導体を形成されていた。このような厚膜回路基板は、厚膜技法を用い て抵抗体膜を形成することができるという大きな特徴を有しており、固体抵抗器 を用いることに比べて、基板の小型化、薄型化が可能になる。
【0003】 ところが、所望回路が高密度化、高信頼性が要求されている分野に厚膜回路基 板を適用させようとすると、厚膜配線パターンの化学的活性度が大きな問題とな ってくる。高密度化された厚膜導体上に、湿気などが発生すると、配線パターン 間の短絡現象が発生する。特に、銀系厚膜導体で配線パターンを形成すると、銀 系材料は活性度が高いため、マイグレーョンが発生してしまい、パターン間の短 絡が発生する。
【0004】 この湿気を防止するために、配線パターンを形成した後に、ガラスなどの保護 膜を全面に形成することが行われていた。
【0005】 しかしながら、厚膜回路基板上に、抵抗体膜やその他の電子部品、例えば水晶 振動子などを搭載しなければならない場合には、抵抗体膜や、水晶振動子などの 特性を検出しながら、抵抗体膜をトリミングしたり、水晶振動子の振動電極の面 積調整をする必要があり、保護膜で覆われていない特性検出用装置の測定プロー ブと接続する特性検出用電極パッドを設けなくてはならなかった。
【0006】 一般に、抵抗体膜を有する厚膜回路基板の製造方法としては、セラミック基板 上に、銀系厚膜導体材料を用いて、配線パターン、特性検出用電極パッド、出力 電極パッド及び各種電子部品が搭載される電極パッドを印刷・乾燥し、次に、抵 抗体用厚膜導体材料を用いて、所定配線パターン間に抵抗体膜を印刷・乾燥し、 所定焼成条件で、セラミック基板上に、配線パターン、特性検出用電極パッド、 出力電極パッド、各種電子部品が搭載される電極パッドを焼きつけ、次に特性検 出用電極パッド及び出力電極パッドが露出するすように基板全面に保護膜を形成 していた。その後、特性検出用電極パッドに特性検出用装置の測定プローブを接 触させながら、抵抗体膜をレーザーなどによりトリミングして、抵抗体膜の抵抗 値などを所定値に調整していた。その後、各種電子部品を搭載用電極パッドに、 さらにリード端子を出力電極パッドに夫々半田接合していた。
【0007】
ここで、配線パターンは保護膜で被覆されており、また、搭載用電極パッド及 び出力電極パッドは半田接合の半田層によって被覆されているため、外部からの 湿気などによって、配線パターン、搭載用電極パッド、出力電極パッドに上述の ようなマイグレーションなどが発生することがないが、特性検出用電極パッドに 関しては、外部に露出することになり、たとえマイグレーションの発生がない銅 系厚膜導体材料であっても、湿気などにより耐湿信頼性が大きく低下してしまう 。
【0008】 本考案は上述の問題点に鑑みて案出されたものであり、その目的は、外部に露 出する特性検出用電極パッドの耐湿信頼性を向上させた厚膜回路基板を提供する ものである。
【0009】
本考案は、セラミック絶縁基板上に、所望回路を構成する厚膜配線パターン、 出力電極パッド及び特性検出用電極パッドを形成して成る厚膜回路基板において 、前記特性検出用電極パッドは、下地導体層と化学的に不活性な被覆導体層とで 形成されていることを特徴とする厚膜回路基板である。
【0010】
本考案では、厚膜回路基板で外部に露出してしまう特性検出用電極パッドが、 導体層上に化学的に不活性な導体層、例えば抵抗体膜と同一の酸化物又は珪化物 金属材料、又はメッキ層が被着して構成されているため、特性検出用電極パッド の下層となる導体層が湿気などによる化学的な変化、例えば腐蝕などが一切起こ ることがない。
【0011】 従って、厚膜回路基板の配線パターン、各種電極パッドを構成する導体層、導 体材料が外部から完全に遮断できるため、湿気による腐蝕などを防止でき、耐湿 信頼性の高い厚膜回路基板となる。
【0012】
以下、本考案を図面に基づいて詳説する。図1は本考案の厚膜回路基板の部分 平面図であり、図2は図1中のA−A線断面を示す。尚、説明上、厚膜回路基板 の電子部品搭載用電極パッドに搭載される電子部品、出力電極パッドに接合され るリード端子は省略する。
【0013】 図中、1はセラミック基板であり、2は配線パターンであり、3は電子部品搭 載用電極パッドであり、4は出力電極パッドであり、5は特性検出用電極パッド であり、6は抵抗体膜であり、7は保護膜である。
【0014】 セラミック基板1は、アルミナセラミックなどからなり、矩形状となっている 。
【0015】 配線パターン2は、銀、銀−パラジウムなどの銀系導体材料、銅などの銅系導 体材料からなり、セラミック基板1上に所望回路に応じて所定形状に形成されて いる。
【0016】 電子部品搭載用電極パッド3、出力電極パッド4、特性検出用電極パッド5は 、配線パターン2と同一材料からなり、配線パターン2と接続するように、形成 されている。
【0017】 抵抗体膜6は、酸化ルテニウム、硼化ランタン、珪化ランタンなどを導電性材 料を主成分として厚膜抵抗体ペーストを用いて、基板1上に形成される。尚、抵 抗体膜6の両端は、パターン2を介して特性検出用電極パッド5と接続されてい る。
【0018】 保護膜7は、硼珪酸ガラスなどのガラスから成り、各電子部品搭載用電極パッド 3、出力電極パッド4、特性検出用電極パッド5を露出するように基板1の略全 面に形成されている。尚、図1において、点線で示した。
【0019】 本考案の厚膜回路基板の特徴は、外部に露出する特性検出用電極パッド5が、 下地導体層5aと、化学的に不活性な被覆導体層5bとの多層構造となっている 。図1では、被覆導体層5bを一点鎖線で示した。
【0020】 尚、他の各電子部品搭載用電極パッド3は電子部品を搭載する際の半田接合に より、搭載用電極パッド3の表面は半田によって覆われ、また出力電極パッド4 は、リード端子と接合する際の半田接合により、出力電極パッド4の表面は半田 によって覆われることになる。
【0021】 これにより、電子部品が搭載され、リード端子が接合された厚膜回路基板にお いて、配線パターン2は保護膜7で覆われ、搭載用電極パッド3、出力電極パッ ド4は、半田によって覆われることになるので、外部からの湿気によって、配線 パターン2、搭載用電極パッド3、出力電極パッド4に、マイグレーションや腐 蝕などによる特性の変化を抑えることができる。また、特性検出用電極パッド5 も、表面が化学的に不活性な被覆導体層5bで覆われることになるのでマイグレ ーションや腐蝕などによる特性の変化を抑えることができ、結果として、高密度 の回路を形成しても、従来のように湿気による信頼性の低下が防止できる厚膜回 路基板となる。
【0022】 次に、本考案の厚膜回路基板の製造方法を説明する。
【0023】 先ず、所定形状のセラミック基板1を用意する。
【0024】 次に、セラミック基板1上に、所定回路に応じて、配線パターン2、搭載用電 極パッド3、出力電極パッド4、特性検出用電極パッド5の下地導体層5aを同 時に印刷形成する。具体的には、銀系厚膜導体ペーストや銅系厚膜導体ペースト をスクリーン印刷し乾燥する。ここで、銀系厚膜導体ペーストは、導体材料とし て銀粉末、銀−パラジウム粉末又は銀−白金粉末と、無機バインダーと、有機ビ ヒクルとを所定量混合してペーストとする。尚、銀系厚膜導体ペーストを用いた 際には、後述する焼きつけ工程において、酸化雰囲気で焼成することが望ましい 。
【0025】 また、銅系厚膜導体ペーストは、導体材料として銅粉末と、無機バインダーと 、有機ビヒクルとを所定量混合してペーストとする。尚、銅系厚膜導体ペースト を用いた際には、後述する焼きつけ工程において、中性、還元性雰囲気で焼成す ることが望ましい。
【0026】 次に、セラミック基板1の配線パターン2間に抵抗体膜6を印刷する。尚、こ の抵抗体膜6と同一材料を用いて、同一印刷工程で、特性検出用電極パッド5の 下地導体層5a上に被覆導体層5bを同時に印刷する。具体的には、厚膜抵抗体 ペーストをスクリーン印刷し乾燥する。ここで、厚膜抵抗体ペーストは、上述の 導体ペーストの材料によって、異なる材料を選択する必要がある。例えば導体ペ ーストによって、中性、酸化性雰囲気で焼きつける場合には、酸化性雰囲気でも 特性の変化がない酸化ルテニウムなどの金属酸化物粉末、無機バインダー、有機 ビヒクルを所定量混合してペーストとする。また、中性、還元性酸化性雰囲気で 焼きつける場合には、硼化ランタンなどの金属硼化物粉末や珪化タンタルなどの 金属珪化物粉末、無機バインダー、有機ビヒクルを所定量混合してペーストとす る。
【0027】 次に、セラミック基板1上に形成した配線パターン2、搭載用電極パッド3、 出力電極パッド4、特性検出用電極パッド5、抵抗体膜6の印刷導体を焼きつけ る。具体的には、配線パターン2などを銀系厚膜導体ペースト、抵抗体膜6を酸 化ルテニウムなどの金属酸化物粉末の抵抗体厚膜ペーストで形成した場合には、 大気雰囲気で、800〜900℃で一体的に焼きつける。また、配線パターン2 などを銅系厚膜導体ペースト、抵抗体膜6を金属硼化物粉末、金属珪化物粉末の 厚膜抵抗体ペーストで形成した場合には、還元性雰囲気で、800〜900℃で 一体的に焼きつける。
【0028】 尚、上述の工程で、先に配線パターン2などを印刷した後、抵抗体膜6を印刷 したが、その逆に形成しても構わない。また、焼きつけ工程は、配線パターン2 、抵抗体膜6を同時に焼きつけているが、先に配線パターン2などを焼きつけ、 その後、抵抗体膜6を焼きつけてもよいし、その逆に焼きつけても構わない。
【0029】 次に、配線パターン2を覆うように保護膜7を形成する。具体的には、保護膜 は、シリカガラスなどの主成分とした無機物絶縁ペーストを用いて、搭載用電極 パッド3、出力電極パッド4、特性検出用電極パッド5のみが露出するように印 刷して、約500℃で焼成して形成する。また、無機物絶縁ペーストの他に、エ ポキシ等の熱硬化性樹脂、紫外線硬化型樹脂などを用いて構わない。
【0030】 次に、抵抗体膜6の調整を行う。具体的には、保護膜7を介して、レーザーを 照射して、抵抗体膜6の幅を所定抵抗値となるように消失する。この時、抵抗体 膜6の両端に接続される特性検出用電極パッド5に測定用プローブを接触させな がら行う。
【0031】 次に、搭載用電極パッド3に、半導体素子、コンデンサなどの各種電子部品を 半田接合して、さらに出力電極パッド4にリード端子を保持して、半田接合する 。
【0032】 このようして形成された厚膜回路基板において、特性検出用電極パッド5のみ が外部に露出しており、その他、即ち配線パターン2は保護膜7で覆われ、搭載 用電極パッド3及び出力電極パッド4は半田によって覆われることになる。しか も、特性検出用電極パッド5の表面は、化学的に不活性な被覆導体層5bに覆わ れているため、外部からの湿気などに対して、マイグレーションや腐蝕などが発 生しにくいため、結果として、所望回路の配線パターン2を高密度に形成しても 、耐湿性に優れた厚膜回路基板となる。
【0033】 上述の実施例では、特性検出用電極パッド5の被覆導体層5bを、抵抗体6と 同一材料で形成したが、厚膜抵抗体ペーストから形成される抵抗体のシート抵抗 が10KΩ/□の材料を用いた場合、被覆導体層5bの膜厚が10μm程度であ れば、10mΩ程度の抵抗値の増加にしかならず、実用上問題にならない程度で ある。
【0034】 また、上述のように被覆導体層5bとして、厚膜抵抗体ペーストで形成する以 外に、メッキ層を形成してもよい。この時、特性検出用電極パッド5の下地導体 層5a上に、無電解メッキでNi層を約2μm形成し、さらに無電解メッキでA u層を約2μm形成しても構わない。
【0035】 何れにしても、厚膜抵抗体ペーストで形成した被覆導体層5b、メッキ層で形 成した被覆導体層5bは、湿気に対して変化のない不活性状態となるため、上述 したように、耐湿信頼性の向上に大きく寄与するものである。
【0036】 実験例1 5mm角のアルミナセラミック基板(京セラ製A476)の表面に、銅系厚膜 導体ペースト(デュポン社製DP9153)で配線パターン2及び0.5mm角 の4つの特性検出用電極パッド5を印刷、焼成した。その後、特性検出用電極パ ッド5の表面に厚膜抵抗体ペースト(デュポン社製DP6402)を印刷、焼成 した。その後、無機物絶縁ペースト(デュポン社製QP507)で特性検出用電 極パッド5のみが露出するように印刷、焼成した。
【0037】 このようにして得られた厚膜回路基板に、特性検出用電極パッド5と30μm の間隔となるように、リン青銅のシルード板を取り付け、温度120℃、相対湿 度100%の環境下に放置し、電極パッド5とシルード板との間に5Vの電圧を 印加して、500時間の耐湿試験を行った。その結果、試験前の絶縁抵抗が10 00MΩ以上であったが、試験後においても、絶縁抵抗の劣化が認められなかっ た。
【0038】 実験例2 5mm角のアルミナセラミック基板(京セラ製A476)の表面に、銀系(銀 −パラジウム)厚膜導体ペーストで配線パターン2及び0.5mm角の4つの特 性検出用電極パッド5を印刷、焼成した。その後、無機物絶縁ペーストの代わり にエポキシ樹脂で保護膜7を形成して、熱硬化後、特性検出用電極パッド5の表 面をパラジウム活性、無電解Niメッキ、無電解Auメッキ処理を行い、上述の ように耐湿、絶縁抵抗試験を行った。
【0039】 その結果、試験前の絶縁抵抗が1000MΩ以上であったが、試験後において も、絶縁抵抗の劣化が認められなかった。
【0040】 比較例 実験例1の厚膜回路基板において、特性検出用電極パッド5の表面に厚膜抵抗 体ペーストを被覆しない厚膜回路基板を作成して、同様の耐湿、絶縁抵抗試験を 行った。その結果、試験前の絶縁抵抗が1000MΩ以上であったものが、試験 後においては、絶縁抵抗が12MΩと低下した。
【0041】 尚、上述の実施例では、厚膜回路基板上に形成した抵抗体膜のトリミングに使 用される特性検出用電極パッドで説明したが、厚膜回路基板に水晶振動子を搭載 したり、またトリマー部品を搭載して、その特性を調整するための測定装置のプ ローブを接触させる特性検出用電極パッドなどに広く用いることができる。
【0042】
以上のように本考案では、回路を構成する抵抗体膜や各種電子部品の特性を測 定する特性検出用電極パッドの表面が化学的に不活性な被覆導体層に被着されて いるため、回路を高密度にしても、マイグレーションが発生せず、また湿気によ る絶縁抵抗の変化がない耐湿信頼性に優れた厚膜回路基板となる。
【図1】本考案の厚膜回路基板の部分平面図である。
【図2】図1中のA−A の部分断面図である。
1・・・セラミック基板 2・・・配線パターン 3・・・搭載用電極パッド 4・・・出力電極パッド 5・・・特性検出用電極パッド 5a・・・下地導体層 5b・・・被覆導体層 6・・・抵抗体膜 7・・・保護膜
Claims (1)
- 【請求項1】 セラミック絶縁基板上に、所望回路を構
成する厚膜配線パターン、出力電極パッド及び特性検出
用電極パッドを形成して成る厚膜回路基板において、 前記特性検出用電極パッドは、下地導体層と化学的に不
活性な被覆導体層とで形成されていることを特徴とする
厚膜回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590792U JPH0595071U (ja) | 1992-05-28 | 1992-05-28 | 厚膜回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590792U JPH0595071U (ja) | 1992-05-28 | 1992-05-28 | 厚膜回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595071U true JPH0595071U (ja) | 1993-12-24 |
Family
ID=12455106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3590792U Pending JPH0595071U (ja) | 1992-05-28 | 1992-05-28 | 厚膜回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595071U (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232104A (ja) * | 2001-01-31 | 2002-08-16 | Kyocera Corp | 配線モジュール |
| JP2004061629A (ja) * | 2002-07-25 | 2004-02-26 | Dainippon Printing Co Ltd | 機能性素子の製造方法 |
| JP2004061634A (ja) * | 2002-07-25 | 2004-02-26 | Dainippon Printing Co Ltd | 機能性素子の製造方法 |
| JP2006108449A (ja) * | 2004-10-06 | 2006-04-20 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| JP2015220727A (ja) * | 2014-05-21 | 2015-12-07 | 三菱電機株式会社 | ウィルキンソン型分配器及び高周波回路 |
| JPWO2016114121A1 (ja) * | 2015-01-13 | 2017-04-27 | 日本特殊陶業株式会社 | セラミック基板の製造方法、セラミック基板及び銀系導体材料 |
-
1992
- 1992-05-28 JP JP3590792U patent/JPH0595071U/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232104A (ja) * | 2001-01-31 | 2002-08-16 | Kyocera Corp | 配線モジュール |
| JP2004061629A (ja) * | 2002-07-25 | 2004-02-26 | Dainippon Printing Co Ltd | 機能性素子の製造方法 |
| JP2004061634A (ja) * | 2002-07-25 | 2004-02-26 | Dainippon Printing Co Ltd | 機能性素子の製造方法 |
| JP2006108449A (ja) * | 2004-10-06 | 2006-04-20 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| JP2015220727A (ja) * | 2014-05-21 | 2015-12-07 | 三菱電機株式会社 | ウィルキンソン型分配器及び高周波回路 |
| JPWO2016114121A1 (ja) * | 2015-01-13 | 2017-04-27 | 日本特殊陶業株式会社 | セラミック基板の製造方法、セラミック基板及び銀系導体材料 |
| JPWO2016114118A1 (ja) * | 2015-01-13 | 2017-04-27 | 日本特殊陶業株式会社 | 回路基板およびその製造方法 |
| JPWO2016114119A1 (ja) * | 2015-01-13 | 2017-04-27 | 日本特殊陶業株式会社 | セラミック基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722318B2 (ja) | チップ抵抗器 | |
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| GB1583288A (en) | Mounting of an electrical component in an electrical circuit on an insulating substrate | |
| JP2616515B2 (ja) | 厚膜抵抗体,厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| WO1997030461A1 (en) | Resistor network in ball grid array package | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP4540223B2 (ja) | 電子部品搭載基板 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JPH0834350B2 (ja) | セラミック多層配線基板 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP3890850B2 (ja) | 電子回路装置 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2760035B2 (ja) | 厚膜回路基板 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JP3165517B2 (ja) | 回路装置 | |
| JP2545602Y2 (ja) | ジャンパチップ | |
| JP2572626Y2 (ja) | 多層回路基板 | |
| JP2537893B2 (ja) | 電子回路基板の製造方法 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JPS6231190A (ja) | 電子回路基板及びその製造方法 | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JP2839308B2 (ja) | 多層配線基板 | |
| WO2006032836A1 (en) | Thick-film hybrid production process |