JPH0595230A - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JPH0595230A JPH0595230A JP27862291A JP27862291A JPH0595230A JP H0595230 A JPH0595230 A JP H0595230A JP 27862291 A JP27862291 A JP 27862291A JP 27862291 A JP27862291 A JP 27862291A JP H0595230 A JPH0595230 A JP H0595230A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- signal
- circuit
- mixing
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 13
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 2
- 241001442234 Cosa Species 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Noise Elimination (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 雑音指数を大きくすることなく歪成分の発生
レベルを低く抑え得る周波数変換装置を提供する。 【構成】 受信信号と局部発振信号とをそれぞれ分配回
路１２，１６にて分配してＮ個（Ｎは２以上）の混合回
路１３，１４に入力し、前記Ｎ個の混合回路から出力さ
れる前記２つの信号の周波数の和又は差の信号を混合回
路１７にて加算して中間周波信号として取り出す。
レベルを低く抑え得る周波数変換装置を提供する。 【構成】 受信信号と局部発振信号とをそれぞれ分配回
路１２，１６にて分配してＮ個（Ｎは２以上）の混合回
路１３，１４に入力し、前記Ｎ個の混合回路から出力さ
れる前記２つの信号の周波数の和又は差の信号を混合回
路１７にて加算して中間周波信号として取り出す。
Description
【０００１】
【産業上の利用分野】本発明はテレビジョンチュ−ナ等
の受信装置に用いて好適な周波数変換装置に関する。
の受信装置に用いて好適な周波数変換装置に関する。
【０００２】
【従来の技術】先ず、従来におけるテレビジョンチュ−
ナの基本構成を図４に示す。同図において１はアンテナ
からの受信信号を取り入れる入力端子、２は受信信号の
中から希望の信号のみを通過させる同調回路又はバンド
パスフィルタ、３は増幅回路をそれぞれ示す。４及び５
はそれぞれ混合回路と局部発振回路を示し、これらは周
波数変換装置６を構成している。７は周波数変換された
信号の中から希望信号のみを通過してそれ以外を減衰さ
せる中間周波フィルタを示す。この中間周波フィルタも
同調回路で構成される。８は出力端子を示す。
ナの基本構成を図４に示す。同図において１はアンテナ
からの受信信号を取り入れる入力端子、２は受信信号の
中から希望の信号のみを通過させる同調回路又はバンド
パスフィルタ、３は増幅回路をそれぞれ示す。４及び５
はそれぞれ混合回路と局部発振回路を示し、これらは周
波数変換装置６を構成している。７は周波数変換された
信号の中から希望信号のみを通過してそれ以外を減衰さ
せる中間周波フィルタを示す。この中間周波フィルタも
同調回路で構成される。８は出力端子を示す。
【０００３】このような構成のチュ−ナで、基本性能で
ある全体の利得（ＧT ）や雑音指数（ＦT ）は次の数
１，数２を用いて設定するようにしている。
ある全体の利得（ＧT ）や雑音指数（ＦT ）は次の数
１，数２を用いて設定するようにしている。
【０００４】
【数１】ＧT ＝Ｇ1 ×Ｇ2
【０００５】
【数２】ＦT ＝Ｆ1 ＋（Ｆ2 −１）／Ｇ1
【０００６】ここにＧ1 ，Ｆ1 は増幅回路３の利得と雑
音指数，Ｇ2 ，Ｆ2 は混合回路４の変換利得と雑音指数
である。（また、上記の式では同調回路２及び７の挿入
損失はないものと仮定している。）上記性能のうち利得
はテレビ受像機全体との兼ね合いから所定の値に設定さ
れ、しかもＧ1 とＧ2 の積で決定できるもので比較的設
計上の自由度がある。一方、雑音指数はその値が小さい
ほど優れたチュ−ナが得られるのでできるだけ雑音指数
の小さい増幅回路や混合回路を得る努力が払われてい
る。そのうえでさらに雑音指数を小さくするには数２か
ら明らかなように増幅回路３の利得Ｇ1 を大きくするこ
とが考えられる。一般には、Ｆ1 ＜Ｆ2 であるので増幅
回路３の利得Ｇ1 を大きくすることは全体の雑音指数を
小さく抑えるのに効果がある。
音指数，Ｇ2 ，Ｆ2 は混合回路４の変換利得と雑音指数
である。（また、上記の式では同調回路２及び７の挿入
損失はないものと仮定している。）上記性能のうち利得
はテレビ受像機全体との兼ね合いから所定の値に設定さ
れ、しかもＧ1 とＧ2 の積で決定できるもので比較的設
計上の自由度がある。一方、雑音指数はその値が小さい
ほど優れたチュ−ナが得られるのでできるだけ雑音指数
の小さい増幅回路や混合回路を得る努力が払われてい
る。そのうえでさらに雑音指数を小さくするには数２か
ら明らかなように増幅回路３の利得Ｇ1 を大きくするこ
とが考えられる。一般には、Ｆ1 ＜Ｆ2 であるので増幅
回路３の利得Ｇ1 を大きくすることは全体の雑音指数を
小さく抑えるのに効果がある。
【０００７】しかし、増幅回路３の利得Ｇ1 を大きくす
ると、必然的に混合回路４に入力される信号レベルが大
きくなり、この結果混合回路４では受信の妨害となる歪
成分が発生する。この理由は、混合回路に使用する能動
素子が非直線特性を持っているためである。そのため従
来においては雑音指数ＦTを小さく抑える手段として増
幅回路３の利得Ｇ1 をむやみと大きくすることはせず、
雑音指数又は歪成分の大きさがいずれも極端に大きくな
らないように利得Ｇ1 を決めていた。尚、周波数変換装
置の入出力端６ａ，６ｂにおける信号と雑音のレベル関
係は次の数３，数４の通りになっている。
ると、必然的に混合回路４に入力される信号レベルが大
きくなり、この結果混合回路４では受信の妨害となる歪
成分が発生する。この理由は、混合回路に使用する能動
素子が非直線特性を持っているためである。そのため従
来においては雑音指数ＦTを小さく抑える手段として増
幅回路３の利得Ｇ1 をむやみと大きくすることはせず、
雑音指数又は歪成分の大きさがいずれも極端に大きくな
らないように利得Ｇ1 を決めていた。尚、周波数変換装
置の入出力端６ａ，６ｂにおける信号と雑音のレベル関
係は次の数３，数４の通りになっている。
【０００８】
【数３】Ｐo ＝Ｐi Ｇ2
【０００９】
【数４】Ｎo ＝Ｎi Ｇ2 Ｆ2
【００１０】ここにＰo ，Ｎo はそれぞれ出力端６ｂに
おける信号レベルと雑音レベル，Ｐi Ｎi は入力端６ａ
における信号レベルと雑音レベルである。
おける信号レベルと雑音レベル，Ｐi Ｎi は入力端６ａ
における信号レベルと雑音レベルである。
【００１１】図５は図４における混合回路４を接合型Ｆ
ＥＴ（電界効果トランジスタ）１個で構成した例を示
し、図６は４個の接合型ＦＥＴによっていわゆるダブル
バランスミキサを構成した例を示している。図において
６ａは信号入力端，６ｂは出力端，５ａは局部発振信号
の入力端をそれぞれ示し、４ａ〜４ｄは接合型ＦＥＴを
示す。
ＥＴ（電界効果トランジスタ）１個で構成した例を示
し、図６は４個の接合型ＦＥＴによっていわゆるダブル
バランスミキサを構成した例を示している。図において
６ａは信号入力端，６ｂは出力端，５ａは局部発振信号
の入力端をそれぞれ示し、４ａ〜４ｄは接合型ＦＥＴを
示す。
【００１２】
【発明が解決しようとする課題】以上のように、チュ−
ナの全体の雑音指数ＦT を小さくするために、増幅回路
３の利得Ｇ1 を大きくすれば混合回路４で発生する歪成
分が大きくなり、逆に歪成分を抑えようと利得Ｇ1 を小
さくすれば混合回路４の雑音指数Ｆ2 が全体の雑音指数
ＦT に影響を及ぼすことになる。そのため雑音指数と歪
特性を同時に改善することは不可能であった。本発明は
以上の問題を解決するものであり、その目的は全体の雑
音指数を大きくすることなく歪成分を小さく抑え得る周
波数変換装置を提供することにある。
ナの全体の雑音指数ＦT を小さくするために、増幅回路
３の利得Ｇ1 を大きくすれば混合回路４で発生する歪成
分が大きくなり、逆に歪成分を抑えようと利得Ｇ1 を小
さくすれば混合回路４の雑音指数Ｆ2 が全体の雑音指数
ＦT に影響を及ぼすことになる。そのため雑音指数と歪
特性を同時に改善することは不可能であった。本発明は
以上の問題を解決するものであり、その目的は全体の雑
音指数を大きくすることなく歪成分を小さく抑え得る周
波数変換装置を提供することにある。
【００１３】
【課題を解決するための手段】以上の目的を達成するた
め本発明においては、受信信号と局部発振信号とをそれ
ぞれ分配手段にて分配してＮ個（Ｎは２以上）の混合回
路に入力し、前記Ｎ個の混合回路から出力される前記２
つの信号の周波数の和又は差の信号を加算手段にて加算
して中間周波信号として取り出すようにした。
め本発明においては、受信信号と局部発振信号とをそれ
ぞれ分配手段にて分配してＮ個（Ｎは２以上）の混合回
路に入力し、前記Ｎ個の混合回路から出力される前記２
つの信号の周波数の和又は差の信号を加算手段にて加算
して中間周波信号として取り出すようにした。
【００１４】
【作用】前記手段によれば、個々の混合回路には受信信
号レベルが従来よりも１／Ｎに減衰されて入力される。
その結果個々の混合回路から出力される中間周波信号の
レベルは１／Ｎに下がるが、そこで発生する歪成分は１
／Ｎよりも小さくなる。従って、個々の混合回路の出力
を加算した場合、中間周波信号レベルは従来と同レベル
になり、又雑音レベルも同レベルとなる。一方歪成分は
従来よりも小さくなる。
号レベルが従来よりも１／Ｎに減衰されて入力される。
その結果個々の混合回路から出力される中間周波信号の
レベルは１／Ｎに下がるが、そこで発生する歪成分は１
／Ｎよりも小さくなる。従って、個々の混合回路の出力
を加算した場合、中間周波信号レベルは従来と同レベル
になり、又雑音レベルも同レベルとなる。一方歪成分は
従来よりも小さくなる。
【００１５】
【実施例】図１に本発明の第１実施例に係る周波数変換
装置１１を示す。ここで１１ａ，１１ｂは入出力端子，
１５は局部発振回路，１３，１４は同一構成の混合回
路，１２，１６はそれぞれ信号分配手段としての分配回
路，１７は信号加算手段としての混合回路をそれぞれ示
す。次にこの周波数変換装置１１の動作について説明す
る。入力端子１１ａにおける受信信号と雑音のレベルを
Ｐi ，Ｎi とすると、個々の混合回路１３，１４の入力
側では受信信号及び雑音レベルはそれぞれＰi ／２，Ｎ
i ／2 となる。混合回路１３，１４の利得，雑音指数は
Ｇ2 Ｆ2 であるから、それぞれの混合回路１３，１４の
出力はＰi Ｇ2 ／２，Ｎi Ｇ2 Ｆ2 ／２となる。従っ
て、２つの混合回路１３，１４の出力を加え合わせると
信号レベルはＰi Ｇ2 ，雑音レベルはＮi Ｇ2 Ｆ2 とな
り、これは従来の混合回路を１個用いた構成と同じであ
ることがわかる。これは全体の利得ＧT と雑音指数ＦT
が従来と同じであることを示している。
装置１１を示す。ここで１１ａ，１１ｂは入出力端子，
１５は局部発振回路，１３，１４は同一構成の混合回
路，１２，１６はそれぞれ信号分配手段としての分配回
路，１７は信号加算手段としての混合回路をそれぞれ示
す。次にこの周波数変換装置１１の動作について説明す
る。入力端子１１ａにおける受信信号と雑音のレベルを
Ｐi ，Ｎi とすると、個々の混合回路１３，１４の入力
側では受信信号及び雑音レベルはそれぞれＰi ／２，Ｎ
i ／2 となる。混合回路１３，１４の利得，雑音指数は
Ｇ2 Ｆ2 であるから、それぞれの混合回路１３，１４の
出力はＰi Ｇ2 ／２，Ｎi Ｇ2 Ｆ2 ／２となる。従っ
て、２つの混合回路１３，１４の出力を加え合わせると
信号レベルはＰi Ｇ2 ，雑音レベルはＮi Ｇ2 Ｆ2 とな
り、これは従来の混合回路を１個用いた構成と同じであ
ることがわかる。これは全体の利得ＧT と雑音指数ＦT
が従来と同じであることを示している。
【００１６】次に混合回路１３，１４内で発生する歪成
分について詳述する。一般にトランジスタ，ＦＥＴ等の
能動素子は入出力間に非直線特性を有していることは前
述した通りであるが、今その特性を数５のように表して
みる。
分について詳述する。一般にトランジスタ，ＦＥＴ等の
能動素子は入出力間に非直線特性を有していることは前
述した通りであるが、今その特性を数５のように表して
みる。
【００１７】
【数５】 ｅo ＝Ｋ1 ｅi ＋Ｋ2 ｅi 2 ＋Ｋ3 ｅi 3 ＋・・・
【００１８】ここでｅo は混合回路の出力電圧，ｅi は
入力電圧である。今、入力電圧として受信信号α＝Ａｃ
ｏｓａと局部発振信号β＝Ｂｃｏｓｂの和を数５に代入
して計算すると、Ｋ2 ｅi 2 の項からは周波数変換され
た中間周波信号成分（２つの信号の周波数の和又は差の
成分）Ｋ2 ｅi 2 ＝Ｋ2 ＡＢｃｏｓ（ａ±ｂ）が得られ
るが、Ｋ3 ｅi 3 以後の高次項からは妨害となる歪成分
が生成される。その１例を示すと数６のようになる。
入力電圧である。今、入力電圧として受信信号α＝Ａｃ
ｏｓａと局部発振信号β＝Ｂｃｏｓｂの和を数５に代入
して計算すると、Ｋ2 ｅi 2 の項からは周波数変換され
た中間周波信号成分（２つの信号の周波数の和又は差の
成分）Ｋ2 ｅi 2 ＝Ｋ2 ＡＢｃｏｓ（ａ±ｂ）が得られ
るが、Ｋ3 ｅi 3 以後の高次項からは妨害となる歪成分
が生成される。その１例を示すと数６のようになる。
【００１９】
【数６】 Ｋ3 ｅi 3 ＝Ｋ3 ｛Ａ3 （３ｃｏｓａ＋ｃｏｓ３ａ）／４＋３Ａ2 Ｂｃｏｓｂ （１＋ｃｏｓ２ａ／２＋３ＡＢ2 ｃｏｓａ（１＋ｃｏｓ２ｂ）／ ２＋Ｂ3 （３ｃｏｓｂ＋ｃｏｓ３ｂ）／４｝
【００２０】この式から明らかなように高次項から生成
される歪成分のレベルは入力電圧の振幅Ａ又はＢの３乗
に比例することがわかる。このことは入力信号及び局部
発振信号レベルが小さければ出力レベルは３乗に反比例
して小さくなることを示し、例えば入力信号を２分配し
て従来の１／２にした実施例では歪成分は従来の１／８
に低減し、２つの混合回路１３，１４からの出力を加算
しても従来の１／４に抑えられることがわかる。また入
力信号レベルが小さい場合は周波数変換するのに必要と
する局部発振信号のレベルもそれに応じて小さくして済
むので、局部発振信号に起因する歪成分も同様に小さく
抑えられる。以上のことを積極的に利用すれば増幅回路
３の利得Ｇ1 を若干大きくして全体の雑音指数ＮT を小
さくしたうえさらに混合回路全体で発生する歪成分を小
さく抑えることが可能となる。
される歪成分のレベルは入力電圧の振幅Ａ又はＢの３乗
に比例することがわかる。このことは入力信号及び局部
発振信号レベルが小さければ出力レベルは３乗に反比例
して小さくなることを示し、例えば入力信号を２分配し
て従来の１／２にした実施例では歪成分は従来の１／８
に低減し、２つの混合回路１３，１４からの出力を加算
しても従来の１／４に抑えられることがわかる。また入
力信号レベルが小さい場合は周波数変換するのに必要と
する局部発振信号のレベルもそれに応じて小さくして済
むので、局部発振信号に起因する歪成分も同様に小さく
抑えられる。以上のことを積極的に利用すれば増幅回路
３の利得Ｇ1 を若干大きくして全体の雑音指数ＮT を小
さくしたうえさらに混合回路全体で発生する歪成分を小
さく抑えることが可能となる。
【００２１】図２は本発明の第２実施例を示す。本実施
例では混合回路１３，１４として接合型ＦＥＴ（電界効
果トランジスタ）をそれぞれ用いている。また本実施例
では分配，混合手段としての分配回路，混合回路を使用
せず、接続部１８，１９にてそれぞれ分配手段，混合手
段を構成している。また、図３は本発明の第３実施例を
示す。本実施例では接合型ＦＥＴ４個によるいわゆるダ
ブルバランスミキサが２回路並列に接続されている。同
図で接合型トランジスタ１３ａ〜１３ｄで構成される一
方のダブルバランスミキサが図１，２の混合回路１３に
相当し、接合型トランジスタ１４ａ〜１４ｄで構成され
る他方のダブルバランスミキサが図１，２の混合回路１
４に相当している。端子１１ａ，１１ａは信号入力端，
端子１１ｂ，１１ｂは出力端，端子１５ａ，１５ａは局
部発振信号の入力端である。また、本実施例では、端子
１１ａ，１５ａのトランジスタ１３ａ〜１３ｄ，１４ａ
〜１４ｄとの間の接続部がそれぞれ分配手段を構成して
おり、これらトランジスタと端子１１ｂとの間の接続部
がそれぞれ加算手段を構成している。
例では混合回路１３，１４として接合型ＦＥＴ（電界効
果トランジスタ）をそれぞれ用いている。また本実施例
では分配，混合手段としての分配回路，混合回路を使用
せず、接続部１８，１９にてそれぞれ分配手段，混合手
段を構成している。また、図３は本発明の第３実施例を
示す。本実施例では接合型ＦＥＴ４個によるいわゆるダ
ブルバランスミキサが２回路並列に接続されている。同
図で接合型トランジスタ１３ａ〜１３ｄで構成される一
方のダブルバランスミキサが図１，２の混合回路１３に
相当し、接合型トランジスタ１４ａ〜１４ｄで構成され
る他方のダブルバランスミキサが図１，２の混合回路１
４に相当している。端子１１ａ，１１ａは信号入力端，
端子１１ｂ，１１ｂは出力端，端子１５ａ，１５ａは局
部発振信号の入力端である。また、本実施例では、端子
１１ａ，１５ａのトランジスタ１３ａ〜１３ｄ，１４ａ
〜１４ｄとの間の接続部がそれぞれ分配手段を構成して
おり、これらトランジスタと端子１１ｂとの間の接続部
がそれぞれ加算手段を構成している。
【００２２】以上の実施例では受信信号と局部発振信号
を２分配し、混合回路を２個用いた場合を説明したが、
本発明はこれのみに限られることはなく、一般的にＮ分
配してＮ個の混合回路を用いてもよい。また、Ｎの数を
増やすほど混合回路で発生する歪成分は小さくなること
は先に説明したことから明かである。また混合回路の数
を増やすことはコストに対して不利になると考えられる
が、チュ−ナ回路の集積回路化が進んでいる現在ではほ
とんどコスト的に影響は及ぼすことはない。また本発明
はダブルコンバ−ジョンチュ−ナの如く、入力非同調型
で同時に多数の入力信号が到来する方式のチュ−ナにも
適用でき、むしろこのような場合の方が歪成分の低減効
果は大きくなる。
を２分配し、混合回路を２個用いた場合を説明したが、
本発明はこれのみに限られることはなく、一般的にＮ分
配してＮ個の混合回路を用いてもよい。また、Ｎの数を
増やすほど混合回路で発生する歪成分は小さくなること
は先に説明したことから明かである。また混合回路の数
を増やすことはコストに対して不利になると考えられる
が、チュ−ナ回路の集積回路化が進んでいる現在ではほ
とんどコスト的に影響は及ぼすことはない。また本発明
はダブルコンバ−ジョンチュ−ナの如く、入力非同調型
で同時に多数の入力信号が到来する方式のチュ−ナにも
適用でき、むしろこのような場合の方が歪成分の低減効
果は大きくなる。
【００２３】
【発明の効果】以上のように本発明によれば雑音指数を
悪化させることなく従来に比して混合回路で発生する歪
成分を大幅に低減することができる。換言すれば歪成分
を同等レベルに維持すれば雑音指数を低減させることが
できる。従ってチュ−ナの基本性能である雑音指数と歪
を同時に改善することが可能となる。
悪化させることなく従来に比して混合回路で発生する歪
成分を大幅に低減することができる。換言すれば歪成分
を同等レベルに維持すれば雑音指数を低減させることが
できる。従ってチュ−ナの基本性能である雑音指数と歪
を同時に改善することが可能となる。
【図１】本発明の第１実施例を示す周波数変換装置のブ
ロック図である。
ロック図である。
【図２】本発明の第２実施例を示す具体的回路図であ
る。
る。
【図３】本発明の第３実施例を示す具体的回路図であ
る。
る。
【図４】従来の周波数変換装置を用いたチュ−ナのブロ
ック図である。
ック図である。
【図５】従来の周波数変換装置の具体的回路図である。
【図６】従来の周波数変換装置の別の具体的回路図であ
る。
る。
１１ 周波数変換装置 １２，１６ 分配回路（分配手段） １３，１４ 混合回路 １５ 局部発振回路 １７ 混合回路（加算手段） １８ 接続部（分配手段） １９ 接続部（分配手段）
Claims (1)
- 【請求項１】 Ｎ個（Ｎは２以上）の混合回路と、受信
信号と局部発振信号をそれぞれ分配して前記Ｎ個の混合
に与える分配手段と、前記Ｎ個の混合回路からそれぞれ
出力される前記２つの信号の周波数の和又は差の信号を
加算して中間周波数信号として出力する加算手段とから
なる周波数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27862291A JPH0595230A (ja) | 1991-09-30 | 1991-09-30 | 周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27862291A JPH0595230A (ja) | 1991-09-30 | 1991-09-30 | 周波数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595230A true JPH0595230A (ja) | 1993-04-16 |
Family
ID=17599848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27862291A Pending JPH0595230A (ja) | 1991-09-30 | 1991-09-30 | 周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595230A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017169078A (ja) * | 2016-03-17 | 2017-09-21 | Ｎｅｃスペーステクノロジー株式会社 | 混合器 |
| JP2020512774A (ja) * | 2017-03-27 | 2020-04-23 | クム ネットワークス, インコーポレイテッドKumu Networks, Inc. | 線形性強化ミキサ |
| US11082074B2 (en) | 2015-12-16 | 2021-08-03 | Kumu Networks, Inc. | Systems and methods for linearized-mixer out-of-band interference mitigation |
-
1991
- 1991-09-30 JP JP27862291A patent/JPH0595230A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11082074B2 (en) | 2015-12-16 | 2021-08-03 | Kumu Networks, Inc. | Systems and methods for linearized-mixer out-of-band interference mitigation |
| US11671129B2 (en) | 2015-12-16 | 2023-06-06 | Kumu Networks, Inc. | Systems and methods for linearized-mixer out-of-band interference mitigation |
| JP2017169078A (ja) * | 2016-03-17 | 2017-09-21 | Ｎｅｃスペーステクノロジー株式会社 | 混合器 |
| JP2020512774A (ja) * | 2017-03-27 | 2020-04-23 | クム ネットワークス, インコーポレイテッドKumu Networks, Inc. | 線形性強化ミキサ |
| US11211969B2 (en) | 2017-03-27 | 2021-12-28 | Kumu Networks, Inc. | Enhanced linearity mixer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329189A (en) | Mixer circuit | |
| US4677692A (en) | Frequency conversion apparatus | |
| JP2002300488A (ja) | デュアル型デジタルテレビジョンチューナ | |
| JPH0595230A (ja) | 周波数変換装置 | |
| US6662001B1 (en) | Multi-heterodyne stage for a receiver or spectrum analyzer | |
| US6124742A (en) | Wide bandwidth frequency multiplier | |
| US20010035792A1 (en) | Two stage low noise amplifier | |
| JP3490493B2 (ja) | ダブルスーパーヘテロダインチューナ | |
| US5339458A (en) | Frequency converter unit for use in a high-frequency receiver | |
| JPH0537406A (ja) | チユーナ回路 | |
| JPS6054503A (ja) | 偶数次高周波逓倍回路 | |
| JPH032984Y2 (ja) | ||
| JP3189983B2 (ja) | チューナ装置 | |
| JPS644684B2 (ja) | ||
| JP2000165276A (ja) | テレビジョン信号受信チューナー | |
| JPH1141129A (ja) | バランスミクサ回路 | |
| JPH04369918A (ja) | 電子同調チューナ | |
| JPS62171233A (ja) | 受信装置 | |
| JP2533226B2 (ja) | 混合回路 | |
| KR0130837Y1 (ko) | 튜너의 혼합기 | |
| KR970005651B1 (ko) | 2중 주파수 변환튜너 | |
| JPH0238522Y2 (ja) | ||
| JPS6276914A (ja) | 入力フイルタ回路 | |
| JP2993001B2 (ja) | Ｕｈｆチューナとその使用機器 | |
| JP2000174557A (ja) | ミクサ回路 |