JPH0595283A - 位相シフト回路 - Google Patents
位相シフト回路Info
- Publication number
- JPH0595283A JPH0595283A JP3278788A JP27878891A JPH0595283A JP H0595283 A JPH0595283 A JP H0595283A JP 3278788 A JP3278788 A JP 3278788A JP 27878891 A JP27878891 A JP 27878891A JP H0595283 A JPH0595283 A JP H0595283A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- connection
- amplifying means
- differential amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】本発明は、位相シフト回路に関し、位相シフト
回路の位相の変化に係わらず一定振幅の出力信号を得る
ことができると共に、１つの容量で±45°以上位相を可
変制御することができる。 【構成】差動増幅手段を構成する一対のトランジスタの
一方に可変バイアス電圧により信号電流を所定比率に分
流した第１及び第２の電流を供給し、当該第１及び第２
の電流によりそれぞれ駆動制御される一対の差動増幅手
段に負信号成分を重畳した電流を供給させ、当該電流を
さらに所定比率に分流して二乗成分を重畳させる。また
当該電流に信号電流を所定比率に分流した電流を加えた
電流を第１及び第２の負荷抵抗に与えることにより、出
力端から出力される出力信号は入力信号に対して±45°
以上の位相を可変制御することができ、かつ位相を変化
させる場合にも出力ゲインをほぼ一定に保つことができ
る。
回路の位相の変化に係わらず一定振幅の出力信号を得る
ことができると共に、１つの容量で±45°以上位相を可
変制御することができる。 【構成】差動増幅手段を構成する一対のトランジスタの
一方に可変バイアス電圧により信号電流を所定比率に分
流した第１及び第２の電流を供給し、当該第１及び第２
の電流によりそれぞれ駆動制御される一対の差動増幅手
段に負信号成分を重畳した電流を供給させ、当該電流を
さらに所定比率に分流して二乗成分を重畳させる。また
当該電流に信号電流を所定比率に分流した電流を加えた
電流を第１及び第２の負荷抵抗に与えることにより、出
力端から出力される出力信号は入力信号に対して±45°
以上の位相を可変制御することができ、かつ位相を変化
させる場合にも出力ゲインをほぼ一定に保つことができ
る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図９〜図１２） 発明が解決しようとする課題（図１３〜図１６） 課題を解決するための手段（図１〜図８） 作用（図３〜図５） 実施例（図１〜図８） 発明の効果
【０００２】
【産業上の利用分野】本発明は位相シフト回路に関し、
例えば自動位相制御回路に適用して好適なものである。
例えば自動位相制御回路に適用して好適なものである。
【０００３】
【従来の技術】従来、ＮＴＳＣ方式やＰＡＬ方式で伝送
される映像信号におけるクロマ信号系の自動位相制御Ａ
ＰＣ（automatic phase control)回路１においては、図
９に示すように、位相シフト回路２から出力されるＣＷ
（continuous wave)信号を乗算回路３に入力し、ＣＷ信
号とバースト信号Ｓ１との乗算出力をラグリードフイル
タ回路４を介して電圧制御発振器５に供給するようにな
されている。
される映像信号におけるクロマ信号系の自動位相制御Ａ
ＰＣ（automatic phase control)回路１においては、図
９に示すように、位相シフト回路２から出力されるＣＷ
（continuous wave)信号を乗算回路３に入力し、ＣＷ信
号とバースト信号Ｓ１との乗算出力をラグリードフイル
タ回路４を介して電圧制御発振器５に供給するようにな
されている。
【０００４】ここで電圧制御発振器５は、ラグリードフ
イルタ回路４から入力される出力電圧ΔＶによつて水晶
発振出力Ｓ２の位相を変化させることにより、水晶発振
子の発振周波数を可変させるようになされている。自動
位相制御回路１は、かかる可変後の発振周波数の出力Ｃ
Ｗ信号Ｓ３を電圧制御発振器５からローパスフイルタ６
を介して位相シフト回路２に帰還させ、水晶発振子の発
振周波数をバースト信号の周波数に一致させるようにフ
イードバツクさせるようになされている。
イルタ回路４から入力される出力電圧ΔＶによつて水晶
発振出力Ｓ２の位相を変化させることにより、水晶発振
子の発振周波数を可変させるようになされている。自動
位相制御回路１は、かかる可変後の発振周波数の出力Ｃ
Ｗ信号Ｓ３を電圧制御発振器５からローパスフイルタ６
を介して位相シフト回路２に帰還させ、水晶発振子の発
振周波数をバースト信号の周波数に一致させるようにフ
イードバツクさせるようになされている。
【０００５】また自動位相制御回路１は、出力信号Ｓ３
を90°シフト回路７を介して位相を90°シフトさせ、バ
ースト信号Ｓ１に対して 180°位相のずれたＣＷ信号を
Ｂ−Ｙ軸の搬送信号としてバツフア８を介して出力する
と共に、ローパスフイルタ６の出力と同相の出力ＣＷ信
号Ｓ３をＲ−Ｙ軸の搬送信号としてバツフア９を介して
出力するようになされている。
を90°シフト回路７を介して位相を90°シフトさせ、バ
ースト信号Ｓ１に対して 180°位相のずれたＣＷ信号を
Ｂ−Ｙ軸の搬送信号としてバツフア８を介して出力する
と共に、ローパスフイルタ６の出力と同相の出力ＣＷ信
号Ｓ３をＲ−Ｙ軸の搬送信号としてバツフア９を介して
出力するようになされている。
【０００６】ここで位相シフト回路２及びその等価回路
は、図１０及び図１１に示すように、差動増幅回路を構
成する一対のトランジスタのうち一方のバイアス電圧Δ
Ｖを可変することにより、トランジスタＱ１及びＱ２に
流れる電流Ｉ１及びＩ２の比率（０＜ｋ＜１）を制御し
て、出力端Ｐ０より出力されるＣＷ信号の位相を入力信
号に対して±45°の範囲で可変するようになされてい
る。
は、図１０及び図１１に示すように、差動増幅回路を構
成する一対のトランジスタのうち一方のバイアス電圧Δ
Ｖを可変することにより、トランジスタＱ１及びＱ２に
流れる電流Ｉ１及びＩ２の比率（０＜ｋ＜１）を制御し
て、出力端Ｐ０より出力されるＣＷ信号の位相を入力信
号に対して±45°の範囲で可変するようになされてい
る。
【０００７】このトランジスタＱ１及びＱ２のコレクタ
は、それぞれ負荷抵抗Ｒ１及びＲ２を介して電源電圧Ｖ
ccが供給されるようになされており、トランジスタＱ１
と負荷抵抗Ｒ１との接続中点Ｐ１にはバツフアトランジ
スタＱ３が接続されている。バツフアトランジスタＱ３
のエミツタには電流源１０が接続され、当該エミツタと
電流源１０との接続中点Ｐ２及び出力端Ｐ０間にはコン
デンサＣ１が接続されるようになされている。
は、それぞれ負荷抵抗Ｒ１及びＲ２を介して電源電圧Ｖ
ccが供給されるようになされており、トランジスタＱ１
と負荷抵抗Ｒ１との接続中点Ｐ１にはバツフアトランジ
スタＱ３が接続されている。バツフアトランジスタＱ３
のエミツタには電流源１０が接続され、当該エミツタと
電流源１０との接続中点Ｐ２及び出力端Ｐ０間にはコン
デンサＣ１が接続されるようになされている。
【０００８】このように位相を可変する際に、出力端Ｐ
０から出力されるＣＷ信号の出力ゲインの軌道を表すと
直線的に変化する（図１２）。この出力ゲインは、電流
比ｋが１／２のときの利得を０〔dB〕とすると（図１２
において破線で示す）、ｋが０又は１になるに従つて出
力ゲインが大きくなり最大３〔dB〕利得が大きく変動す
る。
０から出力されるＣＷ信号の出力ゲインの軌道を表すと
直線的に変化する（図１２）。この出力ゲインは、電流
比ｋが１／２のときの利得を０〔dB〕とすると（図１２
において破線で示す）、ｋが０又は１になるに従つて出
力ゲインが大きくなり最大３〔dB〕利得が大きく変動す
る。
【０００９】
【発明が解決しようとする課題】ところが出力ゲインが
大きく変動すると乗算回路３における乗算出力のひずみ
率が増加して復調軸が理想復調軸に対してずれるという
問題がある。すなわち乗算回路３は、図１３に示すよう
に、それぞれ一対のトランジスタＱ５、Ｑ６及びＱ７、
Ｑ８で構成される差動増幅回路１５、１６を有すると共
に、当該トランジスタＱ５、Ｑ６及びＱ７、Ｑ８の共通
エミツタにバースト信号Ｓ１が入力されるトランジスタ
Ｑ９及びＱ１０がそれぞれ接続されている。
大きく変動すると乗算回路３における乗算出力のひずみ
率が増加して復調軸が理想復調軸に対してずれるという
問題がある。すなわち乗算回路３は、図１３に示すよう
に、それぞれ一対のトランジスタＱ５、Ｑ６及びＱ７、
Ｑ８で構成される差動増幅回路１５、１６を有すると共
に、当該トランジスタＱ５、Ｑ６及びＱ７、Ｑ８の共通
エミツタにバースト信号Ｓ１が入力されるトランジスタ
Ｑ９及びＱ１０がそれぞれ接続されている。
【００１０】ここでトランジスタＱ９及びＱ１０の共通
エミツタは、バーストゲートパルスＢＧによつてスイツ
チング動作する切換回路１７を介して電流源１８に接続
されるようになされている。この乗算回路３の差動増幅
回路１５及び１６をスイツチング動作させるには、トラ
ンジスタＱ５〜Ｑ８の入力振幅として５ＶT （＝ 130
〔ｍＶ〕）以上必要であるため、位相シフト回路２から
出力されるＣＷ信号の振幅が小さい場合には、正しく動
作せず、バースト信号に対して精度良く±90°のＣＷ信
号を得ることができなくなるという問題があつた。
エミツタは、バーストゲートパルスＢＧによつてスイツ
チング動作する切換回路１７を介して電流源１８に接続
されるようになされている。この乗算回路３の差動増幅
回路１５及び１６をスイツチング動作させるには、トラ
ンジスタＱ５〜Ｑ８の入力振幅として５ＶT （＝ 130
〔ｍＶ〕）以上必要であるため、位相シフト回路２から
出力されるＣＷ信号の振幅が小さい場合には、正しく動
作せず、バースト信号に対して精度良く±90°のＣＷ信
号を得ることができなくなるという問題があつた。
【００１１】またＣＷ信号の振幅が大きい場合には、位
相を可変する際に生じる出力ゲインのひずみ率が増加す
ると共に、トランジスタＱ５〜Ｑ８のベース−コレクタ
容量ＣBCの影響が大きくなつて乗算出力の波形に歪みが
生じ、理想的なＢ−Ｙ軸信号及びＲ−Ｙ軸信号から復調
軸にθのずれが生じるという問題があり（図１４）、ま
たこのＢ−Ｙ軸のずれθを補正すると、位相シフト回路
２による色相の可変範囲は、（45°−θ）とずれθ分狭
くなるという問題があつた。
相を可変する際に生じる出力ゲインのひずみ率が増加す
ると共に、トランジスタＱ５〜Ｑ８のベース−コレクタ
容量ＣBCの影響が大きくなつて乗算出力の波形に歪みが
生じ、理想的なＢ−Ｙ軸信号及びＲ−Ｙ軸信号から復調
軸にθのずれが生じるという問題があり（図１４）、ま
たこのＢ−Ｙ軸のずれθを補正すると、位相シフト回路
２による色相の可変範囲は、（45°−θ）とずれθ分狭
くなるという問題があつた。
【００１２】そこで図１０との対応部分同一符号を付し
て示す図１５に示すように、位相シフト回路１７は、ト
ランジスタＱ１及びＱ２と負荷抵抗Ｒ１及び２との接続
中点に一対のＰＮＰ形トランジスタで構成される差動増
幅回路１８を接続して負信号電圧を発生させることによ
り、入力信号に対する位相の可変範囲を45°以上に拡張
することが提案されている。
て示す図１５に示すように、位相シフト回路１７は、ト
ランジスタＱ１及びＱ２と負荷抵抗Ｒ１及び２との接続
中点に一対のＰＮＰ形トランジスタで構成される差動増
幅回路１８を接続して負信号電圧を発生させることによ
り、入力信号に対する位相の可変範囲を45°以上に拡張
することが提案されている。
【００１３】ところがこの場合には、図１６に示すよう
に、位相の可変に伴う出力ゲインが最大でｋ＝１／２の
ときの利得に対して10〔dB〕も大きくなるという問題が
あつた。
に、位相の可変に伴う出力ゲインが最大でｋ＝１／２の
ときの利得に対して10〔dB〕も大きくなるという問題が
あつた。
【００１４】本発明は以上の点を考慮してなされたもの
で、位相シフト回路の位相の変化に係わらず出力信号が
一定振幅の出力信号を得ることができると共に、１つの
容量で±45°以上位相を可変制御することができる位相
シフト回路を提案しようとするものである。
で、位相シフト回路の位相の変化に係わらず出力信号が
一定振幅の出力信号を得ることができると共に、１つの
容量で±45°以上位相を可変制御することができる位相
シフト回路を提案しようとするものである。
【００１５】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、第１及び第２のトランジスタ
Ｑ２１及びＱ２２によつて構成され、共通エミツタに入
力信号Ｉs が供給される第１の差動増幅手段２１と、第
３及び第４のトランジスタＱ２３及びＱ２４によつて構
成され、共通エミツタに入力信号Ｉs が供給される第２
の差動増幅手段２２と、第５及び第６のトランジスタＱ
２７及びＱ２８によつて構成され、共通エミツタが第２
の差動増幅手段２２を構成する第３のトランジスタＱ２
３のコレクタに接続される第３の差動増幅手段２３と、
第７及び第８のトランジスタＱ２９及びＱ３０によつて
構成され、共通エミツタが第２の差動増幅手段２２を構
成する第４のトランジスタＱ２４のコレクタに接続され
る第４の差動増幅手段２４と、第５及び第８のトランジ
スタＱ２７及びＱ３０と基準電圧源ＶCCにそれぞれ接続
された第１及び第２の負荷抵抗Ｒ２１及びＲ２２と、第
９及び第１０のトランジスタＱ３１及びＱ３２によつて
構成され、共通エミツタに入力信号の所定倍の信号α・
Ｉs が供給されると共に、各コレクタが第３及び第４の
差動増幅手段２３及び２４と第３及び第４のトランジス
タＱ２３及びＱ２４との第１及び第２の接続中点Ｐ１及
びＰ２に接続され、負信号電圧を発生させる第５の差動
増幅手段２５と、第１及び第２のトランジスタＱ２１及
びＱ２２のコレクタにそれぞれカスコード接続されると
共に、他端を第１の負荷抵抗Ｒ２１と第５のトランジス
タＱ２７及び第２の負荷抵抗Ｒ２２と第８のトランジス
タＱ３０との第３及び第４の接続中点Ｐ３及びＰ４にそ
れぞれ接続される第１１及び第１２のトランジスタＱ２
５及びＱ２６と、第３の接続中点と第５のトランジスタ
Ｑ２７との第５の接続中点にベースが接続されると共
に、エミツタに電流源２６が接続されたバツフアトラン
ジスタＱ３３と、バツフアトランジスタＱ３３及び電流
源２６との第６の接続中点Ｐ４に一端で接続されると共
に、第４の接続中点Ｐ４及び第８のトランジスタＱ３０
との第７の接続中点Ｐ６に他端で接続された位相素子Ｃ
１とを備え、第１、第３及び第９のトランジスタＱ２
１、Ｑ２３及びＱ３１は、所定バイアス電圧Ｖ１で駆動
され、第２、第４及び第１０のトランジスタＱ２２、Ｑ
２４及びＱ３０は、可変バイアス電圧ΔＶで駆動され、
第５及び第７のトランジスタＱ２７及びＱ２９は、第１
及び第１１のトランジスタＱ２１及びＱ２５との接続中
点電位で駆動制御され、第６及び第８のトランジスタＱ
２８及びＱ３０は、第２及び第１２のトランジスタＱ２
２及びＱ２６の接続中点電位で駆動制御され、第７の接
続中点Ｐ６は、第１及び第２の差動増幅手段２１及び２
２に供給される入力信号Ｉs の位相を可変して出力する
ようにする。
め第１の発明においては、第１及び第２のトランジスタ
Ｑ２１及びＱ２２によつて構成され、共通エミツタに入
力信号Ｉs が供給される第１の差動増幅手段２１と、第
３及び第４のトランジスタＱ２３及びＱ２４によつて構
成され、共通エミツタに入力信号Ｉs が供給される第２
の差動増幅手段２２と、第５及び第６のトランジスタＱ
２７及びＱ２８によつて構成され、共通エミツタが第２
の差動増幅手段２２を構成する第３のトランジスタＱ２
３のコレクタに接続される第３の差動増幅手段２３と、
第７及び第８のトランジスタＱ２９及びＱ３０によつて
構成され、共通エミツタが第２の差動増幅手段２２を構
成する第４のトランジスタＱ２４のコレクタに接続され
る第４の差動増幅手段２４と、第５及び第８のトランジ
スタＱ２７及びＱ３０と基準電圧源ＶCCにそれぞれ接続
された第１及び第２の負荷抵抗Ｒ２１及びＲ２２と、第
９及び第１０のトランジスタＱ３１及びＱ３２によつて
構成され、共通エミツタに入力信号の所定倍の信号α・
Ｉs が供給されると共に、各コレクタが第３及び第４の
差動増幅手段２３及び２４と第３及び第４のトランジス
タＱ２３及びＱ２４との第１及び第２の接続中点Ｐ１及
びＰ２に接続され、負信号電圧を発生させる第５の差動
増幅手段２５と、第１及び第２のトランジスタＱ２１及
びＱ２２のコレクタにそれぞれカスコード接続されると
共に、他端を第１の負荷抵抗Ｒ２１と第５のトランジス
タＱ２７及び第２の負荷抵抗Ｒ２２と第８のトランジス
タＱ３０との第３及び第４の接続中点Ｐ３及びＰ４にそ
れぞれ接続される第１１及び第１２のトランジスタＱ２
５及びＱ２６と、第３の接続中点と第５のトランジスタ
Ｑ２７との第５の接続中点にベースが接続されると共
に、エミツタに電流源２６が接続されたバツフアトラン
ジスタＱ３３と、バツフアトランジスタＱ３３及び電流
源２６との第６の接続中点Ｐ４に一端で接続されると共
に、第４の接続中点Ｐ４及び第８のトランジスタＱ３０
との第７の接続中点Ｐ６に他端で接続された位相素子Ｃ
１とを備え、第１、第３及び第９のトランジスタＱ２
１、Ｑ２３及びＱ３１は、所定バイアス電圧Ｖ１で駆動
され、第２、第４及び第１０のトランジスタＱ２２、Ｑ
２４及びＱ３０は、可変バイアス電圧ΔＶで駆動され、
第５及び第７のトランジスタＱ２７及びＱ２９は、第１
及び第１１のトランジスタＱ２１及びＱ２５との接続中
点電位で駆動制御され、第６及び第８のトランジスタＱ
２８及びＱ３０は、第２及び第１２のトランジスタＱ２
２及びＱ２６の接続中点電位で駆動制御され、第７の接
続中点Ｐ６は、第１及び第２の差動増幅手段２１及び２
２に供給される入力信号Ｉs の位相を可変して出力する
ようにする。
【００１６】また第２の発明においては、第１及び第２
のトランジスタＱ２１及びＱ２２によつて構成され、共
通エミツタに入力信号Ｉs が供給される第１の差動増幅
手段２１と、第３及び第４のトランジスタＱ２３及びＱ
２４によつて構成され、共通エミツタに入力信号Ｉs が
供給される第２の差動増幅手段２２と、第５及び第６の
トランジスタＱ２７及びＱ２８によつて構成され、共通
エミツタが第２の差動増幅手段２２を構成する第３のト
ランジスタＱ２３のコレクタに接続される第３の差動増
幅手段２３と、第７及び第８のトランジスタＱ２９及び
Ｑ３０によつて構成され、共通エミツタが第２の差動増
幅手段２２を構成する第４のトランジスタＱ２４のコレ
クタに接続される第４の差動増幅手段２４と、第５及び
第８のトランジスタＱ２７及びＱ３０と基準電圧源ＶCC
にそれぞれ接続された第１及び第２の負荷抵抗Ｒ２１及
びＲ２２と、第９及び第１０のトランジスタＱ４１及び
Ｑ４２によつて構成され、共通エミツタから入力信号の
所定倍の電流−αＩs が引き出されると共に、各コレク
タは第１及び第２の定電流源３２及び３３を介して基準
電圧ＶCCに接続され、当該第１及び第２の定電流源３２
及び３３と各コレクタとの第１及び第２の接続中点が第
３及び第４の差動増幅手段２３及び２４と第３及び第４
のトランジスタＱ２３及びＱ２４との第３及び第４の接
続中点Ｐ１及びＰ２に接続され、負信号電圧（１−ｋ）
αＩs 及びｋαＩs を発生させる第５の差動増幅手段３
１と、第１及び第２のトランジスタＱ２１及びＱ２２の
コレクタにそれぞれカスコード接続されると共に、他端
を第１の負荷抵抗Ｒ２１と第５のトランジスタＱ２７及
び第２の負荷抵抗Ｒ２２と第８のトランジスタＱ３０と
の第５及び第６の接続中点Ｐ３及びＰ５にそれぞれ接続
される第１１及び第１２のトランジスタＱ２５及びＱ２
６と、第５の接続中点Ｐ３と第５のトランジスタＱ２７
との第７の接続中点にベースが接続されると共に、エミ
ツタに電流源２６が接続されたバツフアトランジスタＱ
３３と、バツフアトランジスタＱ３３及び電流源２６と
の第８の接続中点Ｐ４に一端で接続されると共に、第６
の接続中点Ｐ５及び第８のトランジスタＱ３０との第９
の接続中点Ｐ６に他端で接続された位相素子Ｃ１とを備
え、第１、第３及び第９のトランジスタＱ２１、Ｑ２３
及びＱ４１は、所定バイアス電圧Ｖ１で駆動され、第
２、第４及び第１０のトランジスタＱ２２、Ｑ２４及び
Ｑ４２は、可変バイアス電圧ΔＶで駆動され、第５及び
第７のトランジスタＱ２７及びＱ２９は、第１及び第１
１のトランジスタＱ２１及びＱ２５との接続中点電位で
駆動制御され、第６及び第８のトランジスタＱ２８及び
Ｑ３０は、第２及び第１２のトランジスタＱ２２及びＱ
２６の接続中点電位で駆動制御され、第９の接続中点Ｐ
６は、第１及び第２の差動増幅手段２１及び２２に供給
される入力信号ＩS の位相を可変して出力するようにす
る。
のトランジスタＱ２１及びＱ２２によつて構成され、共
通エミツタに入力信号Ｉs が供給される第１の差動増幅
手段２１と、第３及び第４のトランジスタＱ２３及びＱ
２４によつて構成され、共通エミツタに入力信号Ｉs が
供給される第２の差動増幅手段２２と、第５及び第６の
トランジスタＱ２７及びＱ２８によつて構成され、共通
エミツタが第２の差動増幅手段２２を構成する第３のト
ランジスタＱ２３のコレクタに接続される第３の差動増
幅手段２３と、第７及び第８のトランジスタＱ２９及び
Ｑ３０によつて構成され、共通エミツタが第２の差動増
幅手段２２を構成する第４のトランジスタＱ２４のコレ
クタに接続される第４の差動増幅手段２４と、第５及び
第８のトランジスタＱ２７及びＱ３０と基準電圧源ＶCC
にそれぞれ接続された第１及び第２の負荷抵抗Ｒ２１及
びＲ２２と、第９及び第１０のトランジスタＱ４１及び
Ｑ４２によつて構成され、共通エミツタから入力信号の
所定倍の電流−αＩs が引き出されると共に、各コレク
タは第１及び第２の定電流源３２及び３３を介して基準
電圧ＶCCに接続され、当該第１及び第２の定電流源３２
及び３３と各コレクタとの第１及び第２の接続中点が第
３及び第４の差動増幅手段２３及び２４と第３及び第４
のトランジスタＱ２３及びＱ２４との第３及び第４の接
続中点Ｐ１及びＰ２に接続され、負信号電圧（１−ｋ）
αＩs 及びｋαＩs を発生させる第５の差動増幅手段３
１と、第１及び第２のトランジスタＱ２１及びＱ２２の
コレクタにそれぞれカスコード接続されると共に、他端
を第１の負荷抵抗Ｒ２１と第５のトランジスタＱ２７及
び第２の負荷抵抗Ｒ２２と第８のトランジスタＱ３０と
の第５及び第６の接続中点Ｐ３及びＰ５にそれぞれ接続
される第１１及び第１２のトランジスタＱ２５及びＱ２
６と、第５の接続中点Ｐ３と第５のトランジスタＱ２７
との第７の接続中点にベースが接続されると共に、エミ
ツタに電流源２６が接続されたバツフアトランジスタＱ
３３と、バツフアトランジスタＱ３３及び電流源２６と
の第８の接続中点Ｐ４に一端で接続されると共に、第６
の接続中点Ｐ５及び第８のトランジスタＱ３０との第９
の接続中点Ｐ６に他端で接続された位相素子Ｃ１とを備
え、第１、第３及び第９のトランジスタＱ２１、Ｑ２３
及びＱ４１は、所定バイアス電圧Ｖ１で駆動され、第
２、第４及び第１０のトランジスタＱ２２、Ｑ２４及び
Ｑ４２は、可変バイアス電圧ΔＶで駆動され、第５及び
第７のトランジスタＱ２７及びＱ２９は、第１及び第１
１のトランジスタＱ２１及びＱ２５との接続中点電位で
駆動制御され、第６及び第８のトランジスタＱ２８及び
Ｑ３０は、第２及び第１２のトランジスタＱ２２及びＱ
２６の接続中点電位で駆動制御され、第９の接続中点Ｐ
６は、第１及び第２の差動増幅手段２１及び２２に供給
される入力信号ＩS の位相を可変して出力するようにす
る。
【００１７】さらに第３の発明においては、第１、第２
及び第５の差動増幅手段２１、２２及び３１に接続さ
れ、入力信号ＩS として水晶発振子からの発振出力を供
給する水晶発振手段を備え、フイルタ手段から出力され
る出力電圧に基づいて可変バイアス電圧ΔＶを制御し、
水晶発振子の発振周波数を所定周波数に引き込むように
する。
及び第５の差動増幅手段２１、２２及び３１に接続さ
れ、入力信号ＩS として水晶発振子からの発振出力を供
給する水晶発振手段を備え、フイルタ手段から出力され
る出力電圧に基づいて可変バイアス電圧ΔＶを制御し、
水晶発振子の発振周波数を所定周波数に引き込むように
する。
【００１８】
【作用】第２の差動増幅手段２２を構成する第３及び第
４のトランジスタＱ２３及びＱ２４には、可変バイアス
電圧ΔＶにより入力信号Ｉs を所定比率ｋ：（１−ｋ）
に分流した第１及び第２の電流ｋ・Ｉs 及び（１−ｋ）
・Ｉs が流れ込む。第３及び第４のトランジスタＱ２３
及びＱ２４と第３及び第４の差動増幅手段２３及び２４
との接続中点Ｐ１及びＰ２には、第５の差動増幅手段２
５又は３１より入力信号Ｉs を所定倍αに重み付けた入
力信号α・Ｉs を所定比率（１−ｋ）：ｋに分流した第
３及び第４の電流（１−ｋ）・α・Ｉs 及びｋ・α・Ｉ
s が流れ込み、第３及び第４の差動増幅手段２３及び２
４にはその負信号分減算された電流（ｋ−α（１−
ｋ））Ｉs 及び（（１−ｋ）−αｋ）Ｉs が供給され
る。これにより第３及び第４の差動増幅手段２３及び２
４を構成する第５及び第６のトランジスタＱ２７、Ｑ２
８及び第７及び第８のトランジスタＱ２９、Ｑ３０に
は、当該電流（ｋ−α（１−ｋ））Ｉs 及び（（１−
ｋ）−αｋ）Ｉs をさらにそれぞれ所定比率（１−
ｋ）：ｋに分流し、二乗成分を含む第５及び第６の電流
（１−ｋ）（ｋ−α（１−ｋ））Ｉs 、ｋ（ｋ−α（１
−ｋ））Ｉs 及び第７及び第８の電流（１−ｋ）（（１
−ｋ）−αｋ）Ｉs 、ｋ（（１−ｋ）−αｋ）Ｉs が流
れ込む。また第１１及び第１２のトランジスタＱ２５及
びＳ２６には、信号電流Ｉs を所定比率ｋ：（１−ｋ）
に分流した第９及び第１０の電流ｋ・Ｉs 及び（１−
ｋ）Ｉs が接続中点Ｐ１及びＰ３から流れ込む。これに
より第１及び第２の負荷抵抗Ｒ２１及びＲ２２には、係
数ｋの二乗成分を含むと共に、負信号成分を含む第１及
び第２の加算電流（１−（１＋α）（１−ｋ）2 ）Ｉs
・Ｒ及び（１−（１＋α）ｋ2 ）Ｉs ・Ｒがそれぞれ流
れる。これにより接続中点Ｐ６には、入力信号Ｉs に対
して±45°以上の位相変化があり、位相が変化しても出
力ゲインがほぼ一定の出力が得られる。
４のトランジスタＱ２３及びＱ２４には、可変バイアス
電圧ΔＶにより入力信号Ｉs を所定比率ｋ：（１−ｋ）
に分流した第１及び第２の電流ｋ・Ｉs 及び（１−ｋ）
・Ｉs が流れ込む。第３及び第４のトランジスタＱ２３
及びＱ２４と第３及び第４の差動増幅手段２３及び２４
との接続中点Ｐ１及びＰ２には、第５の差動増幅手段２
５又は３１より入力信号Ｉs を所定倍αに重み付けた入
力信号α・Ｉs を所定比率（１−ｋ）：ｋに分流した第
３及び第４の電流（１−ｋ）・α・Ｉs 及びｋ・α・Ｉ
s が流れ込み、第３及び第４の差動増幅手段２３及び２
４にはその負信号分減算された電流（ｋ−α（１−
ｋ））Ｉs 及び（（１−ｋ）−αｋ）Ｉs が供給され
る。これにより第３及び第４の差動増幅手段２３及び２
４を構成する第５及び第６のトランジスタＱ２７、Ｑ２
８及び第７及び第８のトランジスタＱ２９、Ｑ３０に
は、当該電流（ｋ−α（１−ｋ））Ｉs 及び（（１−
ｋ）−αｋ）Ｉs をさらにそれぞれ所定比率（１−
ｋ）：ｋに分流し、二乗成分を含む第５及び第６の電流
（１−ｋ）（ｋ−α（１−ｋ））Ｉs 、ｋ（ｋ−α（１
−ｋ））Ｉs 及び第７及び第８の電流（１−ｋ）（（１
−ｋ）−αｋ）Ｉs 、ｋ（（１−ｋ）−αｋ）Ｉs が流
れ込む。また第１１及び第１２のトランジスタＱ２５及
びＳ２６には、信号電流Ｉs を所定比率ｋ：（１−ｋ）
に分流した第９及び第１０の電流ｋ・Ｉs 及び（１−
ｋ）Ｉs が接続中点Ｐ１及びＰ３から流れ込む。これに
より第１及び第２の負荷抵抗Ｒ２１及びＲ２２には、係
数ｋの二乗成分を含むと共に、負信号成分を含む第１及
び第２の加算電流（１−（１＋α）（１−ｋ）2 ）Ｉs
・Ｒ及び（１−（１＋α）ｋ2 ）Ｉs ・Ｒがそれぞれ流
れる。これにより接続中点Ｐ６には、入力信号Ｉs に対
して±45°以上の位相変化があり、位相が変化しても出
力ゲインがほぼ一定の出力が得られる。
【００１９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００２０】（１）第１の実施例 図１において、位相シフト回路２０は、一対のＮＰＮ型
トランジスタＱ２１、Ｑ２２及びＱ２３、Ｑ２４で構成
される第１及び第２の差動増幅回路２１及び２２を有し
ている。ここでトランジスタＱ２１、Ｑ２２の共通エミ
ツタ及びＱ２３、Ｑ２４の共通エミツタには、共に等し
い信号電流ＩS が供給されるようになされている。
トランジスタＱ２１、Ｑ２２及びＱ２３、Ｑ２４で構成
される第１及び第２の差動増幅回路２１及び２２を有し
ている。ここでトランジスタＱ２１、Ｑ２２の共通エミ
ツタ及びＱ２３、Ｑ２４の共通エミツタには、共に等し
い信号電流ＩS が供給されるようになされている。
【００２１】またトランジスタＱ２１及びＱ２３のベー
スにはバイアス電圧Ｖ１が供給され、トランジスタＱ２
２及びＱ２４のベースには可変バイアス電圧（Ｖ１＋Δ
Ｖ）が供給されるようになされている。これによりトラ
ンジスタＱ２１及びＱ２３には、信号電流ＩS に対して
ｋ倍（０＜ｋ＜１）のコレクタ電流ｋ・ＩS が流れ、ト
ランジスタＱ２２及びＱ２４には、信号電流ＩS に対し
て（１−ｋ）倍のコレクタ電流（１−ｋ）・ＩS が流れ
る。
スにはバイアス電圧Ｖ１が供給され、トランジスタＱ２
２及びＱ２４のベースには可変バイアス電圧（Ｖ１＋Δ
Ｖ）が供給されるようになされている。これによりトラ
ンジスタＱ２１及びＱ２３には、信号電流ＩS に対して
ｋ倍（０＜ｋ＜１）のコレクタ電流ｋ・ＩS が流れ、ト
ランジスタＱ２２及びＱ２４には、信号電流ＩS に対し
て（１−ｋ）倍のコレクタ電流（１−ｋ）・ＩS が流れ
る。
【００２２】ここでトランジスタＱ２１、Ｑ２２のコレ
クタには、固定バイアスのトランジスタＱ２５及びＱ２
６がカスコード接続されている。また第２の差動増幅回
路２２のトランジスタＱ２３及びＱ２４のコレクタには
第３及び第４の差動増幅回路２３及び２４が接続されて
いる。第３及び第４の差動増幅回路２３及び２４はそれ
ぞれ一対のトランジスタＱ２７、Ｑ２８及びＱ２９、Ｑ
３０で構成されており、トランジスタＱ２７及びＱ２９
は第１の差動増幅回路２１のトランジスタＱ２１及びＱ
２５の接続中点電位で駆動されるようになされている。
クタには、固定バイアスのトランジスタＱ２５及びＱ２
６がカスコード接続されている。また第２の差動増幅回
路２２のトランジスタＱ２３及びＱ２４のコレクタには
第３及び第４の差動増幅回路２３及び２４が接続されて
いる。第３及び第４の差動増幅回路２３及び２４はそれ
ぞれ一対のトランジスタＱ２７、Ｑ２８及びＱ２９、Ｑ
３０で構成されており、トランジスタＱ２７及びＱ２９
は第１の差動増幅回路２１のトランジスタＱ２１及びＱ
２５の接続中点電位で駆動されるようになされている。
【００２３】またトランジスタＱ２８及びＱ３０は、第
１の差動増幅回路２１のトランジスタＱ２２及びＱ２６
の接続中点電位で駆動されるようになされている。ここ
で第２の差動増幅回路２２におけるトランジスタＱ２３
のコレクタと第３の差動増幅回路２３との接続中点Ｐ１
及びトランジスタＱ２４のコレクタと第４の差動増幅回
路２４との接続中点Ｐ２には第５の差動増幅回路２５が
接続されている。
１の差動増幅回路２１のトランジスタＱ２２及びＱ２６
の接続中点電位で駆動されるようになされている。ここ
で第２の差動増幅回路２２におけるトランジスタＱ２３
のコレクタと第３の差動増幅回路２３との接続中点Ｐ１
及びトランジスタＱ２４のコレクタと第４の差動増幅回
路２４との接続中点Ｐ２には第５の差動増幅回路２５が
接続されている。
【００２４】差動増幅回路２５は一対のＰＮＰ形トラン
ジスタＱ３１及びＱ３２で構成されており、各トランジ
スタＱ３１及びＱ３２のコレクタは接続中点Ｐ１及びＰ
２で第３及び第４の差動増幅回路２３及び２４の共通エ
ミツタに接続されるようになされている。またトランジ
スタＱ３１及びＱ３２のエミツタには、信号電流Ｉs に
対してα倍の信号電流α・Ｉs が基準電源から供給され
るようになされている。
ジスタＱ３１及びＱ３２で構成されており、各トランジ
スタＱ３１及びＱ３２のコレクタは接続中点Ｐ１及びＰ
２で第３及び第４の差動増幅回路２３及び２４の共通エ
ミツタに接続されるようになされている。またトランジ
スタＱ３１及びＱ３２のエミツタには、信号電流Ｉs に
対してα倍の信号電流α・Ｉs が基準電源から供給され
るようになされている。
【００２５】さらにトランジスタＱ３１のベースにはバ
イアス電圧Ｖ１が供給されると共に、トランジスタＱ３
２のベースには可変バイアス電圧（Ｖ１＋ΔＶ）が供給
されるようになされている。これにより接続中点Ｐ１及
びＰ２には、信号電流α・Ｉs に対して（１−ｋ）倍の
コレクタ電流（１−ｋ）・α・Ｉs 及びｋ倍のコレクタ
電流ｋ・α・Ｉs が流れ込むようになされている。
イアス電圧Ｖ１が供給されると共に、トランジスタＱ３
２のベースには可変バイアス電圧（Ｖ１＋ΔＶ）が供給
されるようになされている。これにより接続中点Ｐ１及
びＰ２には、信号電流α・Ｉs に対して（１−ｋ）倍の
コレクタ電流（１−ｋ）・α・Ｉs 及びｋ倍のコレクタ
電流ｋ・α・Ｉs が流れ込むようになされている。
【００２６】ここで第２の差動増幅回路２２のトランジ
スタＱ２３に流れるコレクタ電流は、ｋ・Ｉs であるこ
とにより、第３の差動増幅回路２３には第５の差動増幅
回路２５から流れ込むコレクタ電流（１−ｋ）・α・Ｉ
s分少ない信号電流（ｋ−（１−ｋ）α）・Ｉs が供給
されるようになされている。また第２の差動増幅回路２
２のトランジスタＱ２４に流れるコレクタ電流は、（１
−ｋ）・Ｉs であることにより、第４の差動増幅回路２
４には第５の差動増幅回路２５から流れ込むコレクタ電
流ｋ・α・Ｉs 分少ない信号電流（（１−ｋ）−ｋα）
・Ｉs が供給されるようになされている。
スタＱ２３に流れるコレクタ電流は、ｋ・Ｉs であるこ
とにより、第３の差動増幅回路２３には第５の差動増幅
回路２５から流れ込むコレクタ電流（１−ｋ）・α・Ｉ
s分少ない信号電流（ｋ−（１−ｋ）α）・Ｉs が供給
されるようになされている。また第２の差動増幅回路２
２のトランジスタＱ２４に流れるコレクタ電流は、（１
−ｋ）・Ｉs であることにより、第４の差動増幅回路２
４には第５の差動増幅回路２５から流れ込むコレクタ電
流ｋ・α・Ｉs 分少ない信号電流（（１−ｋ）−ｋα）
・Ｉs が供給されるようになされている。
【００２７】これにより第３の差動増幅回路２３の一対
のトランジスタＱ２７及びＱ２８には、それぞれ信号電
流（ｋ−（１−ｋ）α）・Ｉs に対して（１−ｋ）倍に
分流されたコレクタ電流（ｋ（１−ｋ）−α（１−ｋ）
2 ）・ＩS 及びｋ倍に分流されたコレクタ電流（ｋ2 −
ｋ（１−ｋ）α）・ＩS が流れる。
のトランジスタＱ２７及びＱ２８には、それぞれ信号電
流（ｋ−（１−ｋ）α）・Ｉs に対して（１−ｋ）倍に
分流されたコレクタ電流（ｋ（１−ｋ）−α（１−ｋ）
2 ）・ＩS 及びｋ倍に分流されたコレクタ電流（ｋ2 −
ｋ（１−ｋ）α）・ＩS が流れる。
【００２８】また第４の差動増幅回路２４の一対のトラ
ンジスタＱ２９及びＱ３０には、それぞれ信号電流
（（１−ｋ）−αｋ）・Ｉs に対して（１−ｋ）倍に分
流されたコレクタ電流（（１−ｋ）2 −αｋ（１−
ｋ））・ＩS 及びｋ倍に分流されたコレクタ電流（ｋ
（１−ｋ）−αｋ2 ）・ＩS が流れる。ちなみにトラン
ジスタＱ２８及びＱ２９のコレクタは共通の電源Ｖccに
接続されている。
ンジスタＱ２９及びＱ３０には、それぞれ信号電流
（（１−ｋ）−αｋ）・Ｉs に対して（１−ｋ）倍に分
流されたコレクタ電流（（１−ｋ）2 −αｋ（１−
ｋ））・ＩS 及びｋ倍に分流されたコレクタ電流（ｋ
（１−ｋ）−αｋ2 ）・ＩS が流れる。ちなみにトラン
ジスタＱ２８及びＱ２９のコレクタは共通の電源Ｖccに
接続されている。
【００２９】第３の差動増幅回路２３のトランジスタＱ
２７のコレクタは、抵抗Ｒ２１を介して電源電圧Ｖccに
接続されるようになされており、当該抵抗Ｒ２１とトラ
ンジスタＱ２７との接続中点Ｐ３は第１の差動増幅回路
２１におけるトランジスタＱ２５のコレクタに接続され
ている。これにより抵抗Ｒ２１には、トランジスタＱ２
５及びＱ２７に流れる電流の総和電流（１−（１＋α）
（１−ｋ）2)・ＩS が流れるようになされている。この
とき接続中点Ｐ３には、バツフアトランジスタＱ３３が
接続されており、電流源２６との接続中点Ｐ４に（１−
（１＋α）（１−ｋ）2)・ＩS・Ｒで表される電圧が発
生されるようになされている。
２７のコレクタは、抵抗Ｒ２１を介して電源電圧Ｖccに
接続されるようになされており、当該抵抗Ｒ２１とトラ
ンジスタＱ２７との接続中点Ｐ３は第１の差動増幅回路
２１におけるトランジスタＱ２５のコレクタに接続され
ている。これにより抵抗Ｒ２１には、トランジスタＱ２
５及びＱ２７に流れる電流の総和電流（１−（１＋α）
（１−ｋ）2)・ＩS が流れるようになされている。この
とき接続中点Ｐ３には、バツフアトランジスタＱ３３が
接続されており、電流源２６との接続中点Ｐ４に（１−
（１＋α）（１−ｋ）2)・ＩS・Ｒで表される電圧が発
生されるようになされている。
【００３０】一方第４の差動増幅回路２４のトランジス
タＱ３０のコレクタは、抵抗Ｒ２２を介して電源電圧Ｖ
ccに接続されるようになされており、当該抵抗Ｒ２２と
トランジスタＱ３０との接続中点Ｐ５は第１の差動増幅
回路２１におけるトランジスタＱ２６のコレクタと接続
されるようになされている。
タＱ３０のコレクタは、抵抗Ｒ２２を介して電源電圧Ｖ
ccに接続されるようになされており、当該抵抗Ｒ２２と
トランジスタＱ３０との接続中点Ｐ５は第１の差動増幅
回路２１におけるトランジスタＱ２６のコレクタと接続
されるようになされている。
【００３１】これにより抵抗Ｒ２２には、トランジスタ
Ｑ２６及びＱ３０に流れる電流の総和電流（１−（１＋
α）ｋ2)・ＩS が流れ、このとき接続中点Ｐ５には、
（１−（１＋α）ｋ2)・ＩS ・Ｒで表される電圧が発生
されるようになされている。ここでトランジスタＱ３０
のコレクタと接続中点Ｐ５との接続中点Ｐ６にはコンデ
ンサＣ１が接続されると共に、他端が接続中点Ｐ４に接
続されるようになされている。
Ｑ２６及びＱ３０に流れる電流の総和電流（１−（１＋
α）ｋ2)・ＩS が流れ、このとき接続中点Ｐ５には、
（１−（１＋α）ｋ2)・ＩS ・Ｒで表される電圧が発生
されるようになされている。ここでトランジスタＱ３０
のコレクタと接続中点Ｐ５との接続中点Ｐ６にはコンデ
ンサＣ１が接続されると共に、他端が接続中点Ｐ４に接
続されるようになされている。
【００３２】当該位相シフト回路２０の等価回路は、図
２のように表すことができ、第３の差動増幅回路２３の
トランジスタＱ２７のコレクタに表れる信号電圧（１−
（１＋α）（１−ｋ）2)・ＩS ・Ｒの位相をＣ１及びＲ
２２で45°遅らせた信号と、第４の差動増幅回路２４の
トランジスタＱ３０のコレクタに表れる信号電圧（１−
（１＋α）ｋ2)・ＩS ・Ｒの位相を45°進ませた信号と
をベクトル合成した電圧が位相シフト回路２０の出力Ｖ
OUT として出力されるようになされている。
２のように表すことができ、第３の差動増幅回路２３の
トランジスタＱ２７のコレクタに表れる信号電圧（１−
（１＋α）（１−ｋ）2)・ＩS ・Ｒの位相をＣ１及びＲ
２２で45°遅らせた信号と、第４の差動増幅回路２４の
トランジスタＱ３０のコレクタに表れる信号電圧（１−
（１＋α）ｋ2)・ＩS ・Ｒの位相を45°進ませた信号と
をベクトル合成した電圧が位相シフト回路２０の出力Ｖ
OUT として出力されるようになされている。
【００３３】以上の構成において、位相シフト回路２０
は、電圧制御発振器５よりローパスフイルタ回路６を介
して信号電流ＩS を第１及び第２の差動増幅回路２１及
び２２の共通エミツタに入力する。ここで位相シフト回
路２０は、第１及び第２の差動増幅回路２１及び２２に
おける一対のトランジスタＱ２１、Ｑ２２及びＱ２３、
Ｑ２４で信号電流ＩS をそれぞれｋ：（１−ｋ）に分流
する。
は、電圧制御発振器５よりローパスフイルタ回路６を介
して信号電流ＩS を第１及び第２の差動増幅回路２１及
び２２の共通エミツタに入力する。ここで位相シフト回
路２０は、第１及び第２の差動増幅回路２１及び２２に
おける一対のトランジスタＱ２１、Ｑ２２及びＱ２３、
Ｑ２４で信号電流ＩS をそれぞれｋ：（１−ｋ）に分流
する。
【００３４】さらに位相シフト回路２０は、第２の差動
増幅回路２２に接続された第３及び第４の差動増幅回路
２３及び２４の一対のトランジスタＱ２７、Ｑ２８及び
Ｑ２９、Ｑ３０で信号電流（ｋ（１−ｋ）−α（１−
ｋ）2 ）・ＩS 及び（（１−ｋ）−αｋ）・ＩS を（１
−ｋ）：ｋに分流する。これにより第２及び第３の接続
中点Ｐ２及びＰ３には、それぞれ電圧（１−（１＋α）
（１−ｋ）2)・ＩS ・Ｒ及び（１−（１＋α）ｋ2)・Ｉ
S ・Ｒが表れる。
増幅回路２２に接続された第３及び第４の差動増幅回路
２３及び２４の一対のトランジスタＱ２７、Ｑ２８及び
Ｑ２９、Ｑ３０で信号電流（ｋ（１−ｋ）−α（１−
ｋ）2 ）・ＩS 及び（（１−ｋ）−αｋ）・ＩS を（１
−ｋ）：ｋに分流する。これにより第２及び第３の接続
中点Ｐ２及びＰ３には、それぞれ電圧（１−（１＋α）
（１−ｋ）2)・ＩS ・Ｒ及び（１−（１＋α）ｋ2)・Ｉ
S ・Ｒが表れる。
【００３５】このとき出力端Ｐ６には入力信号電流ＩS
と同相の電圧（１−（１＋α）（１−ｋ）2)・ＩS ・Ｒ
及び（１−（１＋α）ｋ2)・ＩS ・Ｒを抵抗Ｒ２２及び
コンデンサＣ１によつて45°進ませた信号電圧と、45°
遅らせた信号電圧のベクトル和が表れることになる。こ
こで各信号電圧はｋを０から１の範囲で可変すると、両
信号電圧は−α・ＩS ・ＲからＩS ・Ｒの範囲で可変さ
れ、負信号電圧が表れることになる。
と同相の電圧（１−（１＋α）（１−ｋ）2)・ＩS ・Ｒ
及び（１−（１＋α）ｋ2)・ＩS ・Ｒを抵抗Ｒ２２及び
コンデンサＣ１によつて45°進ませた信号電圧と、45°
遅らせた信号電圧のベクトル和が表れることになる。こ
こで各信号電圧はｋを０から１の範囲で可変すると、両
信号電圧は−α・ＩS ・ＲからＩS ・Ｒの範囲で可変さ
れ、負信号電圧が表れることになる。
【００３６】この実施例の場合、αを１／２とし、位相
変化による利得の軌道を45°位相の遅れた信号電圧をｘ
軸とすると共に、45°位相の進んだ信号電圧をｙ軸とし
て表すと、図３において実線で示すように、入力信号の
位相（ｋ＝１／２のとき）を中心軸として±71.6°の範
囲で可変することができる。このときの位相の変化は、
電圧の変化を横軸にとつて示すと図４に示すような特性
曲線が得られ、利得の変化は、図５に示すような制御電
圧ΔＶが小さい値の範囲内ではほぼ０となる下に凸の特
性曲線が得られる。
変化による利得の軌道を45°位相の遅れた信号電圧をｘ
軸とすると共に、45°位相の進んだ信号電圧をｙ軸とし
て表すと、図３において実線で示すように、入力信号の
位相（ｋ＝１／２のとき）を中心軸として±71.6°の範
囲で可変することができる。このときの位相の変化は、
電圧の変化を横軸にとつて示すと図４に示すような特性
曲線が得られ、利得の変化は、図５に示すような制御電
圧ΔＶが小さい値の範囲内ではほぼ０となる下に凸の特
性曲線が得られる。
【００３７】このように接続中点Ｐ６に表れる出力ゲイ
ンは、ｋを１／２としたときの利得を０〔dB〕とする
と、最大の場合（ｋ＝０及びｋ＝１）でも1.4〔dB〕以
内に抑えることができ、従来のように10〔dB〕程度もゲ
インが変化するおそれを有効に回避することができる。
ンは、ｋを１／２としたときの利得を０〔dB〕とする
と、最大の場合（ｋ＝０及びｋ＝１）でも1.4〔dB〕以
内に抑えることができ、従来のように10〔dB〕程度もゲ
インが変化するおそれを有効に回避することができる。
【００３８】これは出力電圧ＶOUT の利得がどの位相に
おいても一定とした場合の利得（図３において一点鎖線
で示す）に対してほぼ近似した利得となり、特に45°を
越える範囲内での利得の変化を小さく抑えることができ
る。これにより従来、信号振幅が最適振幅信号に設定し
た位相に対して可変する必要がある場合、利得が増加す
ることにより信号振幅がひずむと共に、乗算回路３を構
成するトランジスタＱ５〜Ｑ８のコレクタに寄生する容
量ＣBCの影響によつて出力振幅がひずむおそれを有効に
回避することができる。
おいても一定とした場合の利得（図３において一点鎖線
で示す）に対してほぼ近似した利得となり、特に45°を
越える範囲内での利得の変化を小さく抑えることができ
る。これにより従来、信号振幅が最適振幅信号に設定し
た位相に対して可変する必要がある場合、利得が増加す
ることにより信号振幅がひずむと共に、乗算回路３を構
成するトランジスタＱ５〜Ｑ８のコレクタに寄生する容
量ＣBCの影響によつて出力振幅がひずむおそれを有効に
回避することができる。
【００３９】また従来、信号振幅が最適振幅信号に設定
した位相に対して可変する場合、利得が小さくなること
により生じていた、乗算回路３のトランジスタＱ５〜Ｑ
８の動作が不安定になるおそれを有効に回避することが
できる。
した位相に対して可変する場合、利得が小さくなること
により生じていた、乗算回路３のトランジスタＱ５〜Ｑ
８の動作が不安定になるおそれを有効に回避することが
できる。
【００４０】以上の構成によれば、位相シフト回路の出
力電圧ＶOUT を入力信号に対して45°位相が遅れた（１
−（１＋α）（１−ｋ）2)・ＩS ・Ｒと、入力信号に対
して45°位相が進んだ（１−（１＋α）ｋ2)・ＩS ・Ｒ
とのベクトル和で与えられるようにすることにより、位
相を所望の値に可変する場合にも出力利得をほぼ一定に
保つことができ、自動位相制御回路において乗算回路３
に生じる誤差を従来に比して一段と小さくでき、バース
ト信号に対して正確なＢ−Ｙ軸、Ｒ−Ｙ軸の復調軸を得
ることができる。
力電圧ＶOUT を入力信号に対して45°位相が遅れた（１
−（１＋α）（１−ｋ）2)・ＩS ・Ｒと、入力信号に対
して45°位相が進んだ（１−（１＋α）ｋ2)・ＩS ・Ｒ
とのベクトル和で与えられるようにすることにより、位
相を所望の値に可変する場合にも出力利得をほぼ一定に
保つことができ、自動位相制御回路において乗算回路３
に生じる誤差を従来に比して一段と小さくでき、バース
ト信号に対して正確なＢ−Ｙ軸、Ｒ−Ｙ軸の復調軸を得
ることができる。
【００４１】（２）第２の実施例 図１との対応部分に同一符号を付して示す図６におい
て、３０は全体として位相シフト回路を示し、一対のＰ
ＮＰ形トランジスタＱ３１及びＱ３２でなる差動増幅回
路２５に代えて、一対のＮＰＮ形トランジスタＱ４１及
びＱ４２でなる差動増幅回路３１を有することを除いて
同様の構成を有している。ここでトランジスタＱ４１及
びＱ４２の共通エミツタには、−α・ＩS の信号電流が
引き込まれるようになされている。
て、３０は全体として位相シフト回路を示し、一対のＰ
ＮＰ形トランジスタＱ３１及びＱ３２でなる差動増幅回
路２５に代えて、一対のＮＰＮ形トランジスタＱ４１及
びＱ４２でなる差動増幅回路３１を有することを除いて
同様の構成を有している。ここでトランジスタＱ４１及
びＱ４２の共通エミツタには、−α・ＩS の信号電流が
引き込まれるようになされている。
【００４２】またトランジスタＱ４１及びＱ４２のコレ
クタはそれぞれ定電流源３２、３３を介して電源電圧Ｖ
ccが供給されるようになされており、各ベースには可変
バイアス電圧（Ｖ１＋ΔＶ）及びバイアス電圧Ｖ１が供
給されるようになされている。このときトランジスタＱ
４１及びＱ４２のコレクタには、それぞれ−（１−ｋ）
・α・ＩS 及び−ｋ・α・ＩS のコレクタ電流が流れ、
第１及び第２の接続中点Ｐ１及びＰ２にはトランジスタ
Ｑ４１及びＱ４２のコレクタから（１−ｋ）・α・ＩS
及び−ｋ・α・ＩS の電流が供給されるようになされて
いる。
クタはそれぞれ定電流源３２、３３を介して電源電圧Ｖ
ccが供給されるようになされており、各ベースには可変
バイアス電圧（Ｖ１＋ΔＶ）及びバイアス電圧Ｖ１が供
給されるようになされている。このときトランジスタＱ
４１及びＱ４２のコレクタには、それぞれ−（１−ｋ）
・α・ＩS 及び−ｋ・α・ＩS のコレクタ電流が流れ、
第１及び第２の接続中点Ｐ１及びＰ２にはトランジスタ
Ｑ４１及びＱ４２のコレクタから（１−ｋ）・α・ＩS
及び−ｋ・α・ＩS の電流が供給されるようになされて
いる。
【００４３】以上の構成において、第２の差動増幅回路
２２に接続された第３及び第４の差動増幅回路２３及び
２４には、信号電流として（ｋ−α（１−ｋ））ＩS 及
び（（１−ｋ）−αｋ）ＩS が供給される。このとき第
４及び第６の接続中点Ｐ４及びＰ６には、上述の実施例
の場合と同様、（１−（１＋α）（１−ｋ）2)・ＩS ・
Ｒの電圧及び（１−（１＋α）ｋ2)・ＩS ・Ｒの電圧が
生じ、これにより接続中点Ｐ６には可変バイアス電圧Δ
Ｖによつて±71.6°の範囲内での位相の変化によらず利
得がほぼ一定の電圧が出力される。
２２に接続された第３及び第４の差動増幅回路２３及び
２４には、信号電流として（ｋ−α（１−ｋ））ＩS 及
び（（１−ｋ）−αｋ）ＩS が供給される。このとき第
４及び第６の接続中点Ｐ４及びＰ６には、上述の実施例
の場合と同様、（１−（１＋α）（１−ｋ）2)・ＩS ・
Ｒの電圧及び（１−（１＋α）ｋ2)・ＩS ・Ｒの電圧が
生じ、これにより接続中点Ｐ６には可変バイアス電圧Δ
Ｖによつて±71.6°の範囲内での位相の変化によらず利
得がほぼ一定の電圧が出力される。
【００４４】以上の構成によれば、負信号電圧を発生さ
せる係数α（０＜α＜１）の値を所定の値に設定するこ
とにより、入力信号の位相を中心として45°以上の範囲
で位相を自在に設定制御することができると共に、当該
可変範囲内での利得の変化をほぼ一定と従来の利得の変
化に比して一段と小さくすることができる。
せる係数α（０＜α＜１）の値を所定の値に設定するこ
とにより、入力信号の位相を中心として45°以上の範囲
で位相を自在に設定制御することができると共に、当該
可変範囲内での利得の変化をほぼ一定と従来の利得の変
化に比して一段と小さくすることができる。
【００４５】なお上述の実施例においては、接続中点Ｐ
３及びＰ５に第１の差動増幅回路２１を接続し、信号電
流ＩS をｋ：（１−ｋ）に分流してなる電流ｋ・ＩS 及
び（１−ｋ）・ＩS を引き込む場合について述べたが、
本発明はこれに限らず、他の差動増幅手段を介して電流
ｋ・ＩS 及び（１−ｋ）・ＩS を引き込む場合にも広く
適用し得る。例えば図１との対応部分に同一符号を付し
て示す図７に示すように、位相シフト回路４０は、差動
増幅回路４１を有し、差動増幅回路４１を構成する一対
のトランジスタＱ５１及びＱ５２のコレクタを接続中点
Ｐ３及びＰ５に接続するようになされている。
３及びＰ５に第１の差動増幅回路２１を接続し、信号電
流ＩS をｋ：（１−ｋ）に分流してなる電流ｋ・ＩS 及
び（１−ｋ）・ＩS を引き込む場合について述べたが、
本発明はこれに限らず、他の差動増幅手段を介して電流
ｋ・ＩS 及び（１−ｋ）・ＩS を引き込む場合にも広く
適用し得る。例えば図１との対応部分に同一符号を付し
て示す図７に示すように、位相シフト回路４０は、差動
増幅回路４１を有し、差動増幅回路４１を構成する一対
のトランジスタＱ５１及びＱ５２のコレクタを接続中点
Ｐ３及びＰ５に接続するようになされている。
【００４６】ここでトランジスタＱ５１及びＱ５２のベ
ースにはそれぞれバイアス電圧Ｖ１及び可変バイアス電
圧（Ｖ１＋ΔＶ）が供給されるようになされており、共
通エミツタには信号電流ＩS が供給されるようになされ
ている。ちなみに第１の差動増幅回路２１にカスコード
接続されたトランジスタＱ２５及びＱ２６のコレクタは
接続中点Ｐ３及びＰ５に代え電源電圧が供給されるよう
になされている。
ースにはそれぞれバイアス電圧Ｖ１及び可変バイアス電
圧（Ｖ１＋ΔＶ）が供給されるようになされており、共
通エミツタには信号電流ＩS が供給されるようになされ
ている。ちなみに第１の差動増幅回路２１にカスコード
接続されたトランジスタＱ２５及びＱ２６のコレクタは
接続中点Ｐ３及びＰ５に代え電源電圧が供給されるよう
になされている。
【００４７】このようにしても出力端Ｐ６には、上述の
実施例の場合と同様、入力信号に45°以上の任意の範囲
内で出力信号の位相を設定することができ、上述の場合
と同様の効果を得ることができる。
実施例の場合と同様、入力信号に45°以上の任意の範囲
内で出力信号の位相を設定することができ、上述の場合
と同様の効果を得ることができる。
【００４８】また上述の実施例においては、位相シフト
回路を可変位相器に用いる場合について述べたが、本発
明はこれに限らず、電圧制御発振回路に適用し、信号電
流Ｉ S として水晶発振出力を入力すると共に、可変バイ
アス電圧ΔＶをラグリードフイルタ回路４からの出力と
することにより、水晶発振子の発振周波数を所定周波数
に引き込む場合にも広く適用し得る。このようにすれば
図８に示すように、水晶発振器の発振周波数を従来の場
合に比して一段と広い範囲内で所定周波数に追い込むこ
とができる。
回路を可変位相器に用いる場合について述べたが、本発
明はこれに限らず、電圧制御発振回路に適用し、信号電
流Ｉ S として水晶発振出力を入力すると共に、可変バイ
アス電圧ΔＶをラグリードフイルタ回路４からの出力と
することにより、水晶発振子の発振周波数を所定周波数
に引き込む場合にも広く適用し得る。このようにすれば
図８に示すように、水晶発振器の発振周波数を従来の場
合に比して一段と広い範囲内で所定周波数に追い込むこ
とができる。
【００４９】さらに上述の実施例においては、自動位相
制御回路におけるクロマ信号の位相を制御する場合につ
いて述べたが、本発明はこれに限らず、他の信号の位相
を可変制御する位相シフト回路にも広く適用し得る。
制御回路におけるクロマ信号の位相を制御する場合につ
いて述べたが、本発明はこれに限らず、他の信号の位相
を可変制御する位相シフト回路にも広く適用し得る。
【００５０】さらに上述の実施例においては、出力端Ｐ
４と接続中点Ｐ６間にコンデンサＣ１を接続する場合に
ついて述べたが、本発明はこれに限らず、他の位相素子
を接続する場合にも広く適用し得る。
４と接続中点Ｐ６間にコンデンサＣ１を接続する場合に
ついて述べたが、本発明はこれに限らず、他の位相素子
を接続する場合にも広く適用し得る。
【００５１】さらに上述の実施例においては、図１、図
６及び図７に示す構成の位相シフト回路に本発明を適用
する場合について述べたが、本発明はこれに限らず、係
数ｋの２乗成分及び負電圧成分が生じるように構成され
た位相シフト回路に広く適用し得る。
６及び図７に示す構成の位相シフト回路に本発明を適用
する場合について述べたが、本発明はこれに限らず、係
数ｋの２乗成分及び負電圧成分が生じるように構成され
た位相シフト回路に広く適用し得る。
【００５２】
【発明の効果】上述のように本発明によれば、第２の差
動増幅手段を構成する第３及び第４のトランジスタに可
変バイアス電圧により信号電流を所定比率に分流した第
１及び第２の電流を供給すると共に、第３及び第４の差
動増幅手段を構成する第５、第６のトランジスタ及び第
７、第８のトランジスタに当該第１及び第２の電流に対
して負信号成分が重畳した電流をさらにそれぞれ所定比
率に分流し、二乗成分を含む第３、第４の電流及び第
５、第６の電流を供給する。また第１１及び第１２のト
ランジスタに信号電流を所定比率に分流した電流を第１
及び第２の接続中点から供給する。このとき第１及び第
２の負荷抵抗には、所定比率の二乗成分を含む第１及び
第２の加算電流にそれぞれ分流された電流が供給される
ことにより、第８の接続中点には、入力信号に対して±
45°以上の位相変化があり、位相が変化しても出力ゲイ
ンがほぼ一定の出力を得ることができる。
動増幅手段を構成する第３及び第４のトランジスタに可
変バイアス電圧により信号電流を所定比率に分流した第
１及び第２の電流を供給すると共に、第３及び第４の差
動増幅手段を構成する第５、第６のトランジスタ及び第
７、第８のトランジスタに当該第１及び第２の電流に対
して負信号成分が重畳した電流をさらにそれぞれ所定比
率に分流し、二乗成分を含む第３、第４の電流及び第
５、第６の電流を供給する。また第１１及び第１２のト
ランジスタに信号電流を所定比率に分流した電流を第１
及び第２の接続中点から供給する。このとき第１及び第
２の負荷抵抗には、所定比率の二乗成分を含む第１及び
第２の加算電流にそれぞれ分流された電流が供給される
ことにより、第８の接続中点には、入力信号に対して±
45°以上の位相変化があり、位相が変化しても出力ゲイ
ンがほぼ一定の出力を得ることができる。
【図１】本発明による位相シフト回路の第一の実施例を
示す接続図である。
示す接続図である。
【図２】その等価回路を示す接続図である。
【図３】その位相変化と出力ゲインとの関係を示す特性
曲線図である。
曲線図である。
【図４】その制御電圧と位相変化との関係を示す特性曲
線図である。
線図である。
【図５】その制御電圧と出力ゲインとの関係を示す特性
曲線図である。
曲線図である。
【図６】本発明による位相シフト回路の第２の実施例を
示す接続図である。
示す接続図である。
【図７】他の実施例による位相シフト回路の説明に供す
る接続図である。
る接続図である。
【図８】電圧制御発振回路に本発明の位相シフト回路を
適用した場合の動作の説明に供する特性曲線図である。
適用した場合の動作の説明に供する特性曲線図である。
【図９】自動位相制御回路の説明に供するブロツク図で
ある。
ある。
【図１０】従来の位相シフト回路の説明に供する接続図
である。
である。
【図１１】その等価回路を示す接続図である。
【図１２】従来の位相シフト回路による位相変化と出力
ゲインとの関係を示す特性曲線図である。
ゲインとの関係を示す特性曲線図である。
【図１３】乗算回路の説明に供する接続図である。
【図１４】自動位相制御回路から出力されるＢ−Ｙ軸の
復調の説明に供する特性曲線図である。
復調の説明に供する特性曲線図である。
【図１５】従来の位相シフト回路の説明に供する接続図
である。
である。
【図１６】その動作の説明に供する特性曲線図である。
１……自動位相制御回路、２、２０、３０、４０……位
相シフト回路、３……乗算回路、４……ラグリードフイ
ルタ回路、５……電圧制御回路、Ｑ２１〜Ｑ３３、Ｑ４
１、Ｑ４２、Ｑ５１、Ｑ５２……トランジスタ、２１〜
２５、３１、４１……差動増幅回路、Ｒ２１、Ｒ２２…
…負荷抵抗、Ｃ１……コンデンサ。
相シフト回路、３……乗算回路、４……ラグリードフイ
ルタ回路、５……電圧制御回路、Ｑ２１〜Ｑ３３、Ｑ４
１、Ｑ４２、Ｑ５１、Ｑ５２……トランジスタ、２１〜
２５、３１、４１……差動増幅回路、Ｒ２１、Ｒ２２…
…負荷抵抗、Ｃ１……コンデンサ。
Claims (3)
- 【請求項１】第１及び第２のトランジスタによつて構成
され、共通エミツタに入力信号が供給される第１の差動
増幅手段と、 第３及び第４のトランジスタによつて構成され、共通エ
ミツタに上記入力信号が供給される第２の差動増幅手段
と、 第５及び第６のトランジスタによつて構成され、共通エ
ミツタが上記第２の差動増幅手段を構成する上記第３の
トランジスタのコレクタに接続される第３の差動増幅手
段と、 第７及び第８のトランジスタによつて構成され、共通エ
ミツタが上記第２の差動増幅手段を構成する上記第４の
トランジスタのコレクタに接続される第４の差動増幅手
段と、 上記第５及び第８のトランジスタと基準電圧源にそれぞ
れ接続された第１及び第２の負荷抵抗と、 第９及び第１０のトランジスタによつて構成され、共通
エミツタに上記入力信号の所定倍の信号が供給されると
共に、各コレクタが上記第３及び第４の差動増幅手段と
上記第３及び第４のトランジスタとの第１及び第２の接
続中点に接続され、負信号電圧を発生させる第５の差動
増幅手段と、 上記第１及び第２のトランジスタのコレクタにそれぞれ
カスコード接続されると共に、他端を上記第１の負荷抵
抗と上記第５のトランジスタ及び上記第２の負荷抵抗と
上記第８のトランジスタとの第３及び第４の接続中点に
それぞれ接続される第１１及び第１２のトランジスタ
と、 上記第３の接続中点と上記第５のトランジスタとの第５
の接続中点にベースが接続されると共に、エミツタに電
流源が接続されたバツフアトランジスタと、 上記バツフアトランジスタ及び上記電流源との第６の接
続中点に一端で接続されると共に、上記第４の接続中点
及び上記第８のトランジスタとの第７の接続中点に他端
で接続された位相素子とを具え、 上記第１、第３及び第９のトランジスタは、所定バイア
ス電圧で駆動され、 上記第２、第４及び第１０のトランジスタは、可変バイ
アス電圧で駆動され、 上記第５及び第７のトランジスタは、上記第１及び第１
１のトランジスタとの接続中点電位で駆動制御され、 上記第６及び第８のトランジスタは、上記第２及び第１
２のトランジスタの接続中点電位で駆動制御され、 上記第７の接続中点は、上記第１及び第２の差動増幅手
段に供給される上記入力信号の位相を可変して出力する
ことを特徴とする位相シフト回路。 - 【請求項２】第１及び第２のトランジスタによつて構成
され、共通エミツタに入力信号が供給される第１の差動
増幅手段と、 第３及び第４のトランジスタによつて構成され、共通エ
ミツタに上記入力信号が供給される第２の差動増幅手段
と、 第５及び第６のトランジスタによつて構成され、共通エ
ミツタが上記第２の差動増幅手段を構成する上記第３の
トランジスタのコレクタに接続される第３の差動増幅手
段と、 第７及び第８のトランジスタによつて構成され、共通エ
ミツタが上記第２の差動増幅手段を構成する上記第４の
トランジスタのコレクタに接続される第４の差動増幅手
段と、 上記第５及び第８のトランジスタと基準電圧源にそれぞ
れ接続された第１及び第２の負荷抵抗と、 第９及び第１０のトランジスタによつて構成され、共通
エミツタから上記入力信号の所定倍の電流が引き出され
ると共に、各コレクタは第１及び第２の定電流源を介し
て上記基準電圧に接続され、当該第１及び第２の定電流
源と上記各コレクタとの第１及び第２の接続中点が上記
第３及び第４の差動増幅手段と上記第３及び第４のトラ
ンジスタとの第３及び第４の接続中点に接続され、負信
号電圧を発生させる第５の差動増幅手段と、 上記第１及び第２のトランジスタのコレクタにそれぞれ
カスコード接続されると共に、他端を上記第１の負荷抵
抗と上記第５のトランジスタ及び上記第２の負荷抵抗と
上記第８のトランジスタとの第５及び第６の接続中点に
それぞれ接続される第１１及び第１２のトランジスタ
と、 上記第５の接続中点と上記第５のトランジスタとの第７
の接続中点にベースが接続されると共に、エミツタに電
流源が接続されたバツフアトランジスタと、 上記バツフアトランジスタ及び上記電流源との第８の接
続中点に一端で接続されると共に、上記第６の接続中点
及び上記第８のトランジスタとの第９の接続中点に他端
で接続された位相素子とを具え、 上記第１、第３及び第９のトランジスタは、所定バイア
ス電圧で駆動され、 上記第２、第４及び第１０のトランジスタは、可変バイ
アス電圧で駆動され、 上記第５及び第７のトランジスタは、上記第１及び第１
１のトランジスタとの接続中点電位で駆動制御され、 上記第６及び第８のトランジスタは、上記第２及び第１
２のトランジスタの接続中点電位で駆動制御され、 上記第９の接続中点は、上記第１及び第２の差動増幅手
段に供給される上記入力信号の位相を可変して出力する
ことを特徴とする位相シフト回路。 - 【請求項３】上記第１、第２及び第５の差動増幅手段に
接続され、上記入力信号として水晶発振子からの発振出
力を供給する水晶発振手段を具え、フイルタ手段から出
力される出力電圧に基づいて上記可変バイアス電圧を制
御し、上記水晶発振子の発振周波数を所定周波数に引き
込むことを特徴とする請求項１又は請求項２に記載の位
相シフト回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278788A JPH0595283A (ja) | 1991-09-30 | 1991-09-30 | 位相シフト回路 |
| US07/952,656 US5317200A (en) | 1991-09-30 | 1992-09-28 | Phase shift circuit apparatus |
| KR1019920017853A KR100188344B1 (ko) | 1991-09-30 | 1992-09-30 | 위상시프트회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278788A JPH0595283A (ja) | 1991-09-30 | 1991-09-30 | 位相シフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595283A true JPH0595283A (ja) | 1993-04-16 |
Family
ID=17602192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278788A Pending JPH0595283A (ja) | 1991-09-30 | 1991-09-30 | 位相シフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595283A (ja) |
-
1991
- 1991-09-30 JP JP3278788A patent/JPH0595283A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1996016471A1 (en) | CURRENT-CONTROLLED QUADRATURE OSCILLATOR BASED ON DIFFERENTIAL gm/C CELLS | |
| GB2344902A (en) | Level shift circuit with feedback | |
| EP0565299A1 (en) | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits | |
| US20020021174A1 (en) | Variable gain amplifier with high linearity and low noise | |
| US4774478A (en) | Feedback amplifier compensation circuitry | |
| US5469106A (en) | Voltage controlled amplifier which reduces differential gain | |
| US20010040477A1 (en) | Circuit configuration for mixing an input signal and an oscillator signal with one another | |
| JPS6333727B2 (ja) | ||
| US5317200A (en) | Phase shift circuit apparatus | |
| US5225791A (en) | Non-saturating complementary type unity gain amplifier | |
| KR900008026B1 (ko) | 위상 비교기 | |
| JP3112188B2 (ja) | 位相シフト回路 | |
| JPS6031282B2 (ja) | クリスタル同調電圧制御発振器 | |
| US6133763A (en) | High impedance circuit | |
| GB1565302A (en) | Chroma-burst separator and amplifier | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP2001189625A (ja) | 発振回路 | |
| JPH0514078A (ja) | 電圧制御増幅器 | |
| JP3352104B2 (ja) | カレントミラー回路 | |
| JP3278076B2 (ja) | クランプ回路 | |
| JPH03238905A (ja) | 発振回路 | |
| JPH06177654A (ja) | 平衡変調回路 | |
| JP2809647B2 (ja) | 差動増幅器 | |
| JP2818548B2 (ja) | 移相回路 | |
| JPH02135810A (ja) | 利得制御回路 |