JPH06100975B2 - ハ−ドウエア初期診断プログラム実行方式 - Google Patents

ハ−ドウエア初期診断プログラム実行方式

Info

Publication number
JPH06100975B2
JPH06100975B2 JP61048945A JP4894586A JPH06100975B2 JP H06100975 B2 JPH06100975 B2 JP H06100975B2 JP 61048945 A JP61048945 A JP 61048945A JP 4894586 A JP4894586 A JP 4894586A JP H06100975 B2 JPH06100975 B2 JP H06100975B2
Authority
JP
Japan
Prior art keywords
diagnosis
program
initial diagnosis
hardware
rough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61048945A
Other languages
English (en)
Other versions
JPS62205445A (ja
Inventor
英雄 三宅
剛 篠木
光弘 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61048945A priority Critical patent/JPH06100975B2/ja
Publication of JPS62205445A publication Critical patent/JPS62205445A/ja
Publication of JPH06100975B2 publication Critical patent/JPH06100975B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 〔概要〕 電算機システムの立上げ時にCPU、MSC、MS等のハードウ
ェアを診断するためのハードウェア初期診断プログラム
実行方式において、ハードウェアの各ブロック(モジュ
ール)に対して、詳細な診断が行えるファイン・マイク
ロプログラムと、最低限必要な一通りの診断が行えるラ
フ・マイクロプログラムを用意しておき、初期診断時
に、特定のブロックのみ詳細に診断し、他のブロックは
ラフに診断すると共に、次回の初期診断時には別のブロ
ックのみを詳細に診断できるように、ファイン・マイク
ロプログラムとラフ・マイクロプログラムとを回帰的に
組合わせて実行可能とすることにより、初期診断に要す
る時間を短縮すること。
〔産業上の利用分野〕
本発明は、電算機システムの立上げ時に行うハードウェ
アの診断方式に係り、より詳細には、マイクロプログラ
ム制御のCPU、MSC、MS等のハードウェアの診断マイクロ
プログラムの実行方式に関する。
電算機システムは、確実な動作を保障するため、そのシ
ステム立上げ時に、システムを構成するハードウェアの
診断を必要とする。この診断には、詳細な診断及び高速
終了の2点が要求されるが、この2点は相反する要求で
あり、通常はどちらか一方が犠牲にされていた。
〔従来の技術〕
従来のハードウェア初期診断プログラム実行方式が適用
される電算機システムの例を第6図に示す。図におい
て、1は記憶装置(以下MSという)、2は記憶装置制御
装置(以下、MSCという)、3はマイクロプログラム制
御の中央処理装置(以下、CPUという)であり、CPU3内
の4はマイクロプログラムを記憶する制御記憶(以下、
CSという)、5は診断制御システム(以下、SVPとい
う)である。また、SVP内の5′はSVP5の記憶領域内の
診断マイクロプログラムである。このような電算機シス
テムにおいて、その立上げ時にCPU、MS、MSC等の各ブロ
ック(モジュール)のハードウェアを試験するため、SV
P5内の診断マイクロプログラム5′をCPU3内のCS4に転
送し、診断マイクロプログラム5′を実行させ、その結
果をパネル表示あるいはSVP5を経由等によりオペレータ
等に通知する。
〔発明が解決しようとする問題点〕
以上述べた、従来のハードウェア初期診断実行方式で
は、電算機システムの確実な動作を保障するために必要
なハードウェア・ブロックの詳細な診断を行うには、診
断マイクロプログラムのステップ数が多くなり、SVP5か
らCS4への診断マイクロプログラムの転送時間及び診断
マイクロプログラムの実行時間が多くかかり、初期診断
に要する時間が多くなってしまうという問題点を有して
いた。
〔問題点を解決するための手段〕
上記問題点を解決するため、この発明においては、第1
図に示す如く、MS1、MSC2、CPU3、CS4、SVP5等を具備す
る電算機システムにおいて、SVP5内に、ハードウェアの
ブロックに対応して詳細に診断するファイン・マイクロ
プログラムMICRO1′、2′、3′および最低限必要な診
断を行うラフ・マイクロプログラムMICRO1、2、3を用
意しておき、初回の初期診断時に、特定のブロックのみ
詳細に診断し、他のブロックはラフに診断するようにフ
ァイン・マイクロプログラムとラフ・マイクロプログラ
ムを組合わせ、次回の初期診断時には、別のブロックの
みを詳細に診断するように、ファイン・マイクロプログ
ラムとラフ・マイクロプログラムを回帰的に組合わせて
電算機システムの全体の診断を比較的短時間で行いうる
ようにし、かつ所定回数の初期診断を繰返すことによ
り、必ず1回は各ブロックが詳細な診断を受けるように
したことを特徴とする。
〔作用〕
以上のように構成することにより、システム全体の診断
時間を大幅に短縮することができると共に、予めきめら
れた所定回数の立上げを繰返すと、システムを構成する
各ブロックが1回は必ず詳細な診断を受けることにな
り、確実な動作を保障するに必要な診断をも受けること
ができる。
〔実施例〕
以下、第2図、第3図を用いてこの発明の一実施例を説
明する。第2図はこの発明のプログラム実行方式を説明
するための電算機システムの概要を示しており、第3図
はこの発明のプログラム実行方式に用いる診断マイクロ
プログラム例を示している。
第2図において、第6図の従来例を説明した図面と同一
の個所には同一の番号が付与されているので詳細な説明
は省く。この第2図においては、SVP5内には、転送部5
1、制御部52、カウンタ53、マイクロプログラム起動部5
4が設けられており、転送部51には読出部55を介して診
断プログラム保持部56が接続されている。
第2図の診断プログラム保持部には、例えば第3図に示
す如き診断用のマイクロプログラムμ1、μ2、μ3が
格納されている。この場合、診断対象のシステムをa、
b、cの3つのブロックに分けた場合において、ブロッ
クa、b、cを最低限の診断を行うラフ・マイクロプロ
グラムA、B、Cと、これらのブロックa、b、cを詳
細に診断するファイン・マイクロプログラムA′、
B′、C′を、第3図に示す如く組合せたもので、前記
診断用のマイクロプログラムμ1〜μ3が構成されてい
る。ブロックa、b、cのわけ方は固定されるものでは
ないが、例えばaをMS1、bをMSC2、cをCPU3としても
よく、aをMS1とMSC2をまとめたもの、bとcをCPUを2
分したものとしてもよく、ブロックの状態に応じ勿論ラ
フ・マイクロプログラムA〜C、ファイン・マイクロプ
ログラムA′〜C′の内容も当然変更されるものであ
る。
第3図において、μ1はブロックaを詳細に診断するフ
ァイン・マイクロプログラムA′と、ブロックb、cを
最低限の診断を行うラフ・マイクロプログラムB、Cが
組合され、μ2はブロックbを詳細に診断するファイン
・マイクロプログラムB′と、ブロックa、cを最低限
の診断を行うラフ・マイクロプログラムA、Cが組合さ
れ、μ3はブロックcを詳細に診断するファイン・マイ
クロプログラムC′と、ブロックa、bを詳細に診断す
るラフ・マイクロプログラムA、Bが組合されている。
転送部51は制御部52の制御を受け、カウンタ53の値に応
じて読出部55を介して診断プログラム保持部56からμ1
〜μ3のうち特定のものを取出してCS4に転送し、マイ
クロプログラム起動部54からの起動信号により、これを
実行して電算機側の診断を行う。
例えば、カウンタ53の数値0、1、2に応じてμ1、μ
2、μ3が順次取出されるものとすれば、初めの電算機
システムの立上げのときカウンタ53が数値0であるの
で、μ1によりブロックaが詳細に診断され、ブロック
b、cは最低限の診断が行われる。2回目に電算機シス
テムを立上げるときには、カウンタ53は数値1を出力し
ているので、第3図(ロ)に示すμ2がCS4に格納さ
れ、これによりブロックbが詳細に診断され、ブロック
a、cは最低限の診断が行われる。そして3回目に電算
機システムを立上げるときには、カウンタ53は数値2を
出力しているので、第3図(ハ)に示すμ3がCS4に格
納され、これにもとづきブロックcが詳細に診断され、
ブロックa、bは最低限の診断が行われる。
以後4回目以後の立上げの毎にカウンタ53は前記の状態
すなわち0→1→2→0→1→2と変化し、それぞれカ
ウント値に応じて、第3図(イ)、(ロ)、(ハ)に示
す組合わせでの診断用マイクロプログラムμ1〜μ3が
順次選択されることになる。
このように診断プログラムを構成することにより、診断
プログラム全体の長さを短くすることができ、短時間の
うちに診断を終了することができる。また、立上げの毎
に、詳細な診断が行われるブロックが変り、各ブロック
は所定の立上げ回数毎に、上記の実施例の場合は立上げ
回数3回毎に詳細な診断が行われることとなる。現在の
電算機システムの信頼性が非常に高くなっていることを
考慮すると、立上げ毎に詳細な診断を行うことは必ずし
も必要でなく、このような診断方式によっても電算機シ
ステムの信頼性を実質的に低下させることはない。
以上は、電算機システムをa、b、cの3ブロックに分
けた場合を示したが、ブロック数は3に限定されるもの
ではなく、2でも、また4以上でも良いことはいうまで
もない。
次に本発明の他の実施例を第4図及び第5図において説
明する。
第4図は、一般にn個のブロックをもつ電算システムの
場合の例を示す。即ち、第4図(イ)に示すように、SV
P5に1〜nのラフ・マイクロプログラムと同じく1′〜
n′のファイン・マイクロプログラムを接続しておき、
それをSVP5内のカウンタのカウント値によって回帰的に
組合わせて用いる。第4図(ロ)は、この場合の例を示
す。カウント値が1のときは、ファイン・マイクロプロ
グラム1′を選択し、他は、ラフ・マイクロプログラム
2〜n−1、nを選ぶ。これによれば、第1のブロック
のみを詳細に診断し、他は最低限の診断することにな
る。次に、カウント値が2の時には、第2のブロックを
詳細に診断するため、ファイン・マイクロプログラム
2′を選択し、他はラフ・マイクロプログラムを選択し
ておく。
以下、カウント値の3、4、…n−1、nに応じて、第
4図(ロ)に示すように特定のブロックのみファイン・
マイクロプログラムによって詳細な診断が行われるよう
にする。そして、カウント値が変化する毎に、詳細な診
断を受けるブロックが変化するように構成する。
なお、CPU3内のCS4に転送された各マイクロプログラム
は、第5図(イ)又は(ロ)に示すような状態で配置さ
れている。
第5図(イ)はカウント値に応じて適宜選択されたラフ
・マイクロプログラムおよびファイン・マイクロプログ
ラムを連続的にCS上に格納した場合を示し、また同
(ロ)はラフ・マイクロプログラムまたはファイン・マ
イクロプログラムをCSのブロック毎に1つ格納するもの
である。
第5図(イ)の場合は、CS上の領域を連続的に読出せば
よいが、第5図(ロ)の場合は、各マイクロプログラム
の終りに次のブロック先頭への分岐マイクロ命令が必要
である。しかし、第5図の場合には、各ブロックに1つ
のマイクロプログラムが格納されているので、その次の
ブロック先頭への分岐マイクロ命令はきわめて簡単に付
加されるのみならず、マイクロプログラム中に分岐用の
ステップが存在する場合でもその位置はこれまたきわめ
て簡単に付加される。しかし第5図(イ)の場合は、フ
ァイン・マイクロプログラムの位置により分岐先が可変
なので、分岐先をSVPが演算するのに少し複雑な計算が
必要となる。
なお、第4図および第5図の例では、ファイン・マイク
ロプログラムが1つのみ実行される場合について説明し
たが、ファイン・マイクロプログラムは1のみに限定さ
れるものではなく、2でも、3でも可能である。
〔発明の効果〕
以上述べたような本発明のハードウェア初期診断プログ
ラム実行方式によれば、立上げの際の診断に要する時間
を大幅に短縮することができ、しかも、全ての立上げ時
ではないがシステムを構成するブロックの全てを、所定
の立上げ毎に詳細に診断することができるので、短時間
のうちに立上げ時の初期診断として実際上充分なハード
ウェアの試験を行うことができる。
【図面の簡単な説明】
第1図は本発明の原理を示す図であり、 第2図は本発明の一実施例を示す図であり、 第3図は診断マイクロプログラムの組合せ例であり、 第4図は本発明の他の実施例を示す図であり、 第5図はCS上のプログラムモジュール配置例であり、 第6図は従来例を説明するための図である。 1……記憶装置、2……記憶装置制御装置 3……中央処理装置、4……制御記憶、 5……診断制御システム、51……転送部 52……制御部、53……カウンタ 54……マイクロプログラム起動部 55……読出部 56……診断プログラム保持部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】データ処理システムの立上げ時に行うハー
    ドウェア初期診断プログラム実行方式において、 ハードウェアをシステムを構成するブロック(1、2、
    3…)に分け、 各ブロックに対して詳細な診断を行うファイン・マイク
    ロプログラム(MICRO1′、2′、3′…)と少なくとも
    最低限必要な診断を行うラフ・マイクロプログラム(MI
    CRO1、2、3…)を用意しておき、 最初の初期診断実行時に、特定のブロックの詳細な診断
    を行い、残りは少なくとも最低限必要な診断を行うよう
    にし、次の初期診断実行時には別のブロックの詳細な診
    断を行うようにファイン・マイクロプログラムとラフ・
    マイクロプログラムとを回帰的に組合わせることを特徴
    とするハードウェア初期診断プログラム実行方式。
  2. 【請求項2】前記初期診断実行時に、予めラフ・マイク
    ロプログラムとファイン・マイクロプログラムを組合わ
    せた複数の初期診断プログラムを用意して順次選択する
    ようにしたことを特徴とする特許請求の範囲第(1)項
    記載のハードウェア初期診断プログラム実行方式。
  3. 【請求項3】前記初期診断実行時に、予めラフ・マイク
    ロプログラムと、ファイン・マイクロプログラムを別に
    用意して、初期診断実行時にこれらを選択的に組合わせ
    て初期診断プログラムを用意するようにしたことを特徴
    とする特許請求の範囲第(1)項記載のハードウェア初
    期診断プログラム実行方式。
JP61048945A 1986-03-06 1986-03-06 ハ−ドウエア初期診断プログラム実行方式 Expired - Lifetime JPH06100975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61048945A JPH06100975B2 (ja) 1986-03-06 1986-03-06 ハ−ドウエア初期診断プログラム実行方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048945A JPH06100975B2 (ja) 1986-03-06 1986-03-06 ハ−ドウエア初期診断プログラム実行方式

Publications (2)

Publication Number Publication Date
JPS62205445A JPS62205445A (ja) 1987-09-10
JPH06100975B2 true JPH06100975B2 (ja) 1994-12-12

Family

ID=12817412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048945A Expired - Lifetime JPH06100975B2 (ja) 1986-03-06 1986-03-06 ハ−ドウエア初期診断プログラム実行方式

Country Status (1)

Country Link
JP (1) JPH06100975B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5509568B2 (ja) * 2008-10-03 2014-06-04 富士通株式会社 コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム

Also Published As

Publication number Publication date
JPS62205445A (ja) 1987-09-10

Similar Documents

Publication Publication Date Title
JPS58219644A (ja) 命令実行方式
US4550369A (en) Apparatus and method for processing macroinstructions and microinstructions
JPS62205445A (ja) ハ−ドウエア初期診断プログラム実行方式
KR940002275B1 (ko) 정보 처리 시스템에 로우딩된 프로그램의 실행의 관찰 방법 및 그 실행 장치
JPS61114345A (ja) 情報処理装置の診断方式
JPS6339928B2 (ja)
JP2591002B2 (ja) 情報処理装置
JPS62219140A (ja) デ−タ処理機のデバツク制御方式
JPH0648453B2 (ja) 周辺装置初期化制御方式
JPS6326416B2 (ja)
JPH0341528A (ja) 計算機における診断装置
JPH01263739A (ja) 情報処理装置
JPH0474254A (ja) マイクロプロセッサ診断方式
JPS5822765B2 (ja) 電子計算機システムにおけるプログラムロ−ド方式
JPH02183330A (ja) データ処理装置
JPS6020771B2 (ja) マイクロ診断方式
JPH0239812B2 (ja)
JPS6242254A (ja) チヤネルイニシヤライズ方式
JPS59186048A (ja) マイクロプログラム制御方式
JPS62231337A (ja) マイクロプロセツサ
JPS58154055A (ja) デイスク装置の試験装置
JPS6028014B2 (ja) マイクロプロセツサ
JPS63311445A (ja) 会話型試験プログラムファイル生成処理システム
JPH0375909B2 (ja)
JPS60142741A (ja) マイクロプログラム診断装置