JPH06101493B2 - プラスチツクチツプキヤリア - Google Patents
プラスチツクチツプキヤリアInfo
- Publication number
- JPH06101493B2 JPH06101493B2 JP61071543A JP7154386A JPH06101493B2 JP H06101493 B2 JPH06101493 B2 JP H06101493B2 JP 61071543 A JP61071543 A JP 61071543A JP 7154386 A JP7154386 A JP 7154386A JP H06101493 B2 JPH06101493 B2 JP H06101493B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- lead
- resin
- chip carrier
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、IC,LSI等の接続に用いられるプラスチックチ
ップキャリアに関するものである。
ップキャリアに関するものである。
従来の技術 近年、IC,LSIの高密度化に伴い、パッケージもデュアル
インラインからフラットパッケージタイプへと変ってき
ている。
インラインからフラットパッケージタイプへと変ってき
ている。
そして、さらに小型，薄型高密度化の要望に対し、フィ
ルムキャリアタイプのものが用いられてきている。
ルムキャリアタイプのものが用いられてきている。
これは、従来のものがICチップのパッド上に全ワイヤー
を一本一本ボンディングしていたのに対し、フィルムキ
ャリアではフィルムのインナーリードをICチップのパッ
ドに一度に熱圧着するため、作業性が良く、パッケージ
をしないことと、ワイヤーをたるませることもないた
め、厚みが薄く，軽く小型化に出来るという利点を有し
ている。しかし、その反面，フィルム状であるため、フ
ィルムの熱伸縮，吸湿によるストレスをインナーリード
を受け、断線しやすいという問題も有していた。
を一本一本ボンディングしていたのに対し、フィルムキ
ャリアではフィルムのインナーリードをICチップのパッ
ドに一度に熱圧着するため、作業性が良く、パッケージ
をしないことと、ワイヤーをたるませることもないた
め、厚みが薄く，軽く小型化に出来るという利点を有し
ている。しかし、その反面，フィルム状であるため、フ
ィルムの熱伸縮，吸湿によるストレスをインナーリード
を受け、断線しやすいという問題も有していた。
以下、図面を用いて従来のフィルムキャリアについて説
明する。
明する。
第３図は、本発明の一実施例におけるフィルムキャリア
の外観図である。同図において、１はICチップ、２はIC
チップ１上に設けられたパッド、３はフィルムで、フィ
ルム３の表面に銅箔４が貼付けられている。５はパッド
２と接続されたインナーリードで、６はアウターリード
である。第４図は、フィルムキャリアが基板に装着され
た状態を示す断面図である。同図において、７はインナ
ーリード５と半導体チップ１上に設けられたパッド２を
接続するためのバンプ、８は基板である。
の外観図である。同図において、１はICチップ、２はIC
チップ１上に設けられたパッド、３はフィルムで、フィ
ルム３の表面に銅箔４が貼付けられている。５はパッド
２と接続されたインナーリードで、６はアウターリード
である。第４図は、フィルムキャリアが基板に装着され
た状態を示す断面図である。同図において、７はインナ
ーリード５と半導体チップ１上に設けられたパッド２を
接続するためのバンプ、８は基板である。
発明が解決しようとする問題点 しかしながら、このようなフィルムキャリアは、フィル
ム状であるため外部からのストレスをインナーリード５
は受けやすく、切断されやすいという問題点を有してい
た。
ム状であるため外部からのストレスをインナーリード５
は受けやすく、切断されやすいという問題点を有してい
た。
そこで本発明は外部からのストレスに対してもインナー
リードが切断されにくい、高信頼性のフィルムキャリア
を提供するものである。
リードが切断されにくい、高信頼性のフィルムキャリア
を提供するものである。
問題点を解決するための手段 この目的を達成するため、フィルムに取り付けられたリ
ードと、前記リードの一方の端が接続される半導体チッ
プ部品と、前記リードの一方の端と前記半導体チップ部
品とをトランスファーモールドパッケージする樹脂とを
備え、前記リードの他方の端をフィルムとともに前記樹
脂の外周に沿設しかつ前記樹脂の底面に前記リードが位
置するように構成したものである。
ードと、前記リードの一方の端が接続される半導体チッ
プ部品と、前記リードの一方の端と前記半導体チップ部
品とをトランスファーモールドパッケージする樹脂とを
備え、前記リードの他方の端をフィルムとともに前記樹
脂の外周に沿設しかつ前記樹脂の底面に前記リードが位
置するように構成したものである。
作用 この構成により、インナーリードが切断されにくくな
る。
る。
実施例 以下、本発明の一実施例について、図面を参照して説明
する。
する。
第１図は、本発明の一実施例におけるプラスチックチッ
プキャリアの断面図、第２図は同斜視図である。
プキャリアの断面図、第２図は同斜視図である。
第１図，第２図において、第３図，第４図と同一物には
同一番号を付し説明を省略する。第１図において、９は
パッケージである。同図においてフィルムキャリアの主
要部をエポキシ樹脂でトランスファモールドし、外部端
子はパッケージ９の側面よりフィルム３の外側に銅箔４
が出るようにしてフィルム３とともに下面に曲げられて
いる。また底面にはフィルム３の幅と厚みのくぼみを設
け、フィルム３の先端を位置させる。
同一番号を付し説明を省略する。第１図において、９は
パッケージである。同図においてフィルムキャリアの主
要部をエポキシ樹脂でトランスファモールドし、外部端
子はパッケージ９の側面よりフィルム３の外側に銅箔４
が出るようにしてフィルム３とともに下面に曲げられて
いる。また底面にはフィルム３の幅と厚みのくぼみを設
け、フィルム３の先端を位置させる。
このようにすることにより、インナーリード５の曲線が
少なくなるとともに、アウターリード６がパッケージ９
の下に位置しているため、プリント基板８の取付け面積
が小さくなることになるという効果も有する。
少なくなるとともに、アウターリード６がパッケージ９
の下に位置しているため、プリント基板８の取付け面積
が小さくなることになるという効果も有する。
発明の効果 以上のように本発明は、ICチップとインナーリードで接
続されたフィルムキャリアと、前記フィルムキャリアと
ICチップとトランスファーモールドパッケージする樹脂
とで構成され、前記フィルムキャリアの銅箔面が樹脂の
外側に、フィルムキャリアのアウターリードが樹脂の底
面に位置するので、インナーリードをフィルム３ととも
に曲げるので断線しにくくなる。また、インナーリード
をフィルム３とともに樹脂で成形するのでインナーリー
ドが変形しにくくなる。さらに、アウターリードがパッ
ケージの下に位置するためプリント基板の取付け面積が
小さくなるという効果を有する。
続されたフィルムキャリアと、前記フィルムキャリアと
ICチップとトランスファーモールドパッケージする樹脂
とで構成され、前記フィルムキャリアの銅箔面が樹脂の
外側に、フィルムキャリアのアウターリードが樹脂の底
面に位置するので、インナーリードをフィルム３ととも
に曲げるので断線しにくくなる。また、インナーリード
をフィルム３とともに樹脂で成形するのでインナーリー
ドが変形しにくくなる。さらに、アウターリードがパッ
ケージの下に位置するためプリント基板の取付け面積が
小さくなるという効果を有する。
第１図は本発明の一実施例におけるプラスチックチップ
キャリアの断面図、第２図は同斜視図、第３図は従来の
フィルムキャリアの斜視図、第４図はフィルムキャリア
が基板に装着された状態を示す断面図である。 １……半導体チップ、４……銅箔、５……インナーリー
ド、６……アウターリード。
キャリアの断面図、第２図は同斜視図、第３図は従来の
フィルムキャリアの斜視図、第４図はフィルムキャリア
が基板に装着された状態を示す断面図である。 １……半導体チップ、４……銅箔、５……インナーリー
ド、６……アウターリード。
Claims (1)
- 【請求項１】フィルムに取り付けられたリードと、前記
リードの一方の端が接続される半導体チップ部品と、前
記リードの一方の端と前記半導体チップ部品とをトラン
スファーモールドパッケージする樹脂とを備え、前記リ
ードの他方の端をフィルムとともに前記樹脂の外周に沿
設しかつ前記樹脂の底面に前記リードが位置するように
構成したプラスチックチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61071543A JPH06101493B2 (ja) | 1986-03-28 | 1986-03-28 | プラスチツクチツプキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61071543A JPH06101493B2 (ja) | 1986-03-28 | 1986-03-28 | プラスチツクチツプキヤリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62226636A JPS62226636A (ja) | 1987-10-05 |
| JPH06101493B2 true JPH06101493B2 (ja) | 1994-12-12 |
Family
ID=13463759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61071543A Expired - Lifetime JPH06101493B2 (ja) | 1986-03-28 | 1986-03-28 | プラスチツクチツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101493B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637241A (ja) * | 1992-07-17 | 1994-02-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| FR2745954B1 (fr) * | 1996-03-06 | 1999-10-22 | Itt Composants Instr | Bande metallique predecoupee pour la fabrication de composants electroniques, procede de fabrication de tels composants ainsi obtenus |
| US6972482B2 (en) * | 2003-09-22 | 2005-12-06 | Intel Corporation | Electronic package having a folded flexible substrate and method of manufacturing the same |
| DE102012106425A1 (de) * | 2012-07-17 | 2014-01-23 | Epcos Ag | Bauelement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE891283A (fr) * | 1980-12-08 | 1982-03-16 | Gao Ges Automation Org | Element porteur pour un module a circuit integre |
| JPS57104245A (en) * | 1980-12-19 | 1982-06-29 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPS59222947A (ja) * | 1983-06-02 | 1984-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1986
- 1986-03-28 JP JP61071543A patent/JPH06101493B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62226636A (ja) | 1987-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| JP3332516B2 (ja) | 露出裏面を有する熱強化型半導体デバイスと、その製造方法 | |
| JP4476482B2 (ja) | ロープロファイルボールグリッドアレイ半導体パッケージ、集積回路、印刷回路板、プロセサシステム、ロープロファイルボールグリッドアレイ半導体パッケージを製造する方法、および、半導体ダイを搭載する方法 | |
| KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6306686B1 (en) | Method of fabricating an electronic package with interconnected chips | |
| US6303997B1 (en) | Thin, stackable semiconductor packages | |
| US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6608388B2 (en) | Delamination-preventing substrate and semiconductor package with the same | |
| US20020047213A1 (en) | Multi-chip package type semiconductor device | |
| KR960705357A (ko) | 반도체 장치 | |
| US6249433B1 (en) | Heat-dissipating device for integrated circuit package | |
| KR20020084889A (ko) | 반도체장치 | |
| US20020140073A1 (en) | Multichip module | |
| US6181003B1 (en) | Semiconductor device packaged in plastic package | |
| US20030102545A1 (en) | Semiconductor device | |
| US20050017354A1 (en) | Arrangement for reducing stress in substrate-based chip packages | |
| US6101101A (en) | Universal leadframe for semiconductor devices | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| US20050179119A1 (en) | Miniaturized chip scale package structure | |
| KR100235108B1 (ko) | 반도체 패키지 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| KR950003904B1 (ko) | 반도체 패키지 |