JPH06101801B2 - 水平発振回路 - Google Patents
水平発振回路Info
- Publication number
- JPH06101801B2 JPH06101801B2 JP19110588A JP19110588A JPH06101801B2 JP H06101801 B2 JPH06101801 B2 JP H06101801B2 JP 19110588 A JP19110588 A JP 19110588A JP 19110588 A JP19110588 A JP 19110588A JP H06101801 B2 JPH06101801 B2 JP H06101801B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- horizontal
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機における水平発振回路に関
し、より特定的には水平同期信号に基く第１パルスで発
振回路を駆動すると共に、該発振回路の出力に基く第２
パルスと前記第１パルスの位相を比較する位相制御回路
の位相比較出力により発振位相制御を行なうダイレクト
ドライブ方式の水平発振回路に関するものである。
し、より特定的には水平同期信号に基く第１パルスで発
振回路を駆動すると共に、該発振回路の出力に基く第２
パルスと前記第１パルスの位相を比較する位相制御回路
の位相比較出力により発振位相制御を行なうダイレクト
ドライブ方式の水平発振回路に関するものである。
従来の技術 この様なダイレクトドライブ方式の水平発振回路の従来
例を、第２図を参照して説明する。即ち、図における
（１）は同期分離回路より分離された水平同期信号に基
く水平同期パルス（第３図（ａ）参照）が入力される入
力端子，（２）はこの水平同期パルスの立ち上りでパル
スtdのパルス（第３図（ｂ）参照）を出力する第１単安
定マルチバイブレータ，（３）は前記第１単安定マルチ
バイブレータ（２）から出力されるパルスの立ち下がり
でパルス幅twのパルス（第３図（ｃ）参照）を出力する
第２単安定マルチバイブレータで、この第２単安定マル
チバイブレータ（３）から出力されるパルスは水平発振
パルスとして水平ドライブ回路に送出せられ、この水平
ドライブ回路の出力は水平出力回路を構成する水平出力
トランジスタのベースに送出される。ここで、水平出力
トランジスタのベース波形は第３図（ｄ）に示すように
なっている。（４）は水平出力回路内のフライバックト
ランスより得られる第３図（ｅ）のようなフライバック
パルス（以下、FBパルスと称す）と入力端子（１）に入
力される水平同期パルスの位相比較出力により前記第１
単安定マルチバイブレータ（２）の時定数を変えて位相
差が無くなるよう発振位相制御を行なう位相制御回路
で、該位相制御回路（４）はFBパルスを第３図（ｆ）の
ように波形整形する波形整形回路（５）と、波形整形さ
れたFBパルスと水平同期パルスとを位相比較する位相比
較器（６）と、この位相比較器（６）からの位相比較出
力によりその出力状態が制御されるチャージポンプ
（７）と、このチャージポンプ（７）の出力を受けて前
記第１単安定マルチバイブレータ（２）の時定数を可変
してそのパルス幅tdを制御するローパスフィルタ（以
下、LPFと称す）（８）とで構成されている。
例を、第２図を参照して説明する。即ち、図における
（１）は同期分離回路より分離された水平同期信号に基
く水平同期パルス（第３図（ａ）参照）が入力される入
力端子，（２）はこの水平同期パルスの立ち上りでパル
スtdのパルス（第３図（ｂ）参照）を出力する第１単安
定マルチバイブレータ，（３）は前記第１単安定マルチ
バイブレータ（２）から出力されるパルスの立ち下がり
でパルス幅twのパルス（第３図（ｃ）参照）を出力する
第２単安定マルチバイブレータで、この第２単安定マル
チバイブレータ（３）から出力されるパルスは水平発振
パルスとして水平ドライブ回路に送出せられ、この水平
ドライブ回路の出力は水平出力回路を構成する水平出力
トランジスタのベースに送出される。ここで、水平出力
トランジスタのベース波形は第３図（ｄ）に示すように
なっている。（４）は水平出力回路内のフライバックト
ランスより得られる第３図（ｅ）のようなフライバック
パルス（以下、FBパルスと称す）と入力端子（１）に入
力される水平同期パルスの位相比較出力により前記第１
単安定マルチバイブレータ（２）の時定数を変えて位相
差が無くなるよう発振位相制御を行なう位相制御回路
で、該位相制御回路（４）はFBパルスを第３図（ｆ）の
ように波形整形する波形整形回路（５）と、波形整形さ
れたFBパルスと水平同期パルスとを位相比較する位相比
較器（６）と、この位相比較器（６）からの位相比較出
力によりその出力状態が制御されるチャージポンプ
（７）と、このチャージポンプ（７）の出力を受けて前
記第１単安定マルチバイブレータ（２）の時定数を可変
してそのパルス幅tdを制御するローパスフィルタ（以
下、LPFと称す）（８）とで構成されている。
具体的に、斯る位相比較器（６）は波形整形されたFBパ
ルスと水平同期パルスの立ち下がりを検出して、例えば
FBパルスに対して水平同期パルスが遅れている場合には
その位相差分だけ第１出力端（6a）よりＨレベルを出力
し、逆に進んでいる場合にはその位相差分だけ第２出力
端（6b）よりＨレベルを出力するようになっている。そ
して、前記チャージポンプ回路（７）は前記位相比較器
（６）の第１出力端（6a）がＨレベルの時に前記LPF
（８）を構成する充放電コンデンサを放電する（即ち、
出力電圧を下げる）スイッチング素子とその第２出力端
（6b）がＨレベルの時に充放電コンデンサを充電させる
（即ち、出力電圧を上げる）スイッチング素子とから構
成されており、第1,第２出力端（6a）（6b）が共にＬレ
ベルの時には充放電コンデンサの充電状態に影響を及ぼ
さないようハイインピーダンス状態になる。そして、前
記LPF（８）は前記したように充放電される充放電コン
デンサによりスイッチング素子の切り換えに伴なって生
じる高周波信号成分を抑制すると共に、その充放電コン
デンサの充電状態によって抵抗（９），コンデンサ（1
0）と共に決定される前記第１単安定マルチバイブレー
タ（２）の時定数を可変するようになっている。従っ
て、第４図のＡ部分に示すように例えば波形整形された
FBパルス（第４図（ａ）参照）に対して水平同期パルス
（第４図（ｂ）参照）が遅れた場合、前記位相比較器
（６）の第１出力端（6a）がその位相差分だけＨレベル
（第４図（ｃ）参照）となって、前記チャージポンプ回
路（７）による前記LPF（８）の充放電コンデンサの放
電が行なわれるため、該LPF（８）の出力電圧が低下し
て前記第１単安定マルチバイブレータ（２）の時定数が
可変される。そのため、前記第２単安定マルチバイブレ
ータ（３）から出力されるパルス（水平発振パルス）の
周期が遅くなり、このパルスと同期したFBパルスの位相
が遅れ、水平同期パルスとの位相差が無くなるよう動作
する。
ルスと水平同期パルスの立ち下がりを検出して、例えば
FBパルスに対して水平同期パルスが遅れている場合には
その位相差分だけ第１出力端（6a）よりＨレベルを出力
し、逆に進んでいる場合にはその位相差分だけ第２出力
端（6b）よりＨレベルを出力するようになっている。そ
して、前記チャージポンプ回路（７）は前記位相比較器
（６）の第１出力端（6a）がＨレベルの時に前記LPF
（８）を構成する充放電コンデンサを放電する（即ち、
出力電圧を下げる）スイッチング素子とその第２出力端
（6b）がＨレベルの時に充放電コンデンサを充電させる
（即ち、出力電圧を上げる）スイッチング素子とから構
成されており、第1,第２出力端（6a）（6b）が共にＬレ
ベルの時には充放電コンデンサの充電状態に影響を及ぼ
さないようハイインピーダンス状態になる。そして、前
記LPF（８）は前記したように充放電される充放電コン
デンサによりスイッチング素子の切り換えに伴なって生
じる高周波信号成分を抑制すると共に、その充放電コン
デンサの充電状態によって抵抗（９），コンデンサ（1
0）と共に決定される前記第１単安定マルチバイブレー
タ（２）の時定数を可変するようになっている。従っ
て、第４図のＡ部分に示すように例えば波形整形された
FBパルス（第４図（ａ）参照）に対して水平同期パルス
（第４図（ｂ）参照）が遅れた場合、前記位相比較器
（６）の第１出力端（6a）がその位相差分だけＨレベル
（第４図（ｃ）参照）となって、前記チャージポンプ回
路（７）による前記LPF（８）の充放電コンデンサの放
電が行なわれるため、該LPF（８）の出力電圧が低下し
て前記第１単安定マルチバイブレータ（２）の時定数が
可変される。そのため、前記第２単安定マルチバイブレ
ータ（３）から出力されるパルス（水平発振パルス）の
周期が遅くなり、このパルスと同期したFBパルスの位相
が遅れ、水平同期パルスとの位相差が無くなるよう動作
する。
尚、前記第２単安定マルチバイブレータ（３）のパルス
幅twは、抵抗（11），コンデンサ（12）と共にオペアン
プ（13）の出力によって決定される時定数によって決ま
る。
幅twは、抵抗（11），コンデンサ（12）と共にオペアン
プ（13）の出力によって決定される時定数によって決ま
る。
発明が解決しようとする課題 ところが、斯る従来構成の水平発振回路においては、そ
の水平同期パルスにノイズが重畳された場合、例えば第
４図のＢ部分に示すように水平同期パルスの手前のノイ
ズSN（第４図（ｂ）参照）が重畳された場合、実際はFB
パルスより水平同期パルスの位相の方が僅か遅れている
にも拘らず、このノイズSNが疑似水平同期パルスとなっ
て逆に水平同期パルスの方の位相が進んでいる状態とな
る。従って、ほぼ合致しかけていた位相を約１水平期間
（以下、1Hと称す）分ズラさなければならず、そのため
位相比較器（６）の第２出力端（6b）は連続的にＨレベ
ル状態（第４図（ｄ）参照）となってチャージポンプ回
路（７）とLPF（８）の出力電圧が高くなるが、第１単
安定マルチバイブレータ（２）のパルス幅tdを零には出
来ないため、FBパルスと水平同期パルスの位相が長期間
に渡ってズレる（即ち、ラスター位置が長期間に渡って
ズレる）と謂った問題を生じていた。
の水平同期パルスにノイズが重畳された場合、例えば第
４図のＢ部分に示すように水平同期パルスの手前のノイ
ズSN（第４図（ｂ）参照）が重畳された場合、実際はFB
パルスより水平同期パルスの位相の方が僅か遅れている
にも拘らず、このノイズSNが疑似水平同期パルスとなっ
て逆に水平同期パルスの方の位相が進んでいる状態とな
る。従って、ほぼ合致しかけていた位相を約１水平期間
（以下、1Hと称す）分ズラさなければならず、そのため
位相比較器（６）の第２出力端（6b）は連続的にＨレベ
ル状態（第４図（ｄ）参照）となってチャージポンプ回
路（７）とLPF（８）の出力電圧が高くなるが、第１単
安定マルチバイブレータ（２）のパルス幅tdを零には出
来ないため、FBパルスと水平同期パルスの位相が長期間
に渡ってズレる（即ち、ラスター位置が長期間に渡って
ズレる）と謂った問題を生じていた。
本発明はこのような点に鑑みなされたものであって、水
平同期パルスにノイズが重畳された場合に起こる誤った
発振位相制御を補正することが出来る水平発振回路を提
供することを目的とする。
平同期パルスにノイズが重畳された場合に起こる誤った
発振位相制御を補正することが出来る水平発振回路を提
供することを目的とする。
課題を解決するための手段 上記の目的を達成するため本発明では、水平同期信号に
基く第１パルスで発振回路を駆動すると共に、該発振回
路の出力に基く第２パルスと前記第１パルスの位相を比
較する位相制御回路の位相比較出力により発振位相制御
を行なうダイレクトドライブ方式の水平発振回路におい
て、前記位相制御回路の出力が所定の値を越えると該位
相制御回路内の位相比較器を１水平期間以上の所定期間
リセット状態になす制御手段を設けたものである。
基く第１パルスで発振回路を駆動すると共に、該発振回
路の出力に基く第２パルスと前記第１パルスの位相を比
較する位相制御回路の位相比較出力により発振位相制御
を行なうダイレクトドライブ方式の水平発振回路におい
て、前記位相制御回路の出力が所定の値を越えると該位
相制御回路内の位相比較器を１水平期間以上の所定期間
リセット状態になす制御手段を設けたものである。
作用 このような構成にすると、例えば水平同期パルスにノイ
ズが重畳されて、位相制御回路が誤動作を起した場合、
その位相制御回路の出力が所定の値を越えたのを検出し
て、制御手段により、その位相比較器を１水平期間以上
の所定期間リセット状態にする。
ズが重畳されて、位相制御回路が誤動作を起した場合、
その位相制御回路の出力が所定の値を越えたのを検出し
て、制御手段により、その位相比較器を１水平期間以上
の所定期間リセット状態にする。
実施例 以下、本発明の一実施例について図面と共に説明する。
尚、従来と同一部分については同一符号を付すと共にそ
の説明を省略する。
尚、従来と同一部分については同一符号を付すと共にそ
の説明を省略する。
即ち、本実施例に依れば第１図に示す如く前記位相制御
回路（４）の出力が所定の値を越えると、該位相制御回
路（４）内の位相比較器（６）を１水平期間以上の所定
期間リセット状態になす制御回路（14）を設けたもので
あり、この様にすると例えば水平同期パルスにノイズが
重畳されて前記位相制御回路（４）が誤動作を起し、そ
の出力が所定の値を越えた状態で固定してしまう、所謂
ロック状態に陥いるのを防ぐことが出来る。
回路（４）の出力が所定の値を越えると、該位相制御回
路（４）内の位相比較器（６）を１水平期間以上の所定
期間リセット状態になす制御回路（14）を設けたもので
あり、この様にすると例えば水平同期パルスにノイズが
重畳されて前記位相制御回路（４）が誤動作を起し、そ
の出力が所定の値を越えた状態で固定してしまう、所謂
ロック状態に陥いるのを防ぐことが出来る。
具体的に、斯る制御回路（14）は前記LPF（８）の出力
電圧を可変抵抗（15）によって決まる基準電圧と比較し
該LPF（８）の出力電圧が基準電圧より高くなった場合
にその出力がＨレベルとなる電圧比較器（16）と、この
電圧比較器（16）の出力の立ち上りで抵抗（17）とコン
デンサ（18）の時定数で決定されるパルス幅（1H分以
上）のパルスを出力する第３単安定マルチバイブレータ
（19）と、この第３単安定マルチバイブレータ（19）の
パルス出力期間中水平同期パルスを側路して前記位相比
較器（６）をリセット状態にするスイッチ回路（20）
と、バッファ（21）とで構成されている。
電圧を可変抵抗（15）によって決まる基準電圧と比較し
該LPF（８）の出力電圧が基準電圧より高くなった場合
にその出力がＨレベルとなる電圧比較器（16）と、この
電圧比較器（16）の出力の立ち上りで抵抗（17）とコン
デンサ（18）の時定数で決定されるパルス幅（1H分以
上）のパルスを出力する第３単安定マルチバイブレータ
（19）と、この第３単安定マルチバイブレータ（19）の
パルス出力期間中水平同期パルスを側路して前記位相比
較器（６）をリセット状態にするスイッチ回路（20）
と、バッファ（21）とで構成されている。
従って、第４図のＢ部分に示すように水平同期パルスの
手前にノイズSN（第４図（ｂ）参照）が重畳されて位相
が約1Hズレた状態になることにより、前記位相比較器
（６）の第２出力端（6b）が連続的にＨレベル状態とな
って前記LPF（８）の出力電圧が基準電圧より高くなっ
た場合、前記電圧比較器（16）の出力が立ち上がって前
記第３単安定マルチバイブレータ（19）より所定期間パ
ルスが出力されることになる。そして、このパルス出力
期間中前記スイッチ回路（20）により前記位相比較器
（６）に入力される水平同期パルスが側路され、前記位
相比較器（６）が第２出力端（6b）のＨレベル状態から
解除されることになる。
手前にノイズSN（第４図（ｂ）参照）が重畳されて位相
が約1Hズレた状態になることにより、前記位相比較器
（６）の第２出力端（6b）が連続的にＨレベル状態とな
って前記LPF（８）の出力電圧が基準電圧より高くなっ
た場合、前記電圧比較器（16）の出力が立ち上がって前
記第３単安定マルチバイブレータ（19）より所定期間パ
ルスが出力されることになる。そして、このパルス出力
期間中前記スイッチ回路（20）により前記位相比較器
（６）に入力される水平同期パルスが側路され、前記位
相比較器（６）が第２出力端（6b）のＨレベル状態から
解除されることになる。
尚、本実施例のスイッチ回路として、具体的にはスイッ
チングトランジスタ或いはリレースイッチ等を用いるも
のとする。
チングトランジスタ或いはリレースイッチ等を用いるも
のとする。
発明の効果 上述した如く本発明の水平発振回路であれば、ノイズ等
の影響を受けてその発振位相制御が誤っても直ちに補正
することが出来るので、その発振位相制御が所謂ロック
状態に陥って長期間ラスター位置ズレを起こすと謂った
不都合を生じない。
の影響を受けてその発振位相制御が誤っても直ちに補正
することが出来るので、その発振位相制御が所謂ロック
状態に陥って長期間ラスター位置ズレを起こすと謂った
不都合を生じない。
第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図、第３図はその動作説明に供する信号波
形図、第４図はそのノイズ重畳時における動作説明に供
する信号波形図である。 （２）……第１単安定マルチバイブレータ， （４）……位相制御回路，（６）……位相比較器， （14）……制御回路， （19）……第３単安定マルチバイブレータ。
例を示す回路図、第３図はその動作説明に供する信号波
形図、第４図はそのノイズ重畳時における動作説明に供
する信号波形図である。 （２）……第１単安定マルチバイブレータ， （４）……位相制御回路，（６）……位相比較器， （14）……制御回路， （19）……第３単安定マルチバイブレータ。
Claims (1)
- 【請求項１】水平同期信号に基く第１パルスで発振回路
を駆動すると共に、該発振回路の出力に基く第２パルス
と前記第１パルスの位相を比較する位相制御回路の位相
比較出力により発振位相制御を行なうダイレクトドライ
ブ方式の水平発振回路において、前記位相制御回路の出
力が所定の値を越えると該位相制御回路内の位相比較器
を１水平期間以上の所定期間リセット状態になす制御手
段を設けたことを特徴とする水平発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19110588A JPH06101801B2 (ja) | 1988-07-29 | 1988-07-29 | 水平発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19110588A JPH06101801B2 (ja) | 1988-07-29 | 1988-07-29 | 水平発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239773A JPH0239773A (ja) | 1990-02-08 |
| JPH06101801B2 true JPH06101801B2 (ja) | 1994-12-12 |
Family
ID=16268936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19110588A Expired - Fee Related JPH06101801B2 (ja) | 1988-07-29 | 1988-07-29 | 水平発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101801B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965210A (en) * | 1987-09-29 | 1990-10-23 | Modrovich Ivan Endre | Stable reagent for determining bilirubin in serum and method of preparation |
| JP2817769B2 (ja) * | 1994-12-28 | 1998-10-30 | 日本電気株式会社 | 光増幅装置及びそれを用いた半導体レーザ装置，並びにそれらの駆動方法 |
-
1988
- 1988-07-29 JP JP19110588A patent/JPH06101801B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239773A (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH071423B2 (ja) | パルス発生回路 | |
| JPS626389B2 (ja) | ||
| EP0103928B1 (en) | Line synchronizing circuit for a picture display device | |
| JPH0239773A (ja) | 水平発振回路 | |
| KR950005053B1 (ko) | 위상 제어회로의 제어속도를 자동으로 전환하는 회로 | |
| JPS6161308B2 (ja) | ||
| JPH0519388B2 (ja) | ||
| JPH09223960A (ja) | 位相同期装置 | |
| EP1109404A2 (en) | Video signal processor | |
| JPS62293Y2 (ja) | ||
| KR100247288B1 (ko) | 내노이즈성이 개선된 라인 락 장치 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPS62216588A (ja) | 水平位相シフト回路 | |
| JPS6151828B2 (ja) | ||
| JPH10173520A5 (ja) | ||
| US7184096B2 (en) | Method and circuit for providing a horizontal scan signal for a television set | |
| JPS5915235B2 (ja) | 位相同期装置 | |
| JP3291944B2 (ja) | Ｐｌｌ回路 | |
| JPH04257168A (ja) | テレビジョン受像機 | |
| JP4168524B2 (ja) | Ｐｌｌ回路 | |
| JPS6259951B2 (ja) | ||
| KR100228664B1 (ko) | 영상신호 유무판별장치 | |
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 | |
| JPS6141192B2 (ja) | ||
| JPH06253234A (ja) | 信号復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |