JPH06103248A - 並列処理計算機 - Google Patents
並列処理計算機Info
- Publication number
- JPH06103248A JPH06103248A JP4250858A JP25085892A JPH06103248A JP H06103248 A JPH06103248 A JP H06103248A JP 4250858 A JP4250858 A JP 4250858A JP 25085892 A JP25085892 A JP 25085892A JP H06103248 A JPH06103248 A JP H06103248A
- Authority
- JP
- Japan
- Prior art keywords
- data
- broadcast
- mode
- processing element
- broadcasting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012545 processing Methods 0.000 title claims abstract description 109
- 230000006854 communication Effects 0.000 claims abstract description 16
- 238000004891 communication Methods 0.000 claims abstract description 16
- 238000012546 transfer Methods 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000013598 vector Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- SUBDBMMJDZJVOS-UHFFFAOYSA-N 5-methoxy-2-{[(4-methoxy-3,5-dimethylpyridin-2-yl)methyl]sulfinyl}-1H-benzimidazole Chemical compound N=1C2=CC(OC)=CC=C2NC=1S(=O)CC1=NC=C(C)C(OC)=C1C SUBDBMMJDZJVOS-UHFFFAOYSA-N 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【構成】 全ての処理要素を放送可能モードに設定した
後、放送禁止モードにすべき処理要素にホスト計算機1
2から放送禁止指定パケットを入力し、全ての処理要素
を放送許可モードあるいは放送禁止モードに設定する。
ホスト計算機12の命令によって、放送禁止モードの処
理要素にデータを放送しない放送パケットを入力する
と、放送許可モードの処理要素では、放送パケットが
保持するデータを自身のメモリまたはレジスタに書き込
み、PE番号をインクリメントして隣接するプロセサに
向けて転送する。放送禁止モードの処理要素では、デー
タを自身のメモリには書き込まずにプロセサ番号のイン
クリメントのみを行う。 【効果】 任意の処理要素に放送パケットのデータを書
き込める。
後、放送禁止モードにすべき処理要素にホスト計算機1
2から放送禁止指定パケットを入力し、全ての処理要素
を放送許可モードあるいは放送禁止モードに設定する。
ホスト計算機12の命令によって、放送禁止モードの処
理要素にデータを放送しない放送パケットを入力する
と、放送許可モードの処理要素では、放送パケットが
保持するデータを自身のメモリまたはレジスタに書き込
み、PE番号をインクリメントして隣接するプロセサに
向けて転送する。放送禁止モードの処理要素では、デー
タを自身のメモリには書き込まずにプロセサ番号のイン
クリメントのみを行う。 【効果】 任意の処理要素に放送パケットのデータを書
き込める。
Description
【0001】
【産業上の利用分野】この発明は並列処理計算機に関
し、特にたとえば複数の処理要素を含み、処理要素間に
おいて、各処理要素に付与された処理要素番号に従って
データの送受信を行う、並列処理計算機に関する。
し、特にたとえば複数の処理要素を含み、処理要素間に
おいて、各処理要素に付与された処理要素番号に従って
データの送受信を行う、並列処理計算機に関する。
【0002】
【従来の技術】近年、実用的な並列処理計算機の実現に
向けて研究が進められている。特に、半導体技術の進歩
に伴い、通信制御部とデータ処理部とを1チップLSI
の処理要素として実現し、この処理要素LSIを多数個
接続して並列処理計算機を実現する研究が多く見られ
る。
向けて研究が進められている。特に、半導体技術の進歩
に伴い、通信制御部とデータ処理部とを1チップLSI
の処理要素として実現し、この処理要素LSIを多数個
接続して並列処理計算機を実現する研究が多く見られ
る。
【0003】たとえば、昭和59年(1984年)4月
9日付で発行された“日経エレクトロニクス(Nikkei El
ectronics)”の第181頁から第218頁に開示されて
いる並列処理計算機においては、ImPP(Image Pipel
ined Processor) と呼ばれる1チップの処理要素を複数
個リング状に接続してデータの送受信を行う、データ通
信システムが構成される。
9日付で発行された“日経エレクトロニクス(Nikkei El
ectronics)”の第181頁から第218頁に開示されて
いる並列処理計算機においては、ImPP(Image Pipel
ined Processor) と呼ばれる1チップの処理要素を複数
個リング状に接続してデータの送受信を行う、データ通
信システムが構成される。
【0004】また、本件発明者等は、情報処理学会第3
8回(平成元年(1989年)前期)全国大会論文集2
T−2の第1048頁−1049頁に開示されているよ
うに、1チップ化された処理要素を最大1024台接続
した大規模並列データ駆動計算機EDDEN(Enhanced
Data Driven ENgine) の開発を進めている。これらの従
来の並列処理計算機では、ホスト計算機から各処理要素
にデータを入力する場合、処理要素毎にデータをロード
するか、または全ての処理要素に同じデータを放送(ブ
ロードキャスト)するしかできない。
8回(平成元年(1989年)前期)全国大会論文集2
T−2の第1048頁−1049頁に開示されているよ
うに、1チップ化された処理要素を最大1024台接続
した大規模並列データ駆動計算機EDDEN(Enhanced
Data Driven ENgine) の開発を進めている。これらの従
来の並列処理計算機では、ホスト計算機から各処理要素
にデータを入力する場合、処理要素毎にデータをロード
するか、または全ての処理要素に同じデータを放送(ブ
ロードキャスト)するしかできない。
【0005】
【発明が解決しようとする課題】したがって、一部の処
理要素にはデータを入力させたくない場合には、データ
を放送することはできない。したがって、データを入力
させたくないプロセサ以外の全てのプロセサに対して、
各処理要素毎にデータをロードしていかなければなら
ず、手間がかかってしまうという問題点があった。
理要素にはデータを入力させたくない場合には、データ
を放送することはできない。したがって、データを入力
させたくないプロセサ以外の全てのプロセサに対して、
各処理要素毎にデータをロードしていかなければなら
ず、手間がかかってしまうという問題点があった。
【0006】それゆえに、この発明の主たる目的は、任
意の処理要素にのみ同じデータを放送できる、並列処理
計算機を提供することである。
意の処理要素にのみ同じデータを放送できる、並列処理
計算機を提供することである。
【0007】
【課題を解決するための手段】この発明は、複数の処理
要素、複数の処理要素を結合してネットワークを構成す
る通信線、および各処理要素を放送禁止モードおよび放
送許可モードのいずれかに設定する放送モード設定手段
を備え、放送許可モードに設定された処理要素のみが放
送データを取り込む、並列処理計算機である。
要素、複数の処理要素を結合してネットワークを構成す
る通信線、および各処理要素を放送禁止モードおよび放
送許可モードのいずれかに設定する放送モード設定手段
を備え、放送許可モードに設定された処理要素のみが放
送データを取り込む、並列処理計算機である。
【0008】
【作用】放送モード設定手段によって、各処理要素を放
送許可モードあるいは放送禁止モードに設定する。そし
て、放送禁止モードの処理要素には放送しない放送パケ
ットを入力すると、放送許可モードの処理要素では、放
送パケットが保持する放送データを自身のメモリまたは
レジスタに書き込み、プロセサ番号をインクリメントし
て放送パケットを隣接プロセサに転送する。放送禁止モ
ードの処理要素では、放送パケットが保持する放送デー
タを自身のメモリおよびレジスタに書き込まず、プロセ
サ番号のインクリメントだけを行い、放送パケットを隣
接プロセサに転送する。これを処理要素のモードに応じ
て繰り返すことによって、放送許可モードの全ての処理
要素に放送パケットが保持する放送データを書き込む。
送許可モードあるいは放送禁止モードに設定する。そし
て、放送禁止モードの処理要素には放送しない放送パケ
ットを入力すると、放送許可モードの処理要素では、放
送パケットが保持する放送データを自身のメモリまたは
レジスタに書き込み、プロセサ番号をインクリメントし
て放送パケットを隣接プロセサに転送する。放送禁止モ
ードの処理要素では、放送パケットが保持する放送デー
タを自身のメモリおよびレジスタに書き込まず、プロセ
サ番号のインクリメントだけを行い、放送パケットを隣
接プロセサに転送する。これを処理要素のモードに応じ
て繰り返すことによって、放送許可モードの全ての処理
要素に放送パケットが保持する放送データを書き込む。
【0009】
【発明の効果】この発明によれば、任意の処理要素に、
放送パケットが保持する放送データを書き込むことがで
きる。この発明の上述の目的,その他の目的,特徴およ
び利点は、図面を参照して行う以下の実施例の詳細な説
明から一層明らかとなろう。
放送パケットが保持する放送データを書き込むことがで
きる。この発明の上述の目的,その他の目的,特徴およ
び利点は、図面を参照して行う以下の実施例の詳細な説
明から一層明らかとなろう。
【0010】
【実施例】図1はこの発明の一実施例としてのデータ駆
動並列処理計算機を示すブロック図である。以下におい
てはこの発明がデータ駆動並列処理計算機に適用された
場合について説明するが、この発明は、特に言及した場
合を除いて、データ駆動形以外の並列処理計算機にも同
様に適用できることを予め指摘しておく。
動並列処理計算機を示すブロック図である。以下におい
てはこの発明がデータ駆動並列処理計算機に適用された
場合について説明するが、この発明は、特に言及した場
合を除いて、データ駆動形以外の並列処理計算機にも同
様に適用できることを予め指摘しておく。
【0011】図1を参照して、この実施例の並列処理計
算機10はホスト計算機(これは上位ネットワークであ
ってもよい)12を含み、このホスト計算機(または上
位ネットワーク)12が、インタフェース14を介し
て、ネットワーク16に結合される。このインタフェー
ス14はバスインタフェースまたはクラスタインタフェ
ースである。
算機10はホスト計算機(これは上位ネットワークであ
ってもよい)12を含み、このホスト計算機(または上
位ネットワーク)12が、インタフェース14を介し
て、ネットワーク16に結合される。このインタフェー
ス14はバスインタフェースまたはクラスタインタフェ
ースである。
【0012】ネットワーク16はメッシュ配列された多
数の処理要素PE00−PEmnを含む。処理要素PE00−
PEmnの各々は、具体的には、図2に示すように構成さ
れる。ネットワーク16上においては、処理要素PE00
−PEmnはトーラスメッシュネットワークとして構成さ
れる。なお、トーラスメッシュネットワークとは、多数
の処理要素をマトリクス状に配置し、行方向の処理要素
を互いに循環的に結合しかつ列方向の処理要素を互いに
循環的に結合する行方向通信線RCおよび列方向通信線
CCによって、任意の処理要素間におけるデータ通信を
可能にする構成を意味する。図1実施例でいえば、第1
行に配列されたn個の処理要素PE00−PE0nは行方向
通信線RC0 によって循環的に(リング状に)結合さ
れ、第2行に含まれる処理要素PE10−PE1nは行方向
通信線RC1 によって循環的に結合され、そして第m行
の処理要素PEm0−PEmnは行方向通信線RCm によっ
て循環的に結合される。さらに、第1列に配置されたm
個の処理要素PE00−PEm0は列方向通信線CC0 によ
って循環的に結合され、第2列に含まれる処理要素PE
01−PEm1は列方向通信線CC1 によって循環的に結合
され、そして第n列の処理要素PE0n−PEmnは列方向
通信線CCn によって循環的に結合される。
数の処理要素PE00−PEmnを含む。処理要素PE00−
PEmnの各々は、具体的には、図2に示すように構成さ
れる。ネットワーク16上においては、処理要素PE00
−PEmnはトーラスメッシュネットワークとして構成さ
れる。なお、トーラスメッシュネットワークとは、多数
の処理要素をマトリクス状に配置し、行方向の処理要素
を互いに循環的に結合しかつ列方向の処理要素を互いに
循環的に結合する行方向通信線RCおよび列方向通信線
CCによって、任意の処理要素間におけるデータ通信を
可能にする構成を意味する。図1実施例でいえば、第1
行に配列されたn個の処理要素PE00−PE0nは行方向
通信線RC0 によって循環的に(リング状に)結合さ
れ、第2行に含まれる処理要素PE10−PE1nは行方向
通信線RC1 によって循環的に結合され、そして第m行
の処理要素PEm0−PEmnは行方向通信線RCm によっ
て循環的に結合される。さらに、第1列に配置されたm
個の処理要素PE00−PEm0は列方向通信線CC0 によ
って循環的に結合され、第2列に含まれる処理要素PE
01−PEm1は列方向通信線CC1 によって循環的に結合
され、そして第n列の処理要素PE0n−PEmnは列方向
通信線CCn によって循環的に結合される。
【0013】このトーラスメッシュネットワークにおい
ては、ホスト計算機12と各処理要素PE00−PEmnと
の間でデータを通信するために、各列方向通信線CC0
,CC1 ,・・・,CCn に、それぞれ、インサータ
として、ネットークインタフェースNIFを挿入する。
図2に示す処理要素PEは、1チップのLSIとして構
成され、基本的には、ネットワーク制御部(Network Con
trol Unit :NC) 18とパイプラインリング(Pipelin
e Ring:PR)20とを含み、プログラムストレージ(P
rogram StorageUnit :PS) 22,発火制御およびカ
ラー管理部(Firing Control & Color Management Unit
:FCCM) 24,命令実行部(Execution Unit :E
XE) 26およびキューメモリ(Queue Memory :QM)
28を含む。このPR20とNC18との間で、入力制
御部(Input Control Unit :IC) 30および入力バッ
ファ(Input Buffer :IBUF) 32,ならびに出力制
御部(Output Control Unit:OC) 34および出力バッ
ファ(Output Buffer:OBUF) 36を介して、データ
の授受が行われる。
ては、ホスト計算機12と各処理要素PE00−PEmnと
の間でデータを通信するために、各列方向通信線CC0
,CC1 ,・・・,CCn に、それぞれ、インサータ
として、ネットークインタフェースNIFを挿入する。
図2に示す処理要素PEは、1チップのLSIとして構
成され、基本的には、ネットワーク制御部(Network Con
trol Unit :NC) 18とパイプラインリング(Pipelin
e Ring:PR)20とを含み、プログラムストレージ(P
rogram StorageUnit :PS) 22,発火制御およびカ
ラー管理部(Firing Control & Color Management Unit
:FCCM) 24,命令実行部(Execution Unit :E
XE) 26およびキューメモリ(Queue Memory :QM)
28を含む。このPR20とNC18との間で、入力制
御部(Input Control Unit :IC) 30および入力バッ
ファ(Input Buffer :IBUF) 32,ならびに出力制
御部(Output Control Unit:OC) 34および出力バッ
ファ(Output Buffer:OBUF) 36を介して、データ
の授受が行われる。
【0014】NC18は、トーラスメッシュネットワー
ク16(図1)を構築するための4つの双方向通信リン
クないしポート北(N),東(E),南(S)および西
(W)を有し、PR20とNC18との間のデータの授
受および他の処理要素またはホスト計算機12とのデー
タの授受を制御する。すなわち、NC18は、4つのポ
ートN,E,SおよびWのいずれか1つから入力された
パケットを、IBUF32に入力するか、あるいは他の
ポートに出力する。さらにまた、NC18は、PR20
から出力されるパケットを4つのポートN,E,Sおよ
びWのいずれかに出力する。そして、NC18は或るポ
ートから入力されたパケットが最短距離で宛先処理要素
に到達するように、その入力パケットを所定のポートに
出力するセルフルーティング機能を有する。
ク16(図1)を構築するための4つの双方向通信リン
クないしポート北(N),東(E),南(S)および西
(W)を有し、PR20とNC18との間のデータの授
受および他の処理要素またはホスト計算機12とのデー
タの授受を制御する。すなわち、NC18は、4つのポ
ートN,E,SおよびWのいずれか1つから入力された
パケットを、IBUF32に入力するか、あるいは他の
ポートに出力する。さらにまた、NC18は、PR20
から出力されるパケットを4つのポートN,E,Sおよ
びWのいずれかに出力する。そして、NC18は或るポ
ートから入力されたパケットが最短距離で宛先処理要素
に到達するように、その入力パケットを所定のポートに
出力するセルフルーティング機能を有する。
【0015】IBUF32は、NC18から入力された
パケットを一時的に蓄えることができるように、1パケ
ット分のバッファレジスタで構成され、このIBUF3
2に入力されたパケットは、IC30によってPR20
に入力される。このIC30は、以下に示すコントロー
ルレジスタなどの種々のレジスタを含み、それが含まれ
る処理要素の処理要素番号(PE番号),ダンプされた
パケットを送るべき宛先PE番号,処理要素の状態フラ
グなどを記憶する。なお、IC30は、必要に応じて、
パケットをベクトル演算制御部(Vector Operation Cont
rol Unit:VC) 38に与える。
パケットを一時的に蓄えることができるように、1パケ
ット分のバッファレジスタで構成され、このIBUF3
2に入力されたパケットは、IC30によってPR20
に入力される。このIC30は、以下に示すコントロー
ルレジスタなどの種々のレジスタを含み、それが含まれ
る処理要素の処理要素番号(PE番号),ダンプされた
パケットを送るべき宛先PE番号,処理要素の状態フラ
グなどを記憶する。なお、IC30は、必要に応じて、
パケットをベクトル演算制御部(Vector Operation Cont
rol Unit:VC) 38に与える。
【0016】コントロールレジスタは、図3に示すよう
に、外部データメモリ40のバンクアドレスを含む。パ
ケットのフィールドアドレスは16ビット(図4)であ
るのに対し、外部データメモリ40のアドレスは最大2
0ビット(図示せず)である。したがって、4ビットの
バンクアドレスをパケットのフィールドアドレスの上位
ビットとして加えることによって、外部データメモリ4
0の最大アドレスに対してもアクセスできるようにして
いる。また、コントロールレジスタは、処理要素自体の
実行モードを変える動作モードコードを含み、動作モー
ドコードによって、FCCM24のハッシュアドレスを
コントロールしたり、出力制御部34を制御したりす
る。さらに、コントロールレジスタは、VC38のAL
Uの演算モードを設定する演算制御モードコードを含
む。そして、コントロールレジスタの最上位ビットが、
各処理要素が放送許可モードであるか、放送禁止モード
であるかを示すモード設定フラグとなる。モード設定フ
ラグが“1”のときは放送禁止モードとなり、“0”の
ときは放送許可モードとなる。
に、外部データメモリ40のバンクアドレスを含む。パ
ケットのフィールドアドレスは16ビット(図4)であ
るのに対し、外部データメモリ40のアドレスは最大2
0ビット(図示せず)である。したがって、4ビットの
バンクアドレスをパケットのフィールドアドレスの上位
ビットとして加えることによって、外部データメモリ4
0の最大アドレスに対してもアクセスできるようにして
いる。また、コントロールレジスタは、処理要素自体の
実行モードを変える動作モードコードを含み、動作モー
ドコードによって、FCCM24のハッシュアドレスを
コントロールしたり、出力制御部34を制御したりす
る。さらに、コントロールレジスタは、VC38のAL
Uの演算モードを設定する演算制御モードコードを含
む。そして、コントロールレジスタの最上位ビットが、
各処理要素が放送許可モードであるか、放送禁止モード
であるかを示すモード設定フラグとなる。モード設定フ
ラグが“1”のときは放送禁止モードとなり、“0”の
ときは放送許可モードとなる。
【0017】QM28はたとえば64パケット分の容量
を有するFIFO(First-In First-Out)メモリとして構
成される。このQM28は、パケットが入力されたとき
あるいはパケットをコピーするときに生じるPR20上
におけるパケット数の一時的な増加,およびPR20上
における種々の処理のための時間のばらつきに起因する
データ流の変動を吸収する。
を有するFIFO(First-In First-Out)メモリとして構
成される。このQM28は、パケットが入力されたとき
あるいはパケットをコピーするときに生じるPR20上
におけるパケット数の一時的な増加,およびPR20上
における種々の処理のための時間のばらつきに起因する
データ流の変動を吸収する。
【0018】PS22は、EDM40に格納されたデー
タ駆動形のプログラム(データフローグラフの接続情報
と各ノードの命令コードなどを列記したテーブル)に基
づき、ノード番号や命令などの制御情報の更新,データ
のコピー,定数の付与などを行う。OC34は、PR2
0上のパケット、あるいはVC38からのパケットをO
BUF36に出力する。このOBUF36は、OC34
からの出力パケットを一時的に蓄えることができる、1
パケット分の容量を有する。このOBUF36から、N
C18に出力されたパケットが前述のように、4つのポ
ートN,E,SおよびWのいずれかに出力される。
タ駆動形のプログラム(データフローグラフの接続情報
と各ノードの命令コードなどを列記したテーブル)に基
づき、ノード番号や命令などの制御情報の更新,データ
のコピー,定数の付与などを行う。OC34は、PR2
0上のパケット、あるいはVC38からのパケットをO
BUF36に出力する。このOBUF36は、OC34
からの出力パケットを一時的に蓄えることができる、1
パケット分の容量を有する。このOBUF36から、N
C18に出力されたパケットが前述のように、4つのポ
ートN,E,SおよびWのいずれかに出力される。
【0019】FCCM24は、命令を実行するための左
右オペランドの待ち合わせ,同期処理のための多数のデ
ータの待ち合わせ,サブルーチンコールの際のカラーの
獲得、あるいはサブルーチンリターンの際のカラーの返
却を実行する。このFCCM24から出力されるパケッ
トがEXE26に与えられ、このEXE26では32ビ
ット浮動小数点演算,32ビット整数演算,メモリアク
セス,ベクトル演算,構造体入出力,条件判定,分岐な
ど種々の命令を実行する。
右オペランドの待ち合わせ,同期処理のための多数のデ
ータの待ち合わせ,サブルーチンコールの際のカラーの
獲得、あるいはサブルーチンリターンの際のカラーの返
却を実行する。このFCCM24から出力されるパケッ
トがEXE26に与えられ、このEXE26では32ビ
ット浮動小数点演算,32ビット整数演算,メモリアク
セス,ベクトル演算,構造体入出力,条件判定,分岐な
ど種々の命令を実行する。
【0020】なお、処理要素PEは、たとえば512K
バイトのSRAMで構成される外部データメモリ(Exter
nal Data Memory :EDM) 40を有し、プログラム情
報などのデータを格納する。このEDM40はまたロー
カルメモリとして使用される。VC38は、EDM40
に格納されているベクトルどうしの演算,ベクトルと定
数との演算,ベクトルデータの総和,ベクトルのコピー
などのベクトル演算命令を制御する。ただし、このVC
38では、通常のメモリアクセス命令も制御される。
バイトのSRAMで構成される外部データメモリ(Exter
nal Data Memory :EDM) 40を有し、プログラム情
報などのデータを格納する。このEDM40はまたロー
カルメモリとして使用される。VC38は、EDM40
に格納されているベクトルどうしの演算,ベクトルと定
数との演算,ベクトルデータの総和,ベクトルのコピー
などのベクトル演算命令を制御する。ただし、このVC
38では、通常のメモリアクセス命令も制御される。
【0021】動作において、まず全ての処理要素を放送
許可モードに設定しておく。そして、ホスト計算機12
の命令によって、放送禁止モードにすべき処理要素に放
送禁止指定パケットを与える。放送禁止指定パケットの
処理要素間でのパケットフォーマットは、図4に示すよ
うに、18ビット×4ワードで構成される。このように
4ワードで構成される場合、それぞれ1ビットのフラグ
RQおよびHTが付加される。このフラグRQはネット
ワーク16上を転送されるパケットに付加されるもので
あり、ワード順次に交互に“1”または“0”が付与さ
れる。このフラグRQは1ワード転送される毎に反転す
るため、このフラグRQを参照することによってワード
の存在を認識できる。さらに、ワード毎にフラグRQが
反転するので、PR20などのデータ転送線路において
そのフラグRQがパケットをワード単位で前方へ転送す
るための転送リクエスト信号として機能する。フラグH
Tはパケット認識フラグであり、1つのパケットを構成
する第1ワードすなわちヘッダおよび最終ワードすなわ
ちテイルには、“1”が設定され、他のワードには
“0”が設定される。また、フラグRQおよびフラグH
Tによって、4ワード構成のパケットのヘッダとテイル
とを識別できる。すなわち、ヘッダの場合にはフラグR
QおよびHTがともに“1”となり、テイルの場合には
フラグRQおよびHTがそれぞれ“0”および“1”と
なる。
許可モードに設定しておく。そして、ホスト計算機12
の命令によって、放送禁止モードにすべき処理要素に放
送禁止指定パケットを与える。放送禁止指定パケットの
処理要素間でのパケットフォーマットは、図4に示すよ
うに、18ビット×4ワードで構成される。このように
4ワードで構成される場合、それぞれ1ビットのフラグ
RQおよびHTが付加される。このフラグRQはネット
ワーク16上を転送されるパケットに付加されるもので
あり、ワード順次に交互に“1”または“0”が付与さ
れる。このフラグRQは1ワード転送される毎に反転す
るため、このフラグRQを参照することによってワード
の存在を認識できる。さらに、ワード毎にフラグRQが
反転するので、PR20などのデータ転送線路において
そのフラグRQがパケットをワード単位で前方へ転送す
るための転送リクエスト信号として機能する。フラグH
Tはパケット認識フラグであり、1つのパケットを構成
する第1ワードすなわちヘッダおよび最終ワードすなわ
ちテイルには、“1”が設定され、他のワードには
“0”が設定される。また、フラグRQおよびフラグH
Tによって、4ワード構成のパケットのヘッダとテイル
とを識別できる。すなわち、ヘッダの場合にはフラグR
QおよびHTがともに“1”となり、テイルの場合には
フラグRQおよびHTがそれぞれ“0”および“1”と
なる。
【0022】また、第1ワードにある“出”コードは1
ビットであり、“1”であればパケットをホスト計算機
12に送り、“0”であればパケットをネットワーク1
6内に送る。第1ワードにある“実”コードは1ビット
であり、そのパケットが実行パケットか非実行パケット
かのパケットの種類を識別する識別コードである。
“実”が“1”であれば実行パケットであり、“0”で
あれば非実行パケットである。フィールドS−CODE
は4ビットであり、そのパケットに対する処理を規定す
る識別コードである。フィールドPE#は10ビットで
あり、最大1024台の処理要素を識別するための識別
番号すなわちPE番号を保持する。
ビットであり、“1”であればパケットをホスト計算機
12に送り、“0”であればパケットをネットワーク1
6内に送る。第1ワードにある“実”コードは1ビット
であり、そのパケットが実行パケットか非実行パケット
かのパケットの種類を識別する識別コードである。
“実”が“1”であれば実行パケットであり、“0”で
あれば非実行パケットである。フィールドS−CODE
は4ビットであり、そのパケットに対する処理を規定す
る識別コードである。フィールドPE#は10ビットで
あり、最大1024台の処理要素を識別するための識別
番号すなわちPE番号を保持する。
【0023】また、第2ワードにあるフィールドアドレ
スは16ビットであり、FCCM24,QM28,IC
30あるいはIDM40などにプログラム情報などのデ
ータをロードしまたはそこからデータをダンプすべきメ
モリアドレスを格納する。さらに、第3ワードおよび第
4ワードには、それぞれ上位16ビットおよび下位16
ビットのフィールドデータが格納され、整数演算や浮動
小数点演算などの数値データやプログラム情報を保持す
る。
スは16ビットであり、FCCM24,QM28,IC
30あるいはIDM40などにプログラム情報などのデ
ータをロードしまたはそこからデータをダンプすべきメ
モリアドレスを格納する。さらに、第3ワードおよび第
4ワードには、それぞれ上位16ビットおよび下位16
ビットのフィールドデータが格納され、整数演算や浮動
小数点演算などの数値データやプログラム情報を保持す
る。
【0024】具体的には、放送禁止指定パケットは、非
実行パケットであるので、“実=0”となる。また、I
C30に含まれるコントロールレジスタのモード設定フ
ラグを書き換えるので、フィールドS−CODEは各種
レジスタロードパケットであることを示すたとえば“0
111”に設定され、フィールドPE#には、放送禁止
モードに設定する処理要素のPE番号が設定される。そ
して、第2ワードのフィールドアドレスのたとえば下位
4ビットによって、コントロールレジスタが指定され
る。さらに、第3ワードおよび第4ワードにコントロー
ルアドレスの全データが書き込まれ、その先頭ビットに
放送禁止モードを示す“1”が設定される。この放送禁
止指定パケットを放送禁止モードとすべき処理要素に送
ることによって、全ての処理要素は放送許可モードか放
送禁止モードかのいずれかに設定される。
実行パケットであるので、“実=0”となる。また、I
C30に含まれるコントロールレジスタのモード設定フ
ラグを書き換えるので、フィールドS−CODEは各種
レジスタロードパケットであることを示すたとえば“0
111”に設定され、フィールドPE#には、放送禁止
モードに設定する処理要素のPE番号が設定される。そ
して、第2ワードのフィールドアドレスのたとえば下位
4ビットによって、コントロールレジスタが指定され
る。さらに、第3ワードおよび第4ワードにコントロー
ルアドレスの全データが書き込まれ、その先頭ビットに
放送禁止モードを示す“1”が設定される。この放送禁
止指定パケットを放送禁止モードとすべき処理要素に送
ることによって、全ての処理要素は放送許可モードか放
送禁止モードかのいずれかに設定される。
【0025】次いで、ホスト計算機12の命令によっ
て、放送禁止モードに設定された処理要素にはデータを
放送しない(部分放送)放送パケットが生成される。
放送パケットは、図4に示すパケットフォーマットで
生成される。
て、放送禁止モードに設定された処理要素にはデータを
放送しない(部分放送)放送パケットが生成される。
放送パケットは、図4に示すパケットフォーマットで
生成される。
【0026】
【表1】
【0027】放送パケットでは、表1に示すようにフ
ィールドS−CODEの最下位ビットが“0”に設定さ
れ、フィールドPE#にはデータを放送する最初の処理
要素のPE番号が格納される。またフィールドアドレス
には、そのデータを格納すべきメモリやレジスタを指定
するアドレスが格納される。そして、第3ワードおよび
第4ワードには入力すべきデータが格納される。
ィールドS−CODEの最下位ビットが“0”に設定さ
れ、フィールドPE#にはデータを放送する最初の処理
要素のPE番号が格納される。またフィールドアドレス
には、そのデータを格納すべきメモリやレジスタを指定
するアドレスが格納される。そして、第3ワードおよび
第4ワードには入力すべきデータが格納される。
【0028】放送パケットは、まず自身が保持するフ
ィールドPE#の処理要素に向けて転送される。この処
理要素が放送開始の処理要素となる。この放送パケット
が放送許可モードの処理要素のPR20に入力される
と、IC30においてフィールドPE#を“1”インク
リメントする。そして、その処理要素内において、指定
されたメモリまたはレジスタのアドレスにプログラム情
報などのデータがロードされる。そして、その処理要素
での一連の処理が終了すると、“出”が“1”にセット
され、その処理要素のNC18を通り、OC34におい
て“出”を“0”に再びクリアした後、インクリメント
されたPE番号で識別される処理要素に放送パケット
が送られる。そして、放送禁止モードの処理要素に放送
パケットが送られると、その処理要素ではデータを自
身のメモリやレジスタに格納せずに、PE番号のインク
リメントのみを行う。そして、その処理要素での一連の
処理が終了すると、“出”が“1”にセットされ、その
処理要素のNC18を通り、OC34において“出”を
“0”に再びクリアした後、インクリメントされたPE
番号で識別される処理要素に放送パケットが送られ
る。これを、処理要素のモードに応じて繰り返すことに
よって、放送許可モードの全ての処理要素にデータを放
送できる。最後の処理要素は放送パケットを消滅させ
る。このように、放送パケットを用いることによっ
て、任意の処理要素にデータを書き込め、データのロー
ド方式を改良できる。
ィールドPE#の処理要素に向けて転送される。この処
理要素が放送開始の処理要素となる。この放送パケット
が放送許可モードの処理要素のPR20に入力される
と、IC30においてフィールドPE#を“1”インク
リメントする。そして、その処理要素内において、指定
されたメモリまたはレジスタのアドレスにプログラム情
報などのデータがロードされる。そして、その処理要素
での一連の処理が終了すると、“出”が“1”にセット
され、その処理要素のNC18を通り、OC34におい
て“出”を“0”に再びクリアした後、インクリメント
されたPE番号で識別される処理要素に放送パケット
が送られる。そして、放送禁止モードの処理要素に放送
パケットが送られると、その処理要素ではデータを自
身のメモリやレジスタに格納せずに、PE番号のインク
リメントのみを行う。そして、その処理要素での一連の
処理が終了すると、“出”が“1”にセットされ、その
処理要素のNC18を通り、OC34において“出”を
“0”に再びクリアした後、インクリメントされたPE
番号で識別される処理要素に放送パケットが送られ
る。これを、処理要素のモードに応じて繰り返すことに
よって、放送許可モードの全ての処理要素にデータを放
送できる。最後の処理要素は放送パケットを消滅させ
る。このように、放送パケットを用いることによっ
て、任意の処理要素にデータを書き込め、データのロー
ド方式を改良できる。
【0029】また、ホスト計算機12の命令によって、
放送禁止指定を無視して全ての処理要素にデータを放送
する(全部放送)放送パケットが生成される。放送パ
ケットでは、表1に示すようにフィールドS−COD
Eの最下位ビットが“1”に設定される。すなわち、放
送パケットと放送パケットとの違いはフィールドS
−CODEの最下位ビットであり、放送パケットで
は、フィールドS−CODEの最下位ビットは“0”で
あるのに対し、放送パケットでは“1”である。放送
パケットによれば、放送禁止指定を無視して、全ての
処理要素に放送パケットのデータを書き込むことがで
きる。
放送禁止指定を無視して全ての処理要素にデータを放送
する(全部放送)放送パケットが生成される。放送パ
ケットでは、表1に示すようにフィールドS−COD
Eの最下位ビットが“1”に設定される。すなわち、放
送パケットと放送パケットとの違いはフィールドS
−CODEの最下位ビットであり、放送パケットで
は、フィールドS−CODEの最下位ビットは“0”で
あるのに対し、放送パケットでは“1”である。放送
パケットによれば、放送禁止指定を無視して、全ての
処理要素に放送パケットのデータを書き込むことがで
きる。
【0030】なお、上述の実施例では、まず、全ての処
理要素を放送許可モードに設定しておき、その後、放送
禁止モードとすべき処理要素を指定したが、これに限定
されず、その逆であってもよい。すなわち、まず、全て
の処理要素を放送禁止モードに設定しておき、その後、
放送許可モードとすべき処理要素を指定してもよい。ま
た、フィールドPE#は、IC30でなく、OC34で
インクリメントされてもよい。
理要素を放送許可モードに設定しておき、その後、放送
禁止モードとすべき処理要素を指定したが、これに限定
されず、その逆であってもよい。すなわち、まず、全て
の処理要素を放送禁止モードに設定しておき、その後、
放送許可モードとすべき処理要素を指定してもよい。ま
た、フィールドPE#は、IC30でなく、OC34で
インクリメントされてもよい。
【図1】この発明の一実施例を示すブロック図である。
【図2】この実施例の処理要素(PE)の一例を示すブ
ロック図である。
ロック図である。
【図3】入力制御部(IC)に含まれるコントロールレ
ジスタの一例を示す図解図である。
ジスタの一例を示す図解図である。
【図4】この実施例で用いられるパケットのフォーマッ
トを示す図解図である。
トを示す図解図である。
10 …並列処理計算機 12 …ホスト計算機 16 …ネットワーク 24 …発火制御およびカラー管理部 30 …入力制御部 40 …外部データメモリ
Claims (1)
- 【請求項1】複数の処理要素、 前記複数の処理要素を結合してネットワークを構成する
通信線、および前記各処理要素を放送禁止モードおよび
放送許可モードのいずれかに設定する放送モード設定手
段を備え、 前記放送許可モードに設定された処理要素のみが放送デ
ータを取り込む、並列処理計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250858A JPH06103248A (ja) | 1992-09-21 | 1992-09-21 | 並列処理計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250858A JPH06103248A (ja) | 1992-09-21 | 1992-09-21 | 並列処理計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103248A true JPH06103248A (ja) | 1994-04-15 |
Family
ID=17214059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4250858A Withdrawn JPH06103248A (ja) | 1992-09-21 | 1992-09-21 | 並列処理計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106604257A (zh) * | 2016-12-15 | 2017-04-26 | 中国科学院沈阳自动化研究所 | 一种无线Mesh网络的发布/订阅信息传输方法和装置 |
-
1992
- 1992-09-21 JP JP4250858A patent/JPH06103248A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106604257A (zh) * | 2016-12-15 | 2017-04-26 | 中国科学院沈阳自动化研究所 | 一种无线Mesh网络的发布/订阅信息传输方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0460599B1 (en) | Massively parallel processor including queue-based message delivery system | |
| US5689719A (en) | Parallel computer system including processing elements | |
| US5689647A (en) | Parallel computing system with processing element number setting mode and shortest route determination with matrix size information | |
| US4956771A (en) | Method for inter-processor data transfer | |
| US5247613A (en) | Massively parallel processor including transpose arrangement for serially transmitting bits of data words stored in parallel | |
| US5845329A (en) | Parallel computer | |
| US4675806A (en) | Data processing unit utilizing data flow ordered execution | |
| EP0539595A1 (en) | Data processor and data processing method | |
| US5247694A (en) | System and method for generating communications arrangements for routing data in a massively parallel processing system | |
| EP0602772B1 (en) | Multiprocessor system | |
| JPH0562387B2 (ja) | ||
| JPH0668053A (ja) | 並列計算機 | |
| Merigot et al. | A pyramidal system for image processing | |
| JPH06103248A (ja) | 並列処理計算機 | |
| JP2869100B2 (ja) | 並列計算機の要素プロセッサ | |
| JPH0696035A (ja) | 処理要素とそれを用いる並列処理計算機 | |
| JP3684579B2 (ja) | 分散型並列計算機のプロセッサエレメント | |
| JP2840294B2 (ja) | 並列計算機のデータ通信システム | |
| JP2840295B2 (ja) | 計算機のデータ通信システム | |
| JP2834909B2 (ja) | 計算機のデータ通信システム | |
| JP2869101B2 (ja) | 並列計算機のデータ通信システム | |
| JP2975722B2 (ja) | 計算機のデータ通信システム | |
| JP2657090B2 (ja) | 計算機のデータ通信システム | |
| JP2755769B2 (ja) | データ駆動型データ処理装置 | |
| JPH06124270A (ja) | 並列処理計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |