JPH06103876B2 - オ−トマテイツク・フオ−ルバツクおよびリストア方式 - Google Patents
オ−トマテイツク・フオ−ルバツクおよびリストア方式Info
- Publication number
- JPH06103876B2 JPH06103876B2 JP15137687A JP15137687A JPH06103876B2 JP H06103876 B2 JPH06103876 B2 JP H06103876B2 JP 15137687 A JP15137687 A JP 15137687A JP 15137687 A JP15137687 A JP 15137687A JP H06103876 B2 JPH06103876 B2 JP H06103876B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- output
- automatic
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000013011 mating Effects 0.000 title 1
- 238000001514 detection method Methods 0.000 claims description 52
- 230000005540 biological transmission Effects 0.000 claims description 39
- 238000012937 correction Methods 0.000 claims description 22
- 230000006866 deterioration Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 9
- 101150073710 SQD1 gene Proteins 0.000 description 8
- 238000011084 recovery Methods 0.000 description 3
- 101100096578 Arabidopsis thaliana SQD2 gene Proteins 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/206—Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
- H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はオートマティック・フォールバック（Automati
c Fall Back）およびリストア（Restore）方式に係り、
特に回線の歪を等化する自動等化回路を受信部に有する
データ変復調装置を用いるデータ通信における伝送スピ
ードをオートマティックにフォールバックおよびリスト
アするオートマティック・フォールバックおよびリスト
ア方式に関するものである。
c Fall Back）およびリストア（Restore）方式に係り、
特に回線の歪を等化する自動等化回路を受信部に有する
データ変復調装置を用いるデータ通信における伝送スピ
ードをオートマティックにフォールバックおよびリスト
アするオートマティック・フォールバックおよびリスト
ア方式に関するものである。
従来、データ伝送装置を対向して用いてデータ通信を行
なっている際、回線の劣化が発生し、エラーが多くなっ
て正常なデータ伝送ができなくなると、システムとして
最低限の伝送を確保するため、伝送スピードを低下させ
（フォールバック）、回線の劣化要因に対しエラーマー
ジンを増して、スピードは遅くなるが、データ伝送を確
保するという方法が採られている。
なっている際、回線の劣化が発生し、エラーが多くなっ
て正常なデータ伝送ができなくなると、システムとして
最低限の伝送を確保するため、伝送スピードを低下させ
（フォールバック）、回線の劣化要因に対しエラーマー
ジンを増して、スピードは遅くなるが、データ伝送を確
保するという方法が採られている。
また、さらに、時間を経て回線の劣化が良くなった場合
には、元の伝送スピードへ戻し、正常なデータ伝送を行
なう、いわゆるリストア（復旧）がなされる。
には、元の伝送スピードへ戻し、正常なデータ伝送を行
なう、いわゆるリストア（復旧）がなされる。
このとき、まず、前者のフォールバックについては、正
常なデータ伝送の限界を定めておき、データ伝送装置内
部にて、予めその判定レベルを設け、受信信号がその値
に達したとき、送受の伝送スピードを低下させる、いわ
ゆるオートマティック・フォールバックを行なうことが
できる。ここで、この受信信号が回線劣化によりある定
めた判定レベルまで劣化したかどうかは、受信信号アイ
の広がりの程度により容易に判定することができる。
常なデータ伝送の限界を定めておき、データ伝送装置内
部にて、予めその判定レベルを設け、受信信号がその値
に達したとき、送受の伝送スピードを低下させる、いわ
ゆるオートマティック・フォールバックを行なうことが
できる。ここで、この受信信号が回線劣化によりある定
めた判定レベルまで劣化したかどうかは、受信信号アイ
の広がりの程度により容易に判定することができる。
次に後者のリストアについては、フォールバックして時
間を経た後、回線劣化要因が改善（復旧）され、本来の
伝送スピードへ戻して正常なデータ伝送が行なえるかど
うか、すなわち、リストア判定するためには、フォール
バックにより伝送スピードが低下しエラーマージンが増
している状態であるので、そのままのスピードでの判定
はむずかしく、実際に本来のスピードへ戻して試してみ
る方法しかあり得ない。
間を経た後、回線劣化要因が改善（復旧）され、本来の
伝送スピードへ戻して正常なデータ伝送が行なえるかど
うか、すなわち、リストア判定するためには、フォール
バックにより伝送スピードが低下しエラーマージンが増
している状態であるので、そのままのスピードでの判定
はむずかしく、実際に本来のスピードへ戻して試してみ
る方法しかあり得ない。
前述した従来の方式では、リストアを試みようとして
も、エラーのない正常なデータ伝送が再現できるかどう
かわからず、とにかく、実際に本来の伝送スピードへ戻
して試してみる方法しかできない。よって、もし、駄目
な場合、最低限のデータ伝送確保も得られないという問
題があった。
も、エラーのない正常なデータ伝送が再現できるかどう
かわからず、とにかく、実際に本来の伝送スピードへ戻
して試してみる方法しかできない。よって、もし、駄目
な場合、最低限のデータ伝送確保も得られないという問
題があった。
また、オートマティックにリストアすることもできない
という問題があった。
という問題があった。
本発明によるオートマティック・フォールバック行なう
リストア方式は、受信データを１タイムスロット毎にシ
フトする受信レジスタと、等化修正量を蓄える修正レジ
スタと、上記受信レジスタの１タイムスロット毎の出力
に上記等化修正量を乗算し加算して等化データを得る演
算手段と、この演算手段によって得られた等化データと
理想値との誤差量を作成する第１の識別回路と、上記等
化修正量を上記誤差量に応じて変更する修正回路とを有
する自動等化回路をもつデータ変復調装置におけるオー
トマティック・フォールバックおよびリストア方式にお
いて、送信部にて第１の信号品質検出信号により１デー
タに対しｋ点またはｌ点の２通りの送出データ点を切り
替えて発生する符号器をもち、受信部にて上記第１の信
号品質検出信号を検出する第１の検出回路をもち且つ上
記第１の識別回路にて上記第１の検出回路の出力または
第２の信号品質検出信号を検出する第２の検出回路の出
力によりｍ点またはｌ点の２通りの理想値を切り替えて
使用する第１の自動等化回路と、常時ｍ点の理想値であ
る第２の識別回路と上記第２の検出回路をもつ第２の自
動等化回路と、上記第１の検出回路の出力または第２の
検出回路の出力もしくは送信データを前記第１または第
２の信号品質検出信号により選択する選択回路とを備え
てなるようにしたものである。
リストア方式は、受信データを１タイムスロット毎にシ
フトする受信レジスタと、等化修正量を蓄える修正レジ
スタと、上記受信レジスタの１タイムスロット毎の出力
に上記等化修正量を乗算し加算して等化データを得る演
算手段と、この演算手段によって得られた等化データと
理想値との誤差量を作成する第１の識別回路と、上記等
化修正量を上記誤差量に応じて変更する修正回路とを有
する自動等化回路をもつデータ変復調装置におけるオー
トマティック・フォールバックおよびリストア方式にお
いて、送信部にて第１の信号品質検出信号により１デー
タに対しｋ点またはｌ点の２通りの送出データ点を切り
替えて発生する符号器をもち、受信部にて上記第１の信
号品質検出信号を検出する第１の検出回路をもち且つ上
記第１の識別回路にて上記第１の検出回路の出力または
第２の信号品質検出信号を検出する第２の検出回路の出
力によりｍ点またはｌ点の２通りの理想値を切り替えて
使用する第１の自動等化回路と、常時ｍ点の理想値であ
る第２の識別回路と上記第２の検出回路をもつ第２の自
動等化回路と、上記第１の検出回路の出力または第２の
検出回路の出力もしくは送信データを前記第１または第
２の信号品質検出信号により選択する選択回路とを備え
てなるようにしたものである。
本発明においては、回線劣化が生じた場合、第１の自動
等化回路が受信信号劣化を検出し、信号品質検出（SQ
D）信号をオンとし、これにより上記第１の自動等化回
路自身は識別回路における理想値を16点から４点へ減
じ、エラーマージンを確保させる。これと同時に、SQD
オン情報は対局へ伝送され、符号器において、データス
ピード9600bpsから4800bpsへフォールバックされ、ま
た、16点の送出データ点が特殊な16点データへ切り替わ
り、第１の自動等化回路は理想値が４点となったため、
4800bpsの等化データを出力する。以上がオートマティ
ック・フォールバックとなる。
等化回路が受信信号劣化を検出し、信号品質検出（SQ
D）信号をオンとし、これにより上記第１の自動等化回
路自身は識別回路における理想値を16点から４点へ減
じ、エラーマージンを確保させる。これと同時に、SQD
オン情報は対局へ伝送され、符号器において、データス
ピード9600bpsから4800bpsへフォールバックされ、ま
た、16点の送出データ点が特殊な16点データへ切り替わ
り、第１の自動等化回路は理想値が４点となったため、
4800bpsの等化データを出力する。以上がオートマティ
ック・フォールバックとなる。
一方、第２の自動等化回路はこの間常時16点理想値にて
受信信号劣化の回復を監視しており、回線劣化が復旧す
ると、自局の第１の自動等化回路の識別回路における理
想値を本来の16点へ戻すと共に、対局へ伝え、符号器に
おいて9600bpsのデータへ戻し、本来の16点データを送
出させる。よって、オートマティック・リストアが実現
される。
受信信号劣化の回復を監視しており、回線劣化が復旧す
ると、自局の第１の自動等化回路の識別回路における理
想値を本来の16点へ戻すと共に、対局へ伝え、符号器に
おいて9600bpsのデータへ戻し、本来の16点データを送
出させる。よって、オートマティック・リストアが実現
される。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。例
として、ここでは、正常時9600bpsのデータを16点のデ
ータで送出し、異常時（SQDオン時）はフォールバック
（fall back）スピード4800bpsとなる場合を説明する。
として、ここでは、正常時9600bpsのデータを16点のデ
ータで送出し、異常時（SQDオン時）はフォールバック
（fall back）スピード4800bpsとなる場合を説明する。
第１図において、４は自局のデータ変復調装置を示した
ものであり、10は対向する相手のデータ変復調装置を示
したものである。そして、SDは送信データ、RDは受信デ
ータを示し、RTは受信タイミング、ST2は後述するタイ
ミングパルス発生器の出力、SQDおよびSQD′は信号品質
検出を示す。
ものであり、10は対向する相手のデータ変復調装置を示
したものである。そして、SDは送信データ、RDは受信デ
ータを示し、RTは受信タイミング、ST2は後述するタイ
ミングパルス発生器の出力、SQDおよびSQD′は信号品質
検出を示す。
１は送信データSDが入力すると送出すべきデータ点を発
生する符号器で、その詳細を第２図に示す。
生する符号器で、その詳細を第２図に示す。
第１図における符号器１に係る部分を抽出して示した図
である第２図（ａ）において、11はデータ点発生器で、
送信データSDとして9600bpsまたは4800bpsを受け、9600
bpsの場合16点のデータを発生し、４ビット毎に16点中
の１点のデータを発生する。すなわち、Ａ〜Ｐ（第２図
（ｂ）参照）のデータである。次に、信号品質検出（SQ
D）信号がオンとなると、タイミングパルス発生器12の
出力ST2は4800bpsとなり、送信データSDは端末装置より
4800bpsとなる。このとき、データ点発生器11におい
て、信号品質検出SQDオン時は、4800bpsのスピードで本
来４点しか必要ないが、４点の各点についてＡ〜Ｄの４
点のデータを割り当て、合計Ａ〜Ｐの16点のデータを発
生する。なお、Outは出力を示す。そのデータ点の関係
を第２図（ｂ），（ｃ）に示す。この第２図（ｃ）にお
いて左側は正常時の16点送出データを示したものであ
り、右側は信号品質検出SQDオン時の16点送出データを
示したものである。そしてbtaは４ビット＝16点を示
し、btbは２ビット＝４点を示す。
である第２図（ａ）において、11はデータ点発生器で、
送信データSDとして9600bpsまたは4800bpsを受け、9600
bpsの場合16点のデータを発生し、４ビット毎に16点中
の１点のデータを発生する。すなわち、Ａ〜Ｐ（第２図
（ｂ）参照）のデータである。次に、信号品質検出（SQ
D）信号がオンとなると、タイミングパルス発生器12の
出力ST2は4800bpsとなり、送信データSDは端末装置より
4800bpsとなる。このとき、データ点発生器11におい
て、信号品質検出SQDオン時は、4800bpsのスピードで本
来４点しか必要ないが、４点の各点についてＡ〜Ｄの４
点のデータを割り当て、合計Ａ〜Ｐの16点のデータを発
生する。なお、Outは出力を示す。そのデータ点の関係
を第２図（ｂ），（ｃ）に示す。この第２図（ｃ）にお
いて左側は正常時の16点送出データを示したものであ
り、右側は信号品質検出SQDオン時の16点送出データを
示したものである。そしてbtaは４ビット＝16点を示
し、btbは２ビット＝４点を示す。
また、対局よりSQD′信号を受信すると、一旦低下した4
800bpsから本来の9600bpsへスピードアップする機能を
もつ。
800bpsから本来の9600bpsへスピードアップする機能を
もつ。
このように、符号器１は信号品質検出（SQD）信号によ
り１データに対しｋ点またはｌ点の２通りの送出データ
点を切り替えて発生するように構成されている。
り１データに対しｋ点またはｌ点の２通りの送出データ
点を切り替えて発生するように構成されている。
２は符号器１の出力を変調しラインへ出力する変調回
路、３はラインより受信した信号を復調し、元のデータ
信号へ復号する復調回路である。同様に５は復調回路、
８は変調回路を示す。６は復調回路５からの受信信号を
入力すると回線劣化要因により発生する歪を取り除いて
受信データRDとして出力する自動等化回路で、その内部
構成を第３図に示す。
路、３はラインより受信した信号を復調し、元のデータ
信号へ復号する復調回路である。同様に５は復調回路、
８は変調回路を示す。６は復調回路５からの受信信号を
入力すると回線劣化要因により発生する歪を取り除いて
受信データRDとして出力する自動等化回路で、その内部
構成を第３図に示す。
この第３図（ａ）において、61は受信データRDを１タイ
ムスロット毎にシフトする受信レジスタ、62は等化修正
量を蓄える修正レジスタ、63は掛算器、65は加算器で、
これらは受信レジスタ61の１タイムスロット毎の出力に
上記等化修正量を乗算し加算して等化データを得る演算
手段を構成している。66はこの演算手段によって得られ
た等化データと理想値との誤差量を作成する識別回路、
64は上記等化修正量を上記誤差量に応じて変更する修正
回路である。
ムスロット毎にシフトする受信レジスタ、62は等化修正
量を蓄える修正レジスタ、63は掛算器、65は加算器で、
これらは受信レジスタ61の１タイムスロット毎の出力に
上記等化修正量を乗算し加算して等化データを得る演算
手段を構成している。66はこの演算手段によって得られ
た等化データと理想値との誤差量を作成する識別回路、
64は上記等化修正量を上記誤差量に応じて変更する修正
回路である。
そして、第１図の復調回路５からの受信信号は、受信デ
ータRDの受信レジスタ61に与えられ、その受信データの
１タイムスロット毎にこの受信レジスタ61の内部を図の
左ら右へ各エレメントX-2,X-1,X0〜X2の順にシフトす
る。そして、修正レジスタ62には等化修正量が各エレメ
ントC-2〜C2に蓄えられていて上記受信レジスタ61の各
エレメントと修正レジスタ62の各エレメントの内容は掛
算器63で演算されて加算器65に与えられるように構成さ
れている。加算器65の出力は等化補償された受信データ
RD′であり、この受信データRD′は出力として利用され
る。
ータRDの受信レジスタ61に与えられ、その受信データの
１タイムスロット毎にこの受信レジスタ61の内部を図の
左ら右へ各エレメントX-2,X-1,X0〜X2の順にシフトす
る。そして、修正レジスタ62には等化修正量が各エレメ
ントC-2〜C2に蓄えられていて上記受信レジスタ61の各
エレメントと修正レジスタ62の各エレメントの内容は掛
算器63で演算されて加算器65に与えられるように構成さ
れている。加算器65の出力は等化補償された受信データ
RD′であり、この受信データRD′は出力として利用され
る。
そして、受信レジスタ61のセンター（X0）にある受信デ
ータRDに対する対価結果は となる。この値は識別回路66で理想値と比較され、誤差
量が得られて、これが加算器からなる修正回路64に送ら
れて修正値に加えられ、修正レジスタ62に蓄えられた修
正量Cnがさらに最適値に修正される。この動作の繰返し
により、自動等化回路６の出力データはタイムスロット
毎に誤差量が最小化され、定常時に最小の誤差量の等化
を行なうことができる。
ータRDに対する対価結果は となる。この値は識別回路66で理想値と比較され、誤差
量が得られて、これが加算器からなる修正回路64に送ら
れて修正値に加えられ、修正レジスタ62に蓄えられた修
正量Cnがさらに最適値に修正される。この動作の繰返し
により、自動等化回路６の出力データはタイムスロット
毎に誤差量が最小化され、定常時に最小の誤差量の等化
を行なうことができる。
67は信号品質検出（SQD）回路で、ある定めた値と受信
データRDとを比較し、自動等化回路出力の等化残りを監
視し、その定めた値より大きくなった場合にはSQDオ
ン、すなわち受信信号劣化と判定する。そして、この信
号品質検出回路67の出力は送信部へ送られる（第１図SQ
D参照）とともに、識別回路66へ入力され、この識別回
路66において正常時は送信されてくる16点のデータをそ
れぞれに対して理想値をもっているが、SQDオンとなっ
た場合には理想値を４点とする。ここで、このSQDオン
時は第１図に示す符号器１から前記第２図（ｃ）におけ
る右側のSQDオン時送出データに示す特殊16点データが
送信されてくる。
データRDとを比較し、自動等化回路出力の等化残りを監
視し、その定めた値より大きくなった場合にはSQDオ
ン、すなわち受信信号劣化と判定する。そして、この信
号品質検出回路67の出力は送信部へ送られる（第１図SQ
D参照）とともに、識別回路66へ入力され、この識別回
路66において正常時は送信されてくる16点のデータをそ
れぞれに対して理想値をもっているが、SQDオンとなっ
た場合には理想値を４点とする。ここで、このSQDオン
時は第１図に示す符号器１から前記第２図（ｃ）におけ
る右側のSQDオン時送出データに示す特殊16点データが
送信されてくる。
そして、理想値４点による等化出力は、第３図（ｂ）に
示すように、受信データは各×印の理想値へ等化するた
め、データＡ〜Ｄを出力することができる。このため、
回線劣化が生じても、エラーマージンの大きいデータ伝
送を行なうことができる。また、次に述べる自動等化回
路７の出力を受ける（第１図SQD′参照）と、識別回路6
6は元の16点理想値となる。
示すように、受信データは各×印の理想値へ等化するた
め、データＡ〜Ｄを出力することができる。このため、
回線劣化が生じても、エラーマージンの大きいデータ伝
送を行なうことができる。また、次に述べる自動等化回
路７の出力を受ける（第１図SQD′参照）と、識別回路6
6は元の16点理想値となる。
なお、この第３図（ｂ）において、左側は正常時におけ
る×印:16点理想値，○印:16点受信データを示し、右側
はSQDオン時における×印:4点理想値，○印:16点受信デ
ータを示す。
る×印:16点理想値，○印:16点受信データを示し、右側
はSQDオン時における×印:4点理想値，○印:16点受信デ
ータを示す。
このように、自動等化回路６は、信号品質検出（SQD）
信号を検出する信号品質検出回路67をもち、等化データ
と理想値との誤差量を作成する識別回路66にて上記信号
品質検出回路67の出力または後述する信号品質検出（SQ
D′）信号を検出する信号品質検出回路77の出力により
ｍ点またはｌ点の２通りの理想値を切り替えて使用する
ように構成されている。
信号を検出する信号品質検出回路67をもち、等化データ
と理想値との誤差量を作成する識別回路66にて上記信号
品質検出回路67の出力または後述する信号品質検出（SQ
D′）信号を検出する信号品質検出回路77の出力により
ｍ点またはｌ点の２通りの理想値を切り替えて使用する
ように構成されている。
７は同じく自動等化回路で、前述の自動等化回路６と同
様に、復調回路５からの受信信号を入力し、回線劣化要
因により発生する歪を取り除くように構成されている。
この自動等化回路７の内部構成を第４図に示す。
様に、復調回路５からの受信信号を入力し、回線劣化要
因により発生する歪を取り除くように構成されている。
この自動等化回路７の内部構成を第４図に示す。
この第４図において、71〜75は前述の第３図（ａ）にお
ける61〜65と同じであるので、ここでの説明を省略す
る。自動等化回路６と異なる点は、識別回路76におい
て、常に16点の理想値をもっていることと、信号品質検
出（SQD）と逆にグッド・クォリティ（good quality）
を検出する信号品質検出（SQD′）回路77を備えたこと
にある。そして、この信号品質検出回路77は第３図
（ａ）における信号品質検出回路67と同じ特性をもって
いるが、この出力は第３図（ａ）における識別回路66へ
入力される（SQD′参照）。また、この信号品質検出回
路77では、元の9600bpsスピードへ戻すことができるか
どうかを判定しており、一旦、SQDオンになった後、こ
の判定回路が正しく16点が判定できることを判定すれ
ば、すなわちSQD′オフと判定すれば、送信部に対し、
元の9600bpsモードで16点を伝送するよう情報を出し、
かつ自動等化回路６に対して識別回路66における理想値
を元の16点とするように出力する。
ける61〜65と同じであるので、ここでの説明を省略す
る。自動等化回路６と異なる点は、識別回路76におい
て、常に16点の理想値をもっていることと、信号品質検
出（SQD）と逆にグッド・クォリティ（good quality）
を検出する信号品質検出（SQD′）回路77を備えたこと
にある。そして、この信号品質検出回路77は第３図
（ａ）における信号品質検出回路67と同じ特性をもって
いるが、この出力は第３図（ａ）における識別回路66へ
入力される（SQD′参照）。また、この信号品質検出回
路77では、元の9600bpsスピードへ戻すことができるか
どうかを判定しており、一旦、SQDオンになった後、こ
の判定回路が正しく16点が判定できることを判定すれ
ば、すなわちSQD′オフと判定すれば、送信部に対し、
元の9600bpsモードで16点を伝送するよう情報を出し、
かつ自動等化回路６に対して識別回路66における理想値
を元の16点とするように出力する。
このように、自動等化回路７は、常時ｍ点の理想値であ
る識別回路76と信号品質検出（SQD′）信号を検出する
信号品質検出回路77を備えている。
る識別回路76と信号品質検出（SQD′）信号を検出する
信号品質検出回路77を備えている。
９は上記自動等化回路６における信号品質検出回路67の
出力または自動等化回路７における信号品質検出回路77
の出力もしくは送信データSDを第１または第２の信号品
質検出信号により選択する選択回路で、自動等化回路６
からのSQD信号または自動等化回路７からのSQD′信号が
発生したとき、本来の送信データSDの信号を止め、SQD
またはSQD′信号を選択するように構成されている。
出力または自動等化回路７における信号品質検出回路77
の出力もしくは送信データSDを第１または第２の信号品
質検出信号により選択する選択回路で、自動等化回路６
からのSQD信号または自動等化回路７からのSQD′信号が
発生したとき、本来の送信データSDの信号を止め、SQD
またはSQD′信号を選択するように構成されている。
次に、以上の構成において、オートマティック・フォー
ルバックからリストアまでの流れを説明する。
ルバックからリストアまでの流れを説明する。
回線劣化が生じた場合には、自動等化回路６が受信信号
劣化を検出し、信号品質検出SQD信号をオンとする。こ
れにより、自動等化回路６自体は識別回路66における理
想値を16点から４点へ減じ、エラーマージンを確保させ
る。これと同時にSQDオン情報は対局へ伝送され、符号
器１においてデータスピードが9600bpsから4800bpsへフ
ォールバック（fall back）される。また、16点の送出
データ点が第２図に述べる特殊な16点データへ切り替わ
る。そして、この自動等化回路６は理想値が４点となっ
たため、4800bpsの等化データを出力する。以上が、オ
ートマティック・フォールバックとなる。
劣化を検出し、信号品質検出SQD信号をオンとする。こ
れにより、自動等化回路６自体は識別回路66における理
想値を16点から４点へ減じ、エラーマージンを確保させ
る。これと同時にSQDオン情報は対局へ伝送され、符号
器１においてデータスピードが9600bpsから4800bpsへフ
ォールバック（fall back）される。また、16点の送出
データ点が第２図に述べる特殊な16点データへ切り替わ
る。そして、この自動等化回路６は理想値が４点となっ
たため、4800bpsの等化データを出力する。以上が、オ
ートマティック・フォールバックとなる。
一方、自動等化回路７は、この間常時16点理想値にて、
受信信号劣化の回復を監視しており、信号品質検出SQ
D′信号が検出される、すなわち回線劣化が復旧する
と、自局の自動等化回路６の識別回路66における理想値
を本来の16点へ戻すとともに、対局へ伝え、符号器１に
おいて9600bpsのデータへ戻し、本来の16点データを送
出させる。よって、オートマティック・リストアが実現
できる。
受信信号劣化の回復を監視しており、信号品質検出SQ
D′信号が検出される、すなわち回線劣化が復旧する
と、自局の自動等化回路６の識別回路66における理想値
を本来の16点へ戻すとともに、対局へ伝え、符号器１に
おいて9600bpsのデータへ戻し、本来の16点データを送
出させる。よって、オートマティック・リストアが実現
できる。
第５図は、データ変復調装置を詳細に示すブロック図で
ある。これを用いて動作順序を詳細に説明する。まず、
通常状態について説明する。データ変復調装置A0へ入力
された送信データSDはスクランブラ81によりランダム化
され、レジスタ82へ入力される。スクランブラの目的
は、受信側のデータ変復調装置B0に備えた自動等化回路
97および101の自動等化動作を保証するためのものであ
る。すなわち、データのランダム性により、各データ点
のもつ回線の劣化情報を確率的に正しく把握することが
できる。9600bpsを例にとると、レジスタ82へ9600bpsの
スピードにて取り込まれる。その後、レジスタ83へ４ビ
ット毎まとめて2400Hzの周期で入力される。ROM84で
は、４ビット毎のデータがアドレス情報となり、第３図
の正常時における点Ａ〜Ｐまでの16点中の１点をアドレ
スし、その値を出力する。選択回路（SEL）87において
は、通常、ROM84の出力を選択しており、変調回路（MO
D）94へ出力する。
ある。これを用いて動作順序を詳細に説明する。まず、
通常状態について説明する。データ変復調装置A0へ入力
された送信データSDはスクランブラ81によりランダム化
され、レジスタ82へ入力される。スクランブラの目的
は、受信側のデータ変復調装置B0に備えた自動等化回路
97および101の自動等化動作を保証するためのものであ
る。すなわち、データのランダム性により、各データ点
のもつ回線の劣化情報を確率的に正しく把握することが
できる。9600bpsを例にとると、レジスタ82へ9600bpsの
スピードにて取り込まれる。その後、レジスタ83へ４ビ
ット毎まとめて2400Hzの周期で入力される。ROM84で
は、４ビット毎のデータがアドレス情報となり、第３図
の正常時における点Ａ〜Ｐまでの16点中の１点をアドレ
スし、その値を出力する。選択回路（SEL）87において
は、通常、ROM84の出力を選択しており、変調回路（MO
D）94へ出力する。
データ変復調装置B0では、復調回路（DEM）96を経たデ
ータは自動等化回路97へ入力され、前記Ａ〜Ｐ間の１点
を歪を取り除いて出力する。デコーダ98ではデータ変復
調装置A0における処理の逆処理を行ない、受信データRD
として出力する。SQD1検出回路99の出力は、通常は
「０」となっており、セットリセット回路100へは影響
を与えない。また、自動等化回路101をも経て入力され
るが、この自動等化回路101は自動等化回路97と同じ基
準値をもっており、SQD2検出介102の出力▲▼
＝１となってセットリセット回路100をリセットしてい
る。
ータは自動等化回路97へ入力され、前記Ａ〜Ｐ間の１点
を歪を取り除いて出力する。デコーダ98ではデータ変復
調装置A0における処理の逆処理を行ない、受信データRD
として出力する。SQD1検出回路99の出力は、通常は
「０」となっており、セットリセット回路100へは影響
を与えない。また、自動等化回路101をも経て入力され
るが、この自動等化回路101は自動等化回路97と同じ基
準値をもっており、SQD2検出介102の出力▲▼
＝１となってセットリセット回路100をリセットしてい
る。
次に異常状態について説明する。データ変復調装置B0に
おいては、回線が劣化した場合、変調データが広がるの
で、自動等化回路97において、点Ａ〜Ｐまでの16点中の
１点を識別することができず、等化後においても、受信
データの広がり又は等化はずれをおこす。すなわち、96
00bps,16点の伝送が不可となる。よって、SQD1検出回路
99が上記劣化を検出する。第６図にその内容を示す。自
動等化回路出力ａによりアドレスされた基準値出力ｂと
自動等化回路出力ａの距離が或る予め定めた基準値ｒよ
り大きい場合、SQD1＝１と出力する。次に出力SQD1＝１
はセットリセット回路100をセットし、自動等化回路97
へ「１」を与え、その等化理想値を16点から４点へ変更
する（第３図の右側のデータ点参照）。また、セットリ
セット回路100の出力「１」はデコーダ98へ与えられ、
そのデコーダ逆処理を9600bpsから4800bpsへ切り替え
る。一方、データ変復調装置A0に対しては、SQD1＝１の
出力が選択回路（SEL）103を経て送出される。
おいては、回線が劣化した場合、変調データが広がるの
で、自動等化回路97において、点Ａ〜Ｐまでの16点中の
１点を識別することができず、等化後においても、受信
データの広がり又は等化はずれをおこす。すなわち、96
00bps,16点の伝送が不可となる。よって、SQD1検出回路
99が上記劣化を検出する。第６図にその内容を示す。自
動等化回路出力ａによりアドレスされた基準値出力ｂと
自動等化回路出力ａの距離が或る予め定めた基準値ｒよ
り大きい場合、SQD1＝１と出力する。次に出力SQD1＝１
はセットリセット回路100をセットし、自動等化回路97
へ「１」を与え、その等化理想値を16点から４点へ変更
する（第３図の右側のデータ点参照）。また、セットリ
セット回路100の出力「１」はデコーダ98へ与えられ、
そのデコーダ逆処理を9600bpsから4800bpsへ切り替え
る。一方、データ変復調装置A0に対しては、SQD1＝１の
出力が選択回路（SEL）103を経て送出される。
データ変復調装置A0において、自動等化回路93（自動等
化回路97に相当する）の出力は比較器92へ送られ、レジ
スタ91の内容と比較される。すなわち、SQD1が「１」か
「０」か、またはSQD2が「１」か「０」かを見分け、
（すなわちこれらの情報がレジスタ91にストアされてお
り、レジスタアドレス90によりインクリメントされて順
次比較され、）SQD1＝１が検出されてタイミングパルス
発生器89および選択回路（SEL）87へ送出される。タイ
ミングパルス発生器89は、これにより9600bpsから4800b
psへスピードを出力ST2として切り替える。またSEL87は
レジスタ88の出力を選択する。すなわち、レジスタ82へ
4800bpsのスピードでデータを取り込み、レジスタ83へ
は２ビット毎まとめて2400Hzの周期で入力される。ROM8
5では、この２ビットによって、第３図中の点Ａ〜Ｄま
での４点中の１点が選ばれる。また、ランダム発生器86
の出力２ビットによって、例えばＡが４点ある中の１点
を選びSEL87へ出力する。すなわち、4800bpsの伝送であ
っても、16点中の１点を送付することになる。第７図に
これら変換の一例を示す。第７図において、レジスタ83
の出力が例えば10とすると第３象限Ｓを限定し、ランダ
ム発生器86の出力が01であれば、その象限の中で図示の
点Ｐを送出点として運ぶ。
化回路97に相当する）の出力は比較器92へ送られ、レジ
スタ91の内容と比較される。すなわち、SQD1が「１」か
「０」か、またはSQD2が「１」か「０」かを見分け、
（すなわちこれらの情報がレジスタ91にストアされてお
り、レジスタアドレス90によりインクリメントされて順
次比較され、）SQD1＝１が検出されてタイミングパルス
発生器89および選択回路（SEL）87へ送出される。タイ
ミングパルス発生器89は、これにより9600bpsから4800b
psへスピードを出力ST2として切り替える。またSEL87は
レジスタ88の出力を選択する。すなわち、レジスタ82へ
4800bpsのスピードでデータを取り込み、レジスタ83へ
は２ビット毎まとめて2400Hzの周期で入力される。ROM8
5では、この２ビットによって、第３図中の点Ａ〜Ｄま
での４点中の１点が選ばれる。また、ランダム発生器86
の出力２ビットによって、例えばＡが４点ある中の１点
を選びSEL87へ出力する。すなわち、4800bpsの伝送であ
っても、16点中の１点を送付することになる。第７図に
これら変換の一例を示す。第７図において、レジスタ83
の出力が例えば10とすると第３象限Ｓを限定し、ランダ
ム発生器86の出力が01であれば、その象限の中で図示の
点Ｐを送出点として運ぶ。
データ変復調装置B0において、自動等化回路97では4800
bpsの４点理想値をもっており、第３図の右側に示すよ
うに受信データが劣化により広がりをもっていても、誤
りなく判定できる。よってSQD1検出回路99は「０」を出
力する。この間、自動等化回路101は、受信する16点に
対して常に16点の理想値をもって等化を試みている。た
だし、回線劣化によ▲り▼＝０となっている。
bpsの４点理想値をもっており、第３図の右側に示すよ
うに受信データが劣化により広がりをもっていても、誤
りなく判定できる。よってSQD1検出回路99は「０」を出
力する。この間、自動等化回路101は、受信する16点に
対して常に16点の理想値をもって等化を試みている。た
だし、回線劣化によ▲り▼＝０となっている。
最後に復旧状態について説明する。データ変復調装置B0
において、回線の劣化が復旧すると、自動等化回路101
は正常な等化ができることになり、▲▼＝１と
なる。よって、セットリセット回路100をリセットし、
自動等化回路97の理想値を当初の16点へ戻す。また、デ
コーダ98およびタイミングパルス発生器105も同様に当
初の状態へ切り替える。すなわち、4800bpsから9600bps
のモードへ復旧する。また、▲▼＝１の情報は
SEL103を介して対局へ送出される。
において、回線の劣化が復旧すると、自動等化回路101
は正常な等化ができることになり、▲▼＝１と
なる。よって、セットリセット回路100をリセットし、
自動等化回路97の理想値を当初の16点へ戻す。また、デ
コーダ98およびタイミングパルス発生器105も同様に当
初の状態へ切り替える。すなわち、4800bpsから9600bps
のモードへ復旧する。また、▲▼＝１の情報は
SEL103を介して対局へ送出される。
データ変復調装置A0において、比較器92において検出さ
れた▲▼＝１はタイミングパルス発生器89およ
びSEL87へ入力され、各々、当初の9600bpsのモードへ復
旧させる。
れた▲▼＝１はタイミングパルス発生器89およ
びSEL87へ入力され、各々、当初の9600bpsのモードへ復
旧させる。
以上説明したように、本発明によれば、信号品質検出
（SQD）信号のオン時送信部において、１データに対し
ｍ点のデータ点を割り当てるコーディングを行なう符号
器と、受信部において、理想値を低減することができる
識別値をもつ自動等化回路と常時正常時と同じ理想値を
もつ識別値をもつ自動等化回路とを有することにより、
オートマティック・フォールバックおよびリストアを行
なうことができるので、実用上の効果は極めて大であ
る。
（SQD）信号のオン時送信部において、１データに対し
ｍ点のデータ点を割り当てるコーディングを行なう符号
器と、受信部において、理想値を低減することができる
識別値をもつ自動等化回路と常時正常時と同じ理想値を
もつ識別値をもつ自動等化回路とを有することにより、
オートマティック・フォールバックおよびリストアを行
なうことができるので、実用上の効果は極めて大であ
る。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図における符号器に係る部分を抽出して示した図、
第３図および第４図はそれぞれ第１図における第１およ
び第２の自動等化回路に係る部分を抽出して示した図、
第５図は本実施例を詳細に示すブロック図、第６図はSQ
D1検出回路の動作の説明図、第７図は4800bpsにおける
変換例を示す説明図である。 １……符号器、2,8……変調回路、3,5……復調回路、4,
10……データ変復調装置、6,7……自動等化回路、９…
…選択回路、11……データ点発生器、12……タイミング
パルス発生器、61,71……受信レジスタ、62,72……修正
レジスタ、63,73……掛算器、64,74……修正回路、65,7
5……加算器、66,76……識別回路、67,77……信号品質
検出回路。
第１図における符号器に係る部分を抽出して示した図、
第３図および第４図はそれぞれ第１図における第１およ
び第２の自動等化回路に係る部分を抽出して示した図、
第５図は本実施例を詳細に示すブロック図、第６図はSQ
D1検出回路の動作の説明図、第７図は4800bpsにおける
変換例を示す説明図である。 １……符号器、2,8……変調回路、3,5……復調回路、4,
10……データ変復調装置、6,7……自動等化回路、９…
…選択回路、11……データ点発生器、12……タイミング
パルス発生器、61,71……受信レジスタ、62,72……修正
レジスタ、63,73……掛算器、64,74……修正回路、65,7
5……加算器、66,76……識別回路、67,77……信号品質
検出回路。
Claims (1)
- 【請求項１】受信データを１タイムスロット毎にシフト
する受信レジスタと、等化修正量を蓄える修正レジスタ
と、前記受信レジスタの１タイムスロット毎の出力に前
記等化修正量を乗算し加算して等化データを得る演算手
段と、この演算手段によって得られた等化データと理想
値との誤差量を作成する第１の識別回路と、前記等化修
正量を前記誤差量に応じて変更する修正回路とを有する
自動等化回路をもつデータ変復調装置におけるオートマ
ティック・フォールバックおよびリストア方式におい
て、送信部にて第１の信号品質検出信号により１データ
に対しｋ点またはｌ点の２通りの送出データ点を切り替
えて発生する符号器をもち、受信部にて前記第１の信号
品質検出信号を検出する第１の検出回路をもち且つ前記
第１の識別回路にて前記第１の検出回路の出力または第
２の信号品質検出信号を検出する第２の検出回路の出力
によりｍ点またはｌ点の２通りの理想値を切り替えて使
用する第１の自動等化回路と、常時ｍ点の理想値である
第２の識別回路と前記第２の検出回路をもつ第２の自動
等化回路と、前記第１の検出回路の出力または第２の検
出回路の出力もしくは送信データを前記第１または第２
の信号品質検出信号により選択する選択回路を含むこと
を特徴とするオートマティック・フォールバックおよび
リストア方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-145005 | 1986-06-23 | ||
| JP14500586 | 1986-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63107245A JPS63107245A (ja) | 1988-05-12 |
| JPH06103876B2 true JPH06103876B2 (ja) | 1994-12-14 |
Family
ID=15375248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15137687A Expired - Lifetime JPH06103876B2 (ja) | 1986-06-23 | 1987-06-19 | オ−トマテイツク・フオ−ルバツクおよびリストア方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4736388A (ja) |
| JP (1) | JPH06103876B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8628821D0 (en) * | 1986-12-02 | 1987-01-07 | Plessey Co Plc | Data transmission systems |
| US4939748A (en) * | 1987-08-07 | 1990-07-03 | Paradyne Corporation | Unobtrusive signature for modulated signals |
| US5031179A (en) * | 1987-11-10 | 1991-07-09 | Canon Kabushiki Kaisha | Data communication apparatus |
| US4864567A (en) * | 1988-05-04 | 1989-09-05 | The United States Of America As Represented By The Secretary Of The Navy | High throughput data communication system |
| US4862456A (en) * | 1988-05-04 | 1989-08-29 | The United States Of America As Represented By The Secretary Of The Navy | High speed modem |
| US5007047A (en) * | 1988-12-02 | 1991-04-09 | Codex Corporation | Adaptive rate control for echo cancelling modem |
| JPH0626343B2 (ja) * | 1988-12-16 | 1994-04-06 | 日本電気株式会社 | 変復調装置のデータ伝送速度自動切替方式 |
| JP2682703B2 (ja) * | 1989-07-21 | 1997-11-26 | 富士通株式会社 | マルチポイント接続モデムのリトレーニング方式 |
| DE3924635C2 (de) * | 1989-07-26 | 1998-11-05 | Asea Brown Boveri | Verfahren zur digitalen Datenübertragung im Vollduplex-Betrieb |
| FR2669795B1 (fr) * | 1990-11-23 | 1994-09-09 | Lmt Radio Professionelle | Systeme de communication utilisant un dispositif de codage/sur-codage pour une liaison numerique codee. |
| US5253270A (en) * | 1991-07-08 | 1993-10-12 | Hal Communications | Apparatus useful in radio communication of digital data using minimal bandwidth |
| JP3252487B2 (ja) * | 1992-10-23 | 2002-02-04 | 松下電器産業株式会社 | セルラ無線電話システム |
| SG49916A1 (en) * | 1993-09-13 | 1998-06-15 | Philips Electronics Nv | System and method for adapting the transmission rate to the line quality and modem suitable for such a system |
| US5790781A (en) * | 1993-12-08 | 1998-08-04 | Intel Corporation | Dynamic scaling of CPU cycle consumption in an I/O subsystem of a computer system |
| US5664095A (en) * | 1993-12-08 | 1997-09-02 | Intel Corporation | Dynamic scaling of CPU cycle consumption in a computer system |
| JP3471953B2 (ja) * | 1995-02-16 | 2003-12-02 | キヤノン株式会社 | データ通信装置 |
| DE19705354A1 (de) * | 1997-02-12 | 1998-08-13 | Siemens Ag | Übertragungssystem zur Übertragung von Digitalsignalen in einem Funk-Teilnehmeranschlußnetz |
| US6879630B2 (en) * | 2000-03-30 | 2005-04-12 | Hitachi Kokusai Electric Inc. | Automatic equalization circuit and receiver circuit using the same |
| KR100988115B1 (ko) * | 2003-03-17 | 2010-10-18 | 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) | 이중 루프 신호 품질 기반 링크 적응 |
| GB2514174B (en) * | 2013-05-17 | 2015-12-02 | Cambium Networks Ltd | Improvements to adaptive modulation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3534264A (en) * | 1966-04-15 | 1970-10-13 | Ibm | Adaptive digital communication system |
| US3536840A (en) * | 1969-04-25 | 1970-10-27 | Computer Modem Corp | Digital data transmission system with a variable transmission rate |
| US4438511A (en) * | 1980-11-10 | 1984-03-20 | Telebit Corporation | Packetized ensemble modem |
-
1987
- 1987-06-19 JP JP15137687A patent/JPH06103876B2/ja not_active Expired - Lifetime
- 1987-06-23 US US07/065,437 patent/US4736388A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4736388A (en) | 1988-04-05 |
| JPS63107245A (ja) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06103876B2 (ja) | オ−トマテイツク・フオ−ルバツクおよびリストア方式 | |
| EP0137695B1 (en) | Method of signal transmission with selected signal transmission rate | |
| US4710925A (en) | Data communication system | |
| CA1241123A (en) | Received signal processing apparatus | |
| KR930003728B1 (ko) | 개선된 메세지 형식에 의한 데이타 전송장치 | |
| JPH0691520B2 (ja) | フレ−ム同期はずれ検出方式 | |
| JPH031742A (ja) | 送信速度自動選択装置 | |
| US6243844B1 (en) | Signal transmitter used in the transmission of data in a communication system | |
| JP2607252B2 (ja) | 時間ダイバーシチ送受信方式 | |
| JP3303612B2 (ja) | データ通信におけるエラー復元方法及びエラー復元装置 | |
| JP3485248B2 (ja) | 電灯線通信装置 | |
| JP4082460B2 (ja) | フレーム同期装置及びフレーム同期方法 | |
| JPS6336620A (ja) | フアクシミリ伝送方式 | |
| JP3761456B2 (ja) | データ通信装置，通信データの誤り検出方法，データ通信システム | |
| US6476937B1 (en) | Facsimile apparatus having communicating function of nonstandard procedure and communicating function of standard procedure | |
| EP1095490A1 (en) | Bit stuffing for synchronous hdlc | |
| JP2645814B2 (ja) | データ通信方法 | |
| JP2579464B2 (ja) | デ−タ通信方法 | |
| US5809046A (en) | Method and a system for fast adjusting data receiving modem | |
| JP4126769B2 (ja) | 通信装置 | |
| JP3533038B2 (ja) | データ復調装置 | |
| JP2870408B2 (ja) | エラー推測機能を備えたファクシミリ装置 | |
| JP2600581B2 (ja) | 符号同期回路 | |
| JP3281697B2 (ja) | 回線品質監視回路 | |
| JPH0519347B2 (ja) |