JPH06104242A - Minute pattern formation method - Google Patents
Minute pattern formation methodInfo
- Publication number
- JPH06104242A JPH06104242A JP25026992A JP25026992A JPH06104242A JP H06104242 A JPH06104242 A JP H06104242A JP 25026992 A JP25026992 A JP 25026992A JP 25026992 A JP25026992 A JP 25026992A JP H06104242 A JPH06104242 A JP H06104242A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mask pattern
- resist
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 エッチングによる微小パターンの形成方法に
関し,マスクパターン下のアンダーカットを抑制するこ
とを目的とする。
【構成】 パターニングすべき薄膜上に所定のマスクパ
ターンを形成したのち,この薄膜を厚さ方向に一部エッ
チングし,このエッチングによって生じた段差の側面を
前記マスクパターンを構成するレジストまたは別に塗布
したレジストで選択的に覆ってから,残りの薄膜をエッ
チングする。段差側面をレジストで覆う方法として,マ
スクパターンを熱によって流下させるか,ポジ型レジス
トを塗布し,これをマスクパターン下の不透明膜をマス
クに露光して段差側面に選択的に残す。
(57) [Abstract] [Purpose] An object of the present invention is to suppress an undercut under a mask pattern in a method for forming a fine pattern by etching. [Structure] After forming a predetermined mask pattern on a thin film to be patterned, this thin film is partially etched in the thickness direction, and the side surface of the step formed by this etching is applied with a resist forming the mask pattern or separately. The resist is selectively covered and then the remaining film is etched. As a method of covering the side surface of the step with a resist, the mask pattern is flown down by heat or a positive resist is applied, and the opaque film under the mask pattern is exposed to the mask to selectively leave the side surface of the step.
Description
【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】本発明は, 例えばエッチングによ
る薄膜のパターニングに係り, とくに, 電子回路におけ
る電極または配線のような微小パターンの形成に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to patterning a thin film, for example, by etching, and more particularly to forming a fine pattern such as an electrode or wiring in an electronic circuit.
【0002】[0002]
【従来の技術】回路基板における部品の実装密度の上昇
にともなって配線幅の縮小が図られる。しかし, その抵
抗の増大を回避するために, 配線を構成する導体薄膜の
厚さは減少されない。したがって, 配線の断面のアスペ
クト比が増大するために, 異方性の高いパターニング方
法が必要とされる。2. Description of the Related Art The wiring width can be reduced as the mounting density of components on a circuit board increases. However, in order to avoid the increase of the resistance, the thickness of the conductor thin film that constitutes the wiring is not reduced. Therefore, a patterning method with high anisotropy is required because the aspect ratio of the cross section of the wiring increases.
【0003】通常, 配線材料としては, 銅, 金, アルミ
ニウムが多く用いられているが, このうち, 回路基板用
には, 比抵抗とコストの点から銅が適している。すなわ
ち,回路基板上に形成された銅薄膜を, 所望の形状と幅
を有する配線にパターニングするわけであるが, 銅薄膜
のパターニング方法としては, 塩化第2鉄溶液をエッチ
ング剤として用いるウエットエッチングまたはアルゴン
イオンを用いるイオンミリングが周知である。Usually, copper, gold, and aluminum are often used as wiring materials. Among them, copper is suitable for circuit boards in terms of resistivity and cost. That is, a copper thin film formed on a circuit board is patterned into wiring having a desired shape and width. The copper thin film is patterned by wet etching using ferric chloride solution as an etching agent or Ion milling using argon ions is well known.
【0004】一般にイオンミリングはエッチング速度が
低く, 例えば銅の場合, 約0.1 μm/分である。したがっ
て, 通常数μm 程度の厚さを有する銅薄膜をパターニン
グするために数十分ないし一時間を要する。また, イオ
ンミリング装置そのものが高価である。これらの理由か
ら, イオンミリングは大量生産には適していない。Ion milling generally has a low etching rate, for example, about 0.1 μm / min for copper. Therefore, it usually takes several tens of minutes to one hour to pattern a copper thin film having a thickness of about several μm. Also, the ion milling device itself is expensive. For these reasons, ion milling is not suitable for mass production.
【0005】[0005]
【発明が解決しようとする課題】したがって, 回路基板
上の銅薄膜のパターニングは, ウエットエッチングによ
って一般に行われている。しかし, 銅薄膜のウエットエ
ッチングは等方性であるためにサイドエッチングが無視
できず, したがって, マスクの下にアンダーカットが生
じてしまう。アスペクト比が高いほどサイドエッチング
を受ける面積の割合が大きいため, 銅薄膜配線は低抵抗
を維持し得なくなるばかりでなく, 断線を生じる可能性
が高い。Therefore, the patterning of the copper thin film on the circuit board is generally performed by wet etching. However, since the wet etching of the copper thin film is isotropic, the side etching cannot be ignored, so that an undercut occurs under the mask. The higher the aspect ratio, the greater the proportion of the area that undergoes side etching, so that copper thin-film wiring cannot maintain low resistance, and there is a high possibility that wire breakage will occur.
【0006】本発明は, 上記従来の問題に鑑みなされた
ものであり, 高アスペクト比のパターンを形成するため
のウエットエッチングにおけるサイドエッチング効果を
低減可能とすることを目的とする。The present invention has been made in view of the above conventional problems, and an object of the present invention is to make it possible to reduce the side etching effect in wet etching for forming a pattern having a high aspect ratio.
【0007】[0007]
【課題を解決するための手段】上記目的は, 基板の一表
面に形成された薄膜上に画定された領域を覆い且つ加熱
により流動状態に遷移するレジストから成るマスクパタ
ーンを形成し, 該マスクパターンから表出している該薄
膜に対してその厚さ方向の一部が除去されるようにウエ
ットエッチング施して該マスクパターンの周囲における
該薄膜に段差を形成し, 該マスクパターンを加熱するこ
とにより流動化した該レジストによって該段差を覆い,
該段差を覆うレジストと前記マスクパターンとから表出
する前記薄膜に対して再びウエットエッチング施して該
段差を該基板表面側に成長させる諸工程を含むことを特
徴とする本発明に係る微小パターン形成方法, または,
基板の一表面に形成された薄膜上に画定された領域を覆
う不透明なマスクパターンを形成し, 該マスクパターン
から表出している該薄膜に対してその厚さ方向の一部が
除去されるようにウエットエッチングを施して該マスク
パターンの周囲の該薄膜に段差を形成し, 該段差が形成
された該薄膜を有する該基板表面にポジ型のレジストを
塗布したのち該マスクパターン側から該レジストに対し
て光照射および現像処理を施し, 現像処理を施された該
レジストおよび該マスクパターンから表出する該薄膜に
対して再びウエットエッチングを施して該段差を該基板
表面側に成長させる諸工程を含むことを特徴とする本発
明に係る微小パターン形成方法のいずれかによって達成
される。The object is to form a mask pattern made of a resist that covers a defined region on a thin film formed on one surface of a substrate and is made into a fluid state by heating. The thin film exposed from the thin film is wet-etched so that a part in the thickness direction is removed to form a step in the thin film around the mask pattern, and the mask pattern is heated to flow. Cover the step with the converted resist,
Micropattern formation according to the present invention, which comprises the steps of subjecting the thin film exposed from the resist covering the step and the mask pattern to wet etching again to grow the step on the surface side of the substrate. Method, or,
An opaque mask pattern is formed to cover a defined area on a thin film formed on one surface of the substrate, and a part of the thin film exposed from the mask pattern in the thickness direction is removed. Wet etching is applied to form a step on the thin film around the mask pattern, and a positive resist is applied to the surface of the substrate having the thin film on which the step is formed, and then the resist is applied from the mask pattern side to the resist. Light irradiation and development treatment are performed, and the wet etching is performed again on the developed resist and the thin film exposed from the mask pattern to grow the step on the substrate surface side. And a fine pattern forming method according to the present invention.
【0008】[0008]
【作用】すなわち,本発明においては, レジストから成
るマスクパターンを形成された薄膜を, 厚さ方向に一部
分だけウエットエッチングする。これによって生じた段
差の側面におけるサイドエッチングは段差に応じた量に
止まっている。次いで,マスクパターンを加熱して流動
化させるかあるいは別に塗布したレジストによりマスク
パターンの周囲の段差を選択的に覆ったのち, 再び所定
の厚さだけウエットエッチングを行う。この工程を繰り
返すことにより薄膜をパターニングするのである。段差
側面はレジストで覆われているので,その後のウエット
エッチングにおけるサイドエッチングは小さい。したが
って, 薄膜の全厚さまたは全エッチング時間に比例した
サイドエッチングは生じず,マスクパターンの下のアン
ダーカットが大幅に減少される。In other words, in the present invention, the thin film on which the mask pattern made of resist is formed is wet-etched only partially in the thickness direction. The side etching on the side surface of the step caused by this is stopped in an amount corresponding to the step. Next, the mask pattern is heated to fluidize it, or the step around the mask pattern is selectively covered with a separately applied resist, and then wet etching is performed again to a predetermined thickness. The thin film is patterned by repeating this process. Since the side surface of the step is covered with the resist, the side etching in the subsequent wet etching is small. Therefore, side etching proportional to the total thickness of the thin film or the total etching time does not occur, and the undercut under the mask pattern is greatly reduced.
【0009】[0009]
【実施例】図1は,請求項1に記載された本発明の一実
施例の工程を説明するための断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a sectional view for explaining a process of an embodiment of the present invention described in claim 1.
【0010】図1(a) に示すように, 基板1の一表面
に, 薄膜2を堆積したのち, 図1(b)に示すように, レ
ジストから成るマスクパターン4を薄膜2の上に形成す
る。次いで, マスクパターン4から表出している薄膜2
を, 図1(c) に示すように, その表面から所定の厚さ,
例えば全厚さの1/2 だけエッチングする。As shown in FIG. 1 (a), after depositing a thin film 2 on one surface of a substrate 1, a mask pattern 4 made of a resist is formed on the thin film 2 as shown in FIG. 1 (b). To do. Then, the thin film 2 exposed from the mask pattern 4
As shown in Fig. 1 (c),
For example, etch only half the total thickness.
【0011】次いで,基板1を加熱する。通常のレジス
トは140 ℃〜200 ℃において軟化し流動性を持つように
なる。その結果, 薄膜2に生じている段差の側面は, 図
1(d) に示すように, 上記の流動化したマスクパターン
4によって覆われる。Next, the substrate 1 is heated. Normal resist softens and becomes fluid at 140 ° C to 200 ° C. As a result, the side surface of the step formed in the thin film 2 is covered with the fluidized mask pattern 4 as shown in FIG. 1 (d).
【0012】次いで, 薄膜2を再びエッチングする。薄
膜2の段差の側面はマスクパターン4で覆われているた
めにエッチングの進行が遅い。なお, このエッチング
は, 図1(e) に示すようにマスクパターン4の周囲に基
板1が表出するまで行ってもよいし, あるいは, マスク
パターン4の周囲に薄膜2が残るように行ってもよい。
最後に, 図1(f) に示すように, マスクパターン4を除
去する。Next, the thin film 2 is etched again. Since the side surface of the step of the thin film 2 is covered with the mask pattern 4, the progress of etching is slow. Note that this etching may be performed until the substrate 1 is exposed around the mask pattern 4 as shown in FIG. 1 (e), or may be performed so that the thin film 2 remains around the mask pattern 4. Good.
Finally, the mask pattern 4 is removed as shown in FIG.
【0013】上記のようにして, マスクパターン4の下
におけるアンダーカットを抑制することができる。図1
では薄膜2が単層である場合を示したが, 薄膜2が, 例
えばクロム─銅─クロムの三層から成る場合でも同様に
実施できることは言うまでもない。Undercutting under the mask pattern 4 can be suppressed as described above. Figure 1
In the above, the case where the thin film 2 is a single layer is shown, but it is needless to say that the same can be applied when the thin film 2 is composed of, for example, three layers of chromium-copper-chrome.
【0014】図2は, 請求項2に記載された本発明の一
実施例の工程を説明するための断面図である。図2(a)
に示すように, 基板1の一表面に, 膜厚の大きい薄膜2
と膜厚の小さい薄膜3とを堆積する。薄膜3としては不
透明な材料を用いる。そののち, 図2(b) に示すよう
に, レジストから成るマスクパターン4を薄膜3の上に
形成する。FIG. 2 is a sectional view for explaining a process of an embodiment of the present invention as set forth in claim 2. Figure 2 (a)
As shown in, the thin film 2 with a large film thickness is formed on one surface of the substrate 1.
And a thin film 3 having a small film thickness are deposited. An opaque material is used for the thin film 3. After that, as shown in FIG. 2B, a mask pattern 4 made of a resist is formed on the thin film 3.
【0015】次いで, マスクパターン4から表出してい
る薄膜3を選択的にエッチングして, 図2(c) に示すよ
うにパターニングする。薄膜3は膜厚が小さいのでこの
エッチングにおけるサイドエッチングは無視できる。Next, the thin film 3 exposed from the mask pattern 4 is selectively etched and patterned as shown in FIG. 2 (c). Since the thin film 3 has a small film thickness, side etching in this etching can be ignored.
【0016】次いで, マスクパターン4から表出してい
る薄膜2を, 図2(d) に示すように, その表面から所定
の厚さ, 例えば全厚さの1/2 だけエッチングする。次い
で, 図3(e) に示すように, 基板1表面にポジ型のレジ
スト層5を塗布する。そして, レジスト層5に対して,
基板1表面側からの光照射を行ったのち現像処理を施
す。マスクパターン4の下のアンダーカット部分におけ
るレジスト層5は, 不透明な薄膜3によって遮光されて
いるために, 図3(f) に示すように,現像処理後にも残
っている。なお, 上記塗布時およびレジスト層5の現像
時においてマスクパターン4が溶解しないように, レジ
スト層5の溶剤および現像液を選ぶ必要があることは言
うまでもない。Next, as shown in FIG. 2D, the thin film 2 exposed from the mask pattern 4 is etched from its surface by a predetermined thickness, for example, 1/2 of the total thickness. Then, as shown in FIG. 3E, a positive resist layer 5 is applied to the surface of the substrate 1. And for the resist layer 5,
After irradiating light from the front surface side of the substrate 1, development processing is performed. Since the resist layer 5 in the undercut portion under the mask pattern 4 is shielded by the opaque thin film 3, it remains after the developing process as shown in FIG. Needless to say, it is necessary to select the solvent and the developing solution for the resist layer 5 so that the mask pattern 4 is not dissolved during the above-mentioned application and during the development of the resist layer 5.
【0017】次いで, 薄膜2を再びエッチングする。薄
膜2の段差の側面はレジスト層5によって覆われている
ためにエッチングの進行が遅い。なお, このエッチング
は,図3(g) に示すようにマスクパターン4の周囲に基
板1が表出するまで行ってもよいし, あるいは, マスク
パターン4の周囲に薄膜2が残るように行ってもよい。Then, the thin film 2 is etched again. Since the side surface of the step of the thin film 2 is covered with the resist layer 5, the progress of etching is slow. This etching may be performed until the substrate 1 is exposed around the mask pattern 4 as shown in FIG. 3 (g), or may be performed so that the thin film 2 remains around the mask pattern 4. Good.
【0018】次いで, 図3(h) に示すように, レジスト
層5を選択的に除去する。この除去においてマスクパタ
ーン4が溶解しないように, レジスト層5の剥離液を選
ぶ必要があることは言うまでもない。Next, as shown in FIG. 3H, the resist layer 5 is selectively removed. Needless to say, it is necessary to select a stripping solution for the resist layer 5 so that the mask pattern 4 is not dissolved in this removal.
【0019】次いで, 図3(i) に示すように, 薄膜3を
選択的にエッチングする。このエッチングは, パターニ
ングされた薄膜2上に薄膜3の庇が残らないようにする
ためである。最後に, 図3(j) に示すように, マスクパ
ターン4を除去する。Next, as shown in FIG. 3 (i), the thin film 3 is selectively etched. This etching is for preventing the eaves of the thin film 3 from remaining on the patterned thin film 2. Finally, the mask pattern 4 is removed as shown in FIG.
【0020】このようにして, マスクパターン4の下に
おけるアンダーカットを抑制することができる。なお,
パターニングされた薄膜2上に薄膜3を残すことが不要
の場合には, 図3(h) の後にマスクパターン4および薄
膜3を順次除去すればよい。In this way, the undercut under the mask pattern 4 can be suppressed. In addition,
When it is not necessary to leave the thin film 3 on the patterned thin film 2, the mask pattern 4 and the thin film 3 may be sequentially removed after FIG. 3 (h).
【0021】以下に, より詳細な実施例を述べる。図1
を参照して, ガラスから成る基板1の一表面に厚さ0.1
μm の二つのクロム膜によってサンドイッチ構造にされ
た厚さ6μm の銅膜から成る薄膜2を形成する。次い
で, 薄膜2上に環化ゴム系のネガ型レジストを厚さ2μ
m に塗布し,これに所定の光パターンを露光したのち現
像して, マスクパターン4を形成する。A more detailed embodiment will be described below. Figure 1
With reference to, the thickness of 0.1
A thin film 2 consisting of a 6 .mu.m thick copper film sandwiched by two .mu.m chromium films is formed. Then, a cyclized rubber negative resist is formed on the thin film 2 to a thickness of 2 μm.
A mask pattern 4 is formed by applying m on m, exposing it to a predetermined light pattern, and then developing it.
【0022】次いで, マスクパターン4から表出する薄
膜2における上層のクロム膜を, 水酸化ナトリウムとフ
ェリシアン化カリの混合溶液を用いてエッチングする。
このときのクロム膜のサイドエッチングは, 測定困難な
程度に小さい。次いで, 薄膜2を構成する銅膜を, 過酸
化水素水と硫酸の混合溶液を用いて厚さ約3μm だけエ
ッチングする。Next, the upper chromium film of the thin film 2 exposed from the mask pattern 4 is etched using a mixed solution of sodium hydroxide and potassium ferricyanide.
The side etching of the chromium film at this time is so small that it is difficult to measure. Then, the copper film forming the thin film 2 is etched to a thickness of about 3 μm using a mixed solution of hydrogen peroxide solution and sulfuric acid.
【0023】次いで, 基板1を150 ℃で30分間熱処理す
る。これによりマスクパターン4が流動化し, 薄膜2に
生じている段差の側面を覆う。そののち, 過酸化水素と
硫酸の混合溶液を用いて, マスクパターン4周囲に下層
のクロム膜が表出するまで,前記銅膜を再びエッチング
する。最後に, 下層クロム膜を水酸化ナトリウムとフェ
リシアン化カリの混合溶液を用いてエッチングしたの
ち, マスクパターン4を除去する。Next, the substrate 1 is heat-treated at 150 ° C. for 30 minutes. As a result, the mask pattern 4 is fluidized and covers the side surface of the step formed in the thin film 2. Then, the copper film is etched again using a mixed solution of hydrogen peroxide and sulfuric acid until the underlying chromium film is exposed around the mask pattern 4. Finally, the lower chromium film is etched using a mixed solution of sodium hydroxide and potassium ferricyanide, and then the mask pattern 4 is removed.
【0024】このようにしてパターニングされた薄膜2
のマスクパターン4下のアンダーカットに相当するサイ
ドエッチング量は約3μm であった。一方, 本発明を適
用しない場合のサイドエッチング量は約6μm であり,
本発明による顕著な効果が示された。Thin film 2 patterned in this way
The side etching amount corresponding to the undercut under the mask pattern 4 was about 3 μm. On the other hand, when the present invention is not applied, the side etching amount is about 6 μm,
The remarkable effect by this invention was shown.
【0025】図2を参照して, ガラスから成る基板1の
一表面に厚さ0.1 μm のクロム下層膜と厚さ6μm の銅
膜から成る薄膜2および厚さ0.1 μm のクロム膜から成
る薄膜3を順次形成する。次いで, クロム膜3上に環化
ゴム系のネガ型レジストを厚さ2μm に塗布し, これに
所定の光パターンを露光したのち現像して, マスクパタ
ーン4を形成する。Referring to FIG. 2, on a surface of a substrate 1 made of glass, a 0.1 μm-thick chromium underlayer film, a 6 μm-thick copper film 2 and a 0.1 μm-thick chromium film 3 are formed. Are sequentially formed. Then, a cyclized rubber type negative resist is applied to the chromium film 3 to a thickness of 2 μm, and a predetermined light pattern is exposed to the resist and then developed to form a mask pattern 4.
【0026】次いで, マスクパターン4から表出するク
ロム膜3を, 水酸化ナトリウムとフェリシアン化カリの
混合溶液を用いてエッチングする。このときのクロム膜
3のサイドエッチングは, 測定困難な程度に小さい。次
いで, 薄膜2を構成する銅膜を, 過酸化水素水と硫酸の
混合溶液を用いて厚さ約3μm だけエッチングする。Next, the chromium film 3 exposed from the mask pattern 4 is etched using a mixed solution of sodium hydroxide and potassium ferricyanide. The side etching of the chromium film 3 at this time is so small that it is difficult to measure. Then, the copper film forming the thin film 2 is etched to a thickness of about 3 μm using a mixed solution of hydrogen peroxide solution and sulfuric acid.
【0027】次いで, 基板1表面に, ノボラック樹脂系
のポジレジスト層5を塗布したのち, 基板1表面側から
レジスト層5の全面に紫外線を照射する。マスクパター
ン4下のアンダーカット部分のレジスト層5はクロム膜
3によって紫外線から遮光される。そののち, レジスト
層5を弱アルカリ溶液で現像する。前記環化ゴム系のレ
ジストから成るマスクパターン4はアルカリ溶液に耐性
を有する。Then, a novolac resin-based positive resist layer 5 is applied on the surface of the substrate 1, and then the entire surface of the resist layer 5 is irradiated with ultraviolet rays from the surface side of the substrate 1. The resist layer 5 in the undercut portion under the mask pattern 4 is shielded from ultraviolet rays by the chromium film 3. After that, the resist layer 5 is developed with a weak alkaline solution. The mask pattern 4 made of the cyclized rubber resist has resistance to an alkaline solution.
【0028】次いで, 過酸化水素と硫酸の混合溶液を用
いて, マスクパターン4周囲にクロム下層膜が表出する
まで, 前記銅膜を再びエッチングする。そして, アルカ
リ溶液を用いてレジスト層5を除去する。最後に, クロ
ム下層膜を水酸化ナトリウムとフェリシアン化カリの混
合溶液を用いてエッチングしたのち, マスクパターン4
を除去する。Next, the copper film is etched again using a mixed solution of hydrogen peroxide and sulfuric acid until the chromium underlayer film is exposed around the mask pattern 4. Then, the resist layer 5 is removed using an alkaline solution. Finally, after etching the chromium underlayer film using a mixed solution of sodium hydroxide and potassium ferricyanide, mask pattern 4 was formed.
To remove.
【0029】このようにしてクロム─銅─クロム膜の三
層構造の薄膜パターンが形成される。パターニングされ
た薄膜2のマスクパターン4下のアンダーカットに相当
するサイドエッチング量は約3μm であり, 本発明を適
用しない場合のサイドエッチング量は約6μm に対し
て, 本発明による顕著な効果が示された。In this way, a thin film pattern having a three-layer structure of a chromium-copper-chromium film is formed. The side etching amount corresponding to the undercut of the patterned thin film 2 under the mask pattern 4 is about 3 μm, and the side etching amount when the present invention is not applied is about 6 μm, the remarkable effect of the present invention is shown. Was done.
【0030】上記実施例においては,本発明を金属薄膜
のパターニングに適用する場合について説明を行った
が,本発明は金属以外の薄膜のパターニングに対しても
適用可能であることは言うまでもない。In the above embodiments, the case where the present invention is applied to the patterning of a metal thin film has been described, but it goes without saying that the present invention can also be applied to the patterning of a thin film other than metal.
【0031】[0031]
【発明の効果】本発明によれば, ウエットエッチングに
より高アスペクト比の微細パターンを形成可能となり,
回路基板や半導体集積回路の生産性向上およびコスト低
減に寄与する効果がある。According to the present invention, it becomes possible to form a fine pattern with a high aspect ratio by wet etching,
This has the effect of contributing to improved productivity and cost reduction of circuit boards and semiconductor integrated circuits.
【図1】 請求項1の発明の一実施例の工程説明図FIG. 1 is a process explanatory view of an embodiment of the invention of claim 1;
【図2】 請求項2の発明の一実施例の工程説明図(そ
の1)FIG. 2 is a process explanatory view (1) of an embodiment of the invention of claim 2;
【図3】 請求項2の発明の一実施例の工程説明図(そ
の2)FIG. 3 is a process explanatory view (No. 2) of an embodiment of the invention of claim 2;
1 基板 2, 3 薄膜 4 マスクパターン 5 レジスト層 1 Substrate 2, 3 Thin film 4 Mask pattern 5 Resist layer
Claims (8)
された領域を覆い且つ加熱により流動状態に遷移するレ
ジストから成るマスクパターンを形成する第1の工程
と,該マスクパターンから表出している該薄膜に対して
その厚さ方向の一部が除去されるようにウエットエッチ
ングを施して該マスクパターンの周囲における該薄膜に
段差を形成する第2の工程と,該マスクパターンを加熱
することにより流動化した該レジストによって該段差を
覆う第3の工程と,該段差を覆うレジストと前記マスク
パターンとから表出する前記薄膜に対して再びウエット
エッチング施して該段差を該基板表面側に成長させる第
4の工程とを含むことを特徴とする微小パターン形成方
法。1. A first step of forming a mask pattern made of a resist, which covers a defined region on a thin film formed on one surface of a substrate and changes into a fluid state by heating, and exposing from the mask pattern. A second step of forming a step on the thin film around the mask pattern by performing wet etching so that a part of the thin film in the thickness direction is removed; and heating the mask pattern The third step of covering the step with the resist fluidized by the above, and the thin film exposed from the resist covering the step and the mask pattern is wet-etched again to form the step on the substrate surface side. A fourth step of growing the fine pattern.
て反復することを特徴とする請求項1記載の微小パター
ン形成方法。2. The fine pattern forming method according to claim 1, wherein the third step and the fourth step are circulated and repeated.
に対して施す前記ウエットエッチングは前記基板表面が
表出するまで行うことを特徴とする請求項1または2記
載の微小パターン形成方法。3. The fine pattern forming method according to claim 1, wherein the wet etching performed on the thin film in the fourth step is performed until the surface of the substrate is exposed.
された領域を覆う不透明なマスクパターンを形成する第
1の工程と,該マスクパターンから表出している該薄膜
に対してその厚さ方向の一部が除去されるようにウエッ
トエッチングを施して該マスクパターンの周囲の該薄膜
に段差を形成する第2の工程と,該段差が形成された該
薄膜を有する該基板表面にポジ型のレジストを塗布した
のち該マスクパターン側から該レジストに対して光照射
および現像処理を施す第3の工程と,現像処理を施され
た該レジストおよび該マスクパターンから表出する該薄
膜に対して再びウエットエッチングを施して該段差を該
基板表面側に成長させる第4の工程とを含むことを特徴
とする微小パターン形成方法。4. A first step of forming an opaque mask pattern covering an area defined on a thin film formed on one surface of a substrate, and a thickness of the thin film exposed from the mask pattern. The second step of forming a step in the thin film around the mask pattern by performing wet etching so that a part in the vertical direction is removed, and a positive step is performed on the substrate surface having the thin film in which the step is formed. A third step of applying light and developing treatment to the resist from the mask pattern side after applying a resist of a mold, and to the resist and the thin film exposed from the mask pattern subjected to the developing treatment. And wet etching again to grow the step on the surface side of the substrate, the fourth step.
て反復することを特徴とする請求項4記載の微小パター
ン形成方法。5. The method for forming a fine pattern according to claim 4, wherein the third step and the fourth step are circulated and repeated.
に対して施す前記ウエットエッチングは前記基板表面が
表出するまで行うことを特徴とする請求項4または5記
載の微小パターン形成方法。6. The method for forming a fine pattern according to claim 4, wherein the wet etching applied to the thin film in the fourth step is performed until the surface of the substrate is exposed.
明なレジストから成る上層とで構成されていることを特
徴とする請求項4記載の微小パターン形成方法。7. The method for forming a fine pattern according to claim 4, wherein the mask pattern comprises an opaque lower layer and an upper layer made of a transparent resist.
対してウエットエッチングを施す前記工程ののちに,前
記段差の側壁に連続した一側面が形成されるように前記
下層を選択的にエッチングする工程を含むことを特徴と
する請求項7記載の微小パターン形成方法。8. After the step of performing wet etching on the thin film until the surface of the substrate is exposed, the lower layer is selectively etched so that one side surface continuous to the side wall of the step is formed. 8. The method for forming a fine pattern according to claim 7, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25026992A JPH06104242A (en) | 1992-09-18 | 1992-09-18 | Minute pattern formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25026992A JPH06104242A (en) | 1992-09-18 | 1992-09-18 | Minute pattern formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104242A true JPH06104242A (en) | 1994-04-15 |
Family
ID=17205386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25026992A Withdrawn JPH06104242A (en) | 1992-09-18 | 1992-09-18 | Minute pattern formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104242A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088246A (en) * | 1994-06-21 | 1996-01-12 | Nippon Motorola Ltd | Method for forming metal wiring of semiconductor device |
| CN120784160A (en) * | 2025-09-11 | 2025-10-14 | 广州市艾佛光通科技有限公司 | Method for improving thick metal wet etching process |
-
1992
- 1992-09-18 JP JP25026992A patent/JPH06104242A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088246A (en) * | 1994-06-21 | 1996-01-12 | Nippon Motorola Ltd | Method for forming metal wiring of semiconductor device |
| CN120784160A (en) * | 2025-09-11 | 2025-10-14 | 广州市艾佛光通科技有限公司 | Method for improving thick metal wet etching process |
| CN120784160B (en) * | 2025-09-11 | 2025-12-05 | 广州市艾佛光通科技有限公司 | Method for improving thick metal wet etching process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1917743B (en) | Method for forming metal plate pattern and circuit board | |
| US20050124091A1 (en) | Process for making circuit board or lead frame | |
| JPH06104242A (en) | Minute pattern formation method | |
| JPS6227384B2 (en) | ||
| JPH08186373A (en) | Manufacture of printed wiring board | |
| JP2004218033A (en) | Etching product and etching method | |
| JPH0681173A (en) | Formation of metallic film pattern | |
| JPS616830A (en) | Pattern formation | |
| JP2723260B2 (en) | Fine pattern forming method | |
| JPH03203390A (en) | Manufacture of printed board | |
| JPH07142841A (en) | Method for manufacturing printed wiring board | |
| JP2001345540A (en) | Method of forming circuit interconnection | |
| JPS604221A (en) | Manufacture of semiconductor device | |
| JPH0353587A (en) | Formation of resist pattern | |
| JPH0629647A (en) | Peeling method of photo resist | |
| JPS6257222A (en) | Manufacture of semiconductor device | |
| JPH09260560A (en) | Lead frame and manufacturing method thereof | |
| JPS59147430A (en) | Formation of fine pattern | |
| JP2833315B2 (en) | TAB tape carrier | |
| JPS61285725A (en) | Formation of fine pattern | |
| JPH08293659A (en) | Manufacture of printed circuit board | |
| JPS61187294A (en) | Formation conductive pattern | |
| JPS6054775B2 (en) | Dry development method | |
| JPS6448424A (en) | Etching method of semiconductor substrate having stepped section | |
| JPH10242652A (en) | Manufacture of printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |