JPH06104432A - 薄膜状半導体装置およびその作製方法 - Google Patents
薄膜状半導体装置およびその作製方法Info
- Publication number
- JPH06104432A JPH06104432A JP27541292A JP27541292A JPH06104432A JP H06104432 A JPH06104432 A JP H06104432A JP 27541292 A JP27541292 A JP 27541292A JP 27541292 A JP27541292 A JP 27541292A JP H06104432 A JPH06104432 A JP H06104432A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 異なった特性の薄膜トランジスタを同一基板
上に製造する方法を提供する。 【構成】 絶縁基板上に薄膜トランジスタ（ＴＦＴ）を
形成する工程において、アモルファス半導体被膜を形成
した後、（１）レーザー光を選択的に照射して半導体被
膜の結晶性を改善せしめた後、基板を低温アニールする
ことによって、もしくは（２）異なる第１の条件のレー
ザー光を選択的に照射した後に，第２の条件のレーザー
光を基板全面にもしくはその一部に照射することによっ
て、薄膜トランジスタの結晶性を変化させることによっ
て、１枚の基板上に異なった特性の薄膜トランジスタを
形成することを特徴とする薄膜状半導体装置の作製方法
および上記方法によって得られた薄膜状半導体装置。
上に製造する方法を提供する。 【構成】 絶縁基板上に薄膜トランジスタ（ＴＦＴ）を
形成する工程において、アモルファス半導体被膜を形成
した後、（１）レーザー光を選択的に照射して半導体被
膜の結晶性を改善せしめた後、基板を低温アニールする
ことによって、もしくは（２）異なる第１の条件のレー
ザー光を選択的に照射した後に，第２の条件のレーザー
光を基板全面にもしくはその一部に照射することによっ
て、薄膜トランジスタの結晶性を変化させることによっ
て、１枚の基板上に異なった特性の薄膜トランジスタを
形成することを特徴とする薄膜状半導体装置の作製方法
および上記方法によって得られた薄膜状半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、６５０℃以下の低温で
絶縁基板上に絶縁ゲイト型半導体装置およびそれらが多
数形成された集積回路を歩留りよく形成する方法、およ
びそのような方法によって形成された半導体装置に関す
る。本発明による半導体装置は、液晶ディスプレー等の
アクティブマトリクスやイメージセンサー等の駆動回
路、あるいはＳＯＩ集積回路や従来の半導体集積回路
（マイクロプロセッサーやマイクロコントローラ、マイ
クロコンピュータ、あるいは半導体メモリー等）におけ
る薄膜トランジスタとして使用されるものである。
絶縁基板上に絶縁ゲイト型半導体装置およびそれらが多
数形成された集積回路を歩留りよく形成する方法、およ
びそのような方法によって形成された半導体装置に関す
る。本発明による半導体装置は、液晶ディスプレー等の
アクティブマトリクスやイメージセンサー等の駆動回
路、あるいはＳＯＩ集積回路や従来の半導体集積回路
（マイクロプロセッサーやマイクロコントローラ、マイ
クロコンピュータ、あるいは半導体メモリー等）におけ
る薄膜トランジスタとして使用されるものである。
【０００２】
【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体
装置（ＭＯＳＦＥＴ）を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量（浮遊容量）によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するＭＯＳＦＥＴを薄膜トランジスタ（ＴＦＴ）と
いう。従来の半導体集積回路においても、例えばＳＲＡ
Ｍの負荷トランジスタとしてＴＦＴが使用されている。
装置（ＭＯＳＦＥＴ）を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量（浮遊容量）によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するＭＯＳＦＥＴを薄膜トランジスタ（ＴＦＴ）と
いう。従来の半導体集積回路においても、例えばＳＲＡ
Ｍの負荷トランジスタとしてＴＦＴが使用されている。
【０００３】また、最近になって、透明な基板上に半導
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーやイメージセンサーというような
光デバイスの駆動回路である。ここにもＴＦＴが用いら
れている。これらの回路は大面積に形成することが要求
されるのでＴＦＴ作製プロセスの低温化が求められてい
る。また、例えば、絶縁基板上に多数の端子を有する装
置で、該端子を半導体集積回路に接続する必要がある場
合にも、実装密度を低減するために、半導体集積回路の
最初の方の段、あるいは半導体集積回路そのものを、同
じ絶縁基板上にモノリシックに形成することも考えられ
ている。
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーやイメージセンサーというような
光デバイスの駆動回路である。ここにもＴＦＴが用いら
れている。これらの回路は大面積に形成することが要求
されるのでＴＦＴ作製プロセスの低温化が求められてい
る。また、例えば、絶縁基板上に多数の端子を有する装
置で、該端子を半導体集積回路に接続する必要がある場
合にも、実装密度を低減するために、半導体集積回路の
最初の方の段、あるいは半導体集積回路そのものを、同
じ絶縁基板上にモノリシックに形成することも考えられ
ている。
【０００４】従来、ＴＦＴは、アモルファスもしくはセ
ミアモルファス、あるいは微結晶の半導体被膜を４５０
℃〜１２００℃の温度でアニールすることによって、結
晶性を改善し、良質な（すなわち、移動度の十分に大き
な）半導体被膜に改善することがなされてきた。半導体
被膜にアモルファス材料を使用するアモルファスＴＦＴ
もあるが、移動度が５ｃｍ2 ／Ｖｓ以下、通常は１ｃｍ
2 ／Ｖｓ程度と小さく、動作速度の点から、また、Ｐチ
ャネル型のＴＦＴが得られない点からその利用は大きく
制限されている。移動度が５ｃｍ2 ／Ｖｓ以上のＴＦＴ
を得るには、上記のような温度でのアニールが必要であ
った。また、このようなアニールによってＰチャネル型
ＴＦＴ（ＰＴＦＴ）を形成することができた。
ミアモルファス、あるいは微結晶の半導体被膜を４５０
℃〜１２００℃の温度でアニールすることによって、結
晶性を改善し、良質な（すなわち、移動度の十分に大き
な）半導体被膜に改善することがなされてきた。半導体
被膜にアモルファス材料を使用するアモルファスＴＦＴ
もあるが、移動度が５ｃｍ2 ／Ｖｓ以下、通常は１ｃｍ
2 ／Ｖｓ程度と小さく、動作速度の点から、また、Ｐチ
ャネル型のＴＦＴが得られない点からその利用は大きく
制限されている。移動度が５ｃｍ2 ／Ｖｓ以上のＴＦＴ
を得るには、上記のような温度でのアニールが必要であ
った。また、このようなアニールによってＰチャネル型
ＴＦＴ（ＰＴＦＴ）を形成することができた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな熱的なプロセスでは、基板材料等が著しい制約を受
けた。すなわち、いわゆる高温プロセス（最高プロセス
温度が９００〜１２００℃のプロセス）では、ゲイト酸
化膜として質のよい熱酸化膜が使用できるのであるが、
基板は石英やサファイヤ、スピネルのような高価で大面
積化の困難な材料しか使用できなかった。
うな熱的なプロセスでは、基板材料等が著しい制約を受
けた。すなわち、いわゆる高温プロセス（最高プロセス
温度が９００〜１２００℃のプロセス）では、ゲイト酸
化膜として質のよい熱酸化膜が使用できるのであるが、
基板は石英やサファイヤ、スピネルのような高価で大面
積化の困難な材料しか使用できなかった。
【０００６】これに対し、低温アニールプロセス（最高
プロセス温度が４５０〜６５０℃のプロセスで、アモル
ファス状もしくはそれと同等な結晶性の低い状態の半導
体をこの程度の温度でアニールすることを特徴とする）
では、高温プロセスよりも基板材料の選択の巾は広がる
が、得られるＴＦＴの特性（例えば、ＯＮ電流とＯＦＦ
電流の比率や移動度）に関しては必ずしも満足なものは
得られていない。例えば、ＴＦＴをアクティブマトリク
ス型液晶表示装置に利用する場合、このような低温アニ
ールプロセスによって得られるＴＦＴはアクティブマト
リクスのＴＦＴとしては十分な特性を示すものであった
が、周辺回路に使用するには移動度が満足できるもので
はなかった。例えば、液晶表示装置等のデバイスに高速
駆動（移動度が５ｃｍ2 ／Ｖｓ以上）を使用するメリッ
トは、このような周辺回路までも同じプロセスによって
作製することにあるのだが、このように要求される特性
に応じてＴＦＴを作り分けるという技術に関しては、こ
れまで特に考慮されることはなかった。
プロセス温度が４５０〜６５０℃のプロセスで、アモル
ファス状もしくはそれと同等な結晶性の低い状態の半導
体をこの程度の温度でアニールすることを特徴とする）
では、高温プロセスよりも基板材料の選択の巾は広がる
が、得られるＴＦＴの特性（例えば、ＯＮ電流とＯＦＦ
電流の比率や移動度）に関しては必ずしも満足なものは
得られていない。例えば、ＴＦＴをアクティブマトリク
ス型液晶表示装置に利用する場合、このような低温アニ
ールプロセスによって得られるＴＦＴはアクティブマト
リクスのＴＦＴとしては十分な特性を示すものであった
が、周辺回路に使用するには移動度が満足できるもので
はなかった。例えば、液晶表示装置等のデバイスに高速
駆動（移動度が５ｃｍ2 ／Ｖｓ以上）を使用するメリッ
トは、このような周辺回路までも同じプロセスによって
作製することにあるのだが、このように要求される特性
に応じてＴＦＴを作り分けるという技術に関しては、こ
れまで特に考慮されることはなかった。
【０００７】本発明はこのような現状を顧みてなされた
ものであり、例えば、１枚の基板上に高速・高移動度の
ＴＦＴを作製する一方で、低ＯＦＦ電流のＴＦＴも作製
するというように、特性の異なったＴＦＴを同一基板上
に同一プロセスで作製するための最適な方法を提供する
ものである。
ものであり、例えば、１枚の基板上に高速・高移動度の
ＴＦＴを作製する一方で、低ＯＦＦ電流のＴＦＴも作製
するというように、特性の異なったＴＦＴを同一基板上
に同一プロセスで作製するための最適な方法を提供する
ものである。
【０００８】
【課題を解決するための手段】本発明では、従来のよう
な熱平衡的なプロセスに加えて、パルスレーザー光の照
射によって半導体被膜の結晶性の改善をおこなうことに
よって、得られるＴＦＴの特性を制御することを特徴と
するものである。例えば、低温アニールプロセスとパル
スレーザー照射を組み合わせることやパルスレーザー照
射の条件を変化させることによって上記の目的を達成す
る。
な熱平衡的なプロセスに加えて、パルスレーザー光の照
射によって半導体被膜の結晶性の改善をおこなうことに
よって、得られるＴＦＴの特性を制御することを特徴と
するものである。例えば、低温アニールプロセスとパル
スレーザー照射を組み合わせることやパルスレーザー照
射の条件を変化させることによって上記の目的を達成す
る。
【０００９】例えば、パルスレーザーの照射によって得
られる結晶性シリコンを用いたＴＦＴは、極めて高速・
高移動度であるが、パルスレーザーの照射はバッチ処理
ができず、現状のレーザーにおいては、４００ｍｍ×３
００ｍｍ基板を１枚処理するのにおよそ１分を要する。
一方、低温アニールプロセスでは、バッチ処理が可能
で、例えば、シリコン膜中の酸素濃度が１０18ｃｍ2 ／
Ｖｓ以下であれば、５５０℃、１時間のアニールによっ
て、通常の表示に使用するようなアクティブマトリクス
として使用するには十分な特性のＴＦＴが得られ、さら
に、時間を短縮することも可能である。例えば、６０枚
の基板を同時に処理すれば、レーザー照射のプロセスと
同じだけのタクトが可能であり、ランニングコストを考
慮すれば、がぜん低温アニール処理プロセスが有利にな
る。
られる結晶性シリコンを用いたＴＦＴは、極めて高速・
高移動度であるが、パルスレーザーの照射はバッチ処理
ができず、現状のレーザーにおいては、４００ｍｍ×３
００ｍｍ基板を１枚処理するのにおよそ１分を要する。
一方、低温アニールプロセスでは、バッチ処理が可能
で、例えば、シリコン膜中の酸素濃度が１０18ｃｍ2 ／
Ｖｓ以下であれば、５５０℃、１時間のアニールによっ
て、通常の表示に使用するようなアクティブマトリクス
として使用するには十分な特性のＴＦＴが得られ、さら
に、時間を短縮することも可能である。例えば、６０枚
の基板を同時に処理すれば、レーザー照射のプロセスと
同じだけのタクトが可能であり、ランニングコストを考
慮すれば、がぜん低温アニール処理プロセスが有利にな
る。
【００１０】しかしながら、低温アニールプロセスは、
先に述べたように周辺回路としてはあまり特性のよいも
のではない。したがって、それだけで周辺回路までも構
成することは不可能である。この場合には、レーザー照
射プロセスと低温アニールプロセスを組み合わせること
によって解決できる。すなわち、主として周辺回路部の
みをレーザー照射し、その他の領域を低温アニールによ
って結晶化させるのである。
先に述べたように周辺回路としてはあまり特性のよいも
のではない。したがって、それだけで周辺回路までも構
成することは不可能である。この場合には、レーザー照
射プロセスと低温アニールプロセスを組み合わせること
によって解決できる。すなわち、主として周辺回路部の
みをレーザー照射し、その他の領域を低温アニールによ
って結晶化させるのである。
【００１１】この場合には、アモルファス状の半導体
は、最初の結晶化工程によって、ほぼその特性が決定さ
れてしまうことに注意しなければならない。例えば、最
初に低温アニールをおこなって、結晶化させたシリコン
に、さらにレーザー照射をおこなっても格段に特性が向
上することはない。すなわち、高移動度のＴＦＴを得よ
うとしたら、最初にレーザー照射をおこなわなけれなな
らない。
は、最初の結晶化工程によって、ほぼその特性が決定さ
れてしまうことに注意しなければならない。例えば、最
初に低温アニールをおこなって、結晶化させたシリコン
に、さらにレーザー照射をおこなっても格段に特性が向
上することはない。すなわち、高移動度のＴＦＴを得よ
うとしたら、最初にレーザー照射をおこなわなけれなな
らない。
【００１２】本発明の別な構成は、パルスレーザーの照
射の条件を変えることによって、得られるＴＦＴの特性
を制御するものである。一般に、レーザーのエネルギー
密度が大きいほど高移動度のＴＦＴが得られる。しかし
ながら、これは半導体材料やレーザーの波長に依存す
る。あまりエネルギー密度が高すぎると、かえってＴＦ
Ｔの特性を損なうこととなる。本発明人等の知見では、
レーザーとして、ＫｒＦエキシマーレーザー（波長２４
８ｎｍ、パルス幅１０ｎｓｅｃ）を用いた場合には、シ
ョット数１〜５０回の範囲では２００〜３５０ｍＪ／ｃ
ｍ2 のエネルギー密度が適当である。
射の条件を変えることによって、得られるＴＦＴの特性
を制御するものである。一般に、レーザーのエネルギー
密度が大きいほど高移動度のＴＦＴが得られる。しかし
ながら、これは半導体材料やレーザーの波長に依存す
る。あまりエネルギー密度が高すぎると、かえってＴＦ
Ｔの特性を損なうこととなる。本発明人等の知見では、
レーザーとして、ＫｒＦエキシマーレーザー（波長２４
８ｎｍ、パルス幅１０ｎｓｅｃ）を用いた場合には、シ
ョット数１〜５０回の範囲では２００〜３５０ｍＪ／ｃ
ｍ2 のエネルギー密度が適当である。
【００１３】この場合にも、もし、レーザー照射が重な
ることがある場合には、その部分のＴＦＴの特性は、最
初に照射されたレーザーの条件によって支配されてしま
うことに注意しなければならない。すなわち、最初に低
移動度ＴＦＴの条件でレーザー照射をおこなった場合に
は、その後に高移動度の条件でレーザー照射をおこなっ
ても、高移動度ＴＦＴを作製することはほとんど不可能
である。
ることがある場合には、その部分のＴＦＴの特性は、最
初に照射されたレーザーの条件によって支配されてしま
うことに注意しなければならない。すなわち、最初に低
移動度ＴＦＴの条件でレーザー照射をおこなった場合に
は、その後に高移動度の条件でレーザー照射をおこなっ
ても、高移動度ＴＦＴを作製することはほとんど不可能
である。
【００１４】本発明では、レーザーのビームは適当な形
状を有している。したがって、レーザーのビームによっ
て、マスクを用いずとも選択的なレーザー照射が可能で
ある。しかしながら、微細加工においては、僅かのレー
ザー光のもれも周囲に大きな影響を与えることがある。
したがって、適切なマスクを用いることも必要とされ
る。いうまでもなく、複雑に入り組んだ回路の中で特性
の異なるＴＦＴを作製する場合には、通常のフォトリソ
グラフィー工程によるパターニングは不可欠である。ま
た、より精度の要求がゆるやかな場合にはメタルマスク
のように、基板に密着しないで用いられるマスクを使用
してもよい。例えば、液晶表示装置のアクティブマトリ
クスと周辺回路というように、明らかにブロックが距離
を隔てて構成されている場合には、特別なマスクを用い
なくても良いが、マトリクスと周辺回路は１００μｍ以
上、好ましくは１ｍｍ以上離れていることが望ましい。
状を有している。したがって、レーザーのビームによっ
て、マスクを用いずとも選択的なレーザー照射が可能で
ある。しかしながら、微細加工においては、僅かのレー
ザー光のもれも周囲に大きな影響を与えることがある。
したがって、適切なマスクを用いることも必要とされ
る。いうまでもなく、複雑に入り組んだ回路の中で特性
の異なるＴＦＴを作製する場合には、通常のフォトリソ
グラフィー工程によるパターニングは不可欠である。ま
た、より精度の要求がゆるやかな場合にはメタルマスク
のように、基板に密着しないで用いられるマスクを使用
してもよい。例えば、液晶表示装置のアクティブマトリ
クスと周辺回路というように、明らかにブロックが距離
を隔てて構成されている場合には、特別なマスクを用い
なくても良いが、マトリクスと周辺回路は１００μｍ以
上、好ましくは１ｍｍ以上離れていることが望ましい。
【００１５】本発明のプロセスは、絶縁基板上に半導体
被膜を形成する工程と、その上にレーザー光に対して透
明な絶縁被膜を形成する工程と、この積層膜に選択的に
パルスレーザー光を照射して、半導体被膜の結晶性を改
善する工程と、その後、低温アニールによってもしくは
先のレーザー照射とは異なる条件のレーザー光を基板の
全面もしくは一部に照射すること、前記半導体被膜の残
りの部分までも結晶化させる工程と、前記絶縁被膜を除
去して、半導体被膜の表面にゲイト絶縁膜を形成する工
程と、さらに、ゲイト電極を形成する工程を基本とす
る。その後、このゲイト電極を主たるマスクとして自己
整合的に不純物元素をイオン注入やイオンドーピング等
の方法で半導体被膜に導入し、さらにパルスレーザー光
を照射して、前記不純物元素の導入過程で破壊された半
導体被膜の結晶性を改善せしめ、この不純物領域に金属
配線を形成してＴＦＴを完成させる。また、不純物導入
工程は本発明人等の出願であるレーザードーピング（例
えば、特願平４−１００４７９）によって置き換えても
よい。本発明においては、ゲイト電極・配線の材料とし
てはアルミニウム等の低抵抗の金属材料が好ましい。ま
た、本発明で使用するパルスレーザーとしては、Ｋｒ
Ｆ、ＡｒＦ、ＸｅＣｌ、ＸｅＦ等のエキシマーレーザー
のような紫外光レーザーが望ましい。
被膜を形成する工程と、その上にレーザー光に対して透
明な絶縁被膜を形成する工程と、この積層膜に選択的に
パルスレーザー光を照射して、半導体被膜の結晶性を改
善する工程と、その後、低温アニールによってもしくは
先のレーザー照射とは異なる条件のレーザー光を基板の
全面もしくは一部に照射すること、前記半導体被膜の残
りの部分までも結晶化させる工程と、前記絶縁被膜を除
去して、半導体被膜の表面にゲイト絶縁膜を形成する工
程と、さらに、ゲイト電極を形成する工程を基本とす
る。その後、このゲイト電極を主たるマスクとして自己
整合的に不純物元素をイオン注入やイオンドーピング等
の方法で半導体被膜に導入し、さらにパルスレーザー光
を照射して、前記不純物元素の導入過程で破壊された半
導体被膜の結晶性を改善せしめ、この不純物領域に金属
配線を形成してＴＦＴを完成させる。また、不純物導入
工程は本発明人等の出願であるレーザードーピング（例
えば、特願平４−１００４７９）によって置き換えても
よい。本発明においては、ゲイト電極・配線の材料とし
てはアルミニウム等の低抵抗の金属材料が好ましい。ま
た、本発明で使用するパルスレーザーとしては、Ｋｒ
Ｆ、ＡｒＦ、ＸｅＣｌ、ＸｅＦ等のエキシマーレーザー
のような紫外光レーザーが望ましい。
【００１６】また、本発明においては、レーザー照射に
よって形成される結晶性のよい領域の深さを、本発明人
等の発明である特願平３−５０７９３に記述されるよう
に必要に応じて自由に設定・変更し、結果として活性層
を２層構造として、ソース／ドレイン間のリーク電流を
低減させるような構造としてもよい。
よって形成される結晶性のよい領域の深さを、本発明人
等の発明である特願平３−５０７９３に記述されるよう
に必要に応じて自由に設定・変更し、結果として活性層
を２層構造として、ソース／ドレイン間のリーク電流を
低減させるような構造としてもよい。
【００１７】
〔実施例１〕 図１に本実施例を示す。本実施例は、Ｔ
ＦＴ型液晶表示装置の周辺回路にレーザー結晶化シリコ
ンＴＦＴを、アクティブマトリクス領域に低温アニール
による結晶性ＴＦＴをそれぞれ使用したものである。こ
の場合には、両ＴＦＴの活性層を同一プロセスで作製で
きる。
ＦＴ型液晶表示装置の周辺回路にレーザー結晶化シリコ
ンＴＦＴを、アクティブマトリクス領域に低温アニール
による結晶性ＴＦＴをそれぞれ使用したものである。こ
の場合には、両ＴＦＴの活性層を同一プロセスで作製で
きる。
【００１８】まず、コーニング７０５９基板１０１上
に、スパッタ法によって下地酸化膜１０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法もしくは減
圧ＣＶＤ法によって、アモルファスシリコン膜を厚さ５
０〜１５０ｎｍ堆積した。このときには、アモルファス
シリコン膜中の酸素濃度は１０18ｃｍ-2以下、好ましく
は１０17ｃｍ-2以下とすると、低温アニール工程の温度
を下げ、また、アニール時間を短縮することが可能であ
る。この目的には減圧ＣＶＤ法が適している。本実施例
では、酸素濃度は１０17ｃｍ-2以下とした。なお。プラ
ズマＣＶＤによってアモルファスシリコン膜を堆積した
場合には、その後に脱水素化の工程が必要である。この
アモルファスシリコン膜の上に再びスパッタ法によって
保護の酸化珪素膜（厚さ１０〜５０ｎｍ）１０５を形成
した。その後、アクティブマトリクス領域１０３をフォ
トレジスト１０６等で覆い、周辺回路領域のみを露出さ
せた。
に、スパッタ法によって下地酸化膜１０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法もしくは減
圧ＣＶＤ法によって、アモルファスシリコン膜を厚さ５
０〜１５０ｎｍ堆積した。このときには、アモルファス
シリコン膜中の酸素濃度は１０18ｃｍ-2以下、好ましく
は１０17ｃｍ-2以下とすると、低温アニール工程の温度
を下げ、また、アニール時間を短縮することが可能であ
る。この目的には減圧ＣＶＤ法が適している。本実施例
では、酸素濃度は１０17ｃｍ-2以下とした。なお。プラ
ズマＣＶＤによってアモルファスシリコン膜を堆積した
場合には、その後に脱水素化の工程が必要である。この
アモルファスシリコン膜の上に再びスパッタ法によって
保護の酸化珪素膜（厚さ１０〜５０ｎｍ）１０５を形成
した。その後、アクティブマトリクス領域１０３をフォ
トレジスト１０６等で覆い、周辺回路領域のみを露出さ
せた。
【００１９】そして、図１（Ａ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、シリコン膜のうち、領域１０４の結
晶性を改善させた。レーザー装置の構成は、例えば特願
平４−１９３００５（平成４年６月２６日出願）に示さ
れる。レーザーのエネルギー密度は２００〜４００ｍＪ
／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 とし
た。一方、フォトレジストに覆われていた部分１０３に
はレーザー光が到達しないので、アモルファスシリコン
のままであった。その後、フォトレジスト１０６を除去
して、基板を５５０℃の窒素雰囲気に１時間放置して、
アモルファスシリコン膜全体を結晶化させた。この結
果、領域１０３も結晶性シリコンとなった。
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、シリコン膜のうち、領域１０４の結
晶性を改善させた。レーザー装置の構成は、例えば特願
平４−１９３００５（平成４年６月２６日出願）に示さ
れる。レーザーのエネルギー密度は２００〜４００ｍＪ
／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 とし
た。一方、フォトレジストに覆われていた部分１０３に
はレーザー光が到達しないので、アモルファスシリコン
のままであった。その後、フォトレジスト１０６を除去
して、基板を５５０℃の窒素雰囲気に１時間放置して、
アモルファスシリコン膜全体を結晶化させた。この結
果、領域１０３も結晶性シリコンとなった。
【００２０】以上の結晶化工程で得られたシリコン膜の
構造は全く異なったものであった。すなわち、レーザー
照射された領域１０４は、その後に低温アニールされた
にも関わらず、結晶は比較的大きかった。この結果、高
移動度が可能となった。一方、領域１０３は低温アニー
ルによって結晶化されたのであるが、比較的小さな結晶
からなっていた。もし、以上の工程を逆にして、先に低
温アニールをおこない、その後、レーザー照射をおこな
えば、領域１０４は領域１０３と同じ小さな結晶から構
成されるととなった。
構造は全く異なったものであった。すなわち、レーザー
照射された領域１０４は、その後に低温アニールされた
にも関わらず、結晶は比較的大きかった。この結果、高
移動度が可能となった。一方、領域１０３は低温アニー
ルによって結晶化されたのであるが、比較的小さな結晶
からなっていた。もし、以上の工程を逆にして、先に低
温アニールをおこない、その後、レーザー照射をおこな
えば、領域１０４は領域１０３と同じ小さな結晶から構
成されるととなった。
【００２１】その後、これらのＳｉ膜を島状にパターニ
ングし、例えば、図１（Ｂ）のように、周辺回路の島状
領域１０７とアクティブマトリクス領域の島状領域１０
８を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜１０９とした。その後、厚さ２００ｎｍ〜５μｍの
アルミニウム膜を電子ビーム蒸着法によって形成して、
これをパターニングし、各島状領域にゲイト電極を形成
した。
ングし、例えば、図１（Ｂ）のように、周辺回路の島状
領域１０７とアクティブマトリクス領域の島状領域１０
８を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜１０９とした。その後、厚さ２００ｎｍ〜５μｍの
アルミニウム膜を電子ビーム蒸着法によって形成して、
これをパターニングし、各島状領域にゲイト電極を形成
した。
【００２２】さらに、基板を電解溶液に浸してゲイト電
極に電流を通じ、その周囲に陽極酸化物の層を形成し
た。なお、この際には、本発明人等の発明である特願平
４−３０２２０、同４−３８６３７および同４−５４３
２２に示される如く、周辺回路領域のＴＦＴの陽極酸化
膜を薄くして移動度を向上せしめ、また、アクティブマ
トリクス部のＴＦＴの陽極酸化膜を厚くしてゲイトリー
クを防止するという構成を取ることが望ましいが、本実
施例では、いずれも陽極酸化膜の厚さは２００〜２５０
ｎｍとした。以上の工程によって各ＴＦＴのゲイト電極
部１１０〜１１２が作製された。
極に電流を通じ、その周囲に陽極酸化物の層を形成し
た。なお、この際には、本発明人等の発明である特願平
４−３０２２０、同４−３８６３７および同４−５４３
２２に示される如く、周辺回路領域のＴＦＴの陽極酸化
膜を薄くして移動度を向上せしめ、また、アクティブマ
トリクス部のＴＦＴの陽極酸化膜を厚くしてゲイトリー
クを防止するという構成を取ることが望ましいが、本実
施例では、いずれも陽極酸化膜の厚さは２００〜２５０
ｎｍとした。以上の工程によって各ＴＦＴのゲイト電極
部１１０〜１１２が作製された。
【００２３】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を
注入し、その後、図の島状領域１０７の左側とアクティ
ブマトリクス領域をフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域１０７
の右側だけに硼素を注入した。ドーズ量は、燐は２〜８
×１０15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、
硼素のドーズ量が燐を上回るように設定した。
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を
注入し、その後、図の島状領域１０７の左側とアクティ
ブマトリクス領域をフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域１０７
の右側だけに硼素を注入した。ドーズ量は、燐は２〜８
×１０15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、
硼素のドーズ量が燐を上回るように設定した。
【００２４】その後、図１（Ｃ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
【００２５】この結果、Ｎ型の領域１１３、１１５、お
よびＰ型の領域１１４が形成された。これらの領域のシ
ート抵抗は２００〜８００Ω／□であった。また、同時
に活性領域１１６〜１１８も形成されたが、このうち、
活性領域１１７と１１７はレーザー照射によって結晶化
され、また、活性領域１１８は低温アニールによって結
晶化させた。その後、全面に層間絶縁物１１９として、
スパッタ法によって酸化珪素膜を厚さ３００〜１０００
ｎｍ形成した。これは、プラズマＣＶＤ法による酸化珪
素膜であってもよい。特に、ＴＥＯＳを原料とするプラ
ズマＣＶＤ法ではステップカバレージの良好な酸化珪素
膜が得られる。
よびＰ型の領域１１４が形成された。これらの領域のシ
ート抵抗は２００〜８００Ω／□であった。また、同時
に活性領域１１６〜１１８も形成されたが、このうち、
活性領域１１７と１１７はレーザー照射によって結晶化
され、また、活性領域１１８は低温アニールによって結
晶化させた。その後、全面に層間絶縁物１１９として、
スパッタ法によって酸化珪素膜を厚さ３００〜１０００
ｎｍ形成した。これは、プラズマＣＶＤ法による酸化珪
素膜であってもよい。特に、ＴＥＯＳを原料とするプラ
ズマＣＶＤ法ではステップカバレージの良好な酸化珪素
膜が得られる。
【００２６】その後、画素電極１２０として、スパッタ
法によってＩＴＯ膜を形成し、これをパターニングし
た。そして、ＴＦＴのソース／ドレイン（不純物領域）
にコンタクトホールを形成し、クロム配線１２１〜１２
４を形成した。図１（Ｄ）には左側のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。配線１２１〜１２４は、シート抵抗をさげるためク
ロムあるいは窒化チタンを下地とするアルミニウムとの
多層配線であってもよい。最後に、水素中で３５０℃で
２時間アニールして、シリコン膜のダングリングボンド
を減らした。以上の工程によって周辺回路とアクティブ
マトリクス回路を一体化して形成できた。
法によってＩＴＯ膜を形成し、これをパターニングし
た。そして、ＴＦＴのソース／ドレイン（不純物領域）
にコンタクトホールを形成し、クロム配線１２１〜１２
４を形成した。図１（Ｄ）には左側のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。配線１２１〜１２４は、シート抵抗をさげるためク
ロムあるいは窒化チタンを下地とするアルミニウムとの
多層配線であってもよい。最後に、水素中で３５０℃で
２時間アニールして、シリコン膜のダングリングボンド
を減らした。以上の工程によって周辺回路とアクティブ
マトリクス回路を一体化して形成できた。
【００２７】〔実施例２〕 図２に本実施例を示す。本
実施例は、ＴＦＴ型液晶表示装置の周辺回路とアクティ
ブマトリクス双方にレーザー結晶化シリコンＴＦＴを使
用したものである。当然、両ＴＦＴの活性層を同一プロ
セスで作製できる。しかしながら、レーザー結晶化の条
件はそれぞれ異なる。
実施例は、ＴＦＴ型液晶表示装置の周辺回路とアクティ
ブマトリクス双方にレーザー結晶化シリコンＴＦＴを使
用したものである。当然、両ＴＦＴの活性層を同一プロ
セスで作製できる。しかしながら、レーザー結晶化の条
件はそれぞれ異なる。
【００２８】まず、コーニング７０５９基板２０１上
に、スパッタ法によって下地酸化膜２０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法もしくは減
圧ＣＶＤ法によって、アモルファスシリコン膜を厚さ５
０〜１５０ｎｍ堆積した。なお。プラズマＣＶＤによっ
てアモルファスシリコン膜を堆積した場合には、その後
に脱水素化の工程が必要である。このアモルファスシリ
コン膜の上に再びスパッタ法によって保護の酸化珪素膜
（厚さ１０〜５０ｎｍ）２０５を形成した。その後、基
板を石英製のメタルマスク２０６で覆った。メタルマス
クは、アクティブマトリクス領域２０３の上部は金属被
膜２０７によって覆われており、周辺回路領域のみレー
ザー光が透過することができる。
に、スパッタ法によって下地酸化膜２０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法もしくは減
圧ＣＶＤ法によって、アモルファスシリコン膜を厚さ５
０〜１５０ｎｍ堆積した。なお。プラズマＣＶＤによっ
てアモルファスシリコン膜を堆積した場合には、その後
に脱水素化の工程が必要である。このアモルファスシリ
コン膜の上に再びスパッタ法によって保護の酸化珪素膜
（厚さ１０〜５０ｎｍ）２０５を形成した。その後、基
板を石英製のメタルマスク２０６で覆った。メタルマス
クは、アクティブマトリクス領域２０３の上部は金属被
膜２０７によって覆われており、周辺回路領域のみレー
ザー光が透過することができる。
【００２９】そして、図２（Ａ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、シリコン膜のうち、領域２０４の結
晶性を改善させた。レーザーのエネルギー密度は３００
ｍＪ／ｃｍ2 、１０ショットとした。一方、メタルマス
ク２０６に覆われていた部分２０３にはレーザー光が到
達しないので、アモルファスシリコンのままであった。
その後、メタルマスク２０６を外し、図２（Ｂ）に示す
ように、基板全面にＫｒＦエキシマーレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、領域２
０３を含む全てのシリコン膜の結晶性を改善させた。レ
ーザーのエネルギー密度は２５０ｍＪ／ｃｍ2 、１０シ
ョットとした。この結果、領域２０３も結晶性シリコン
２０８となった。
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、シリコン膜のうち、領域２０４の結
晶性を改善させた。レーザーのエネルギー密度は３００
ｍＪ／ｃｍ2 、１０ショットとした。一方、メタルマス
ク２０６に覆われていた部分２０３にはレーザー光が到
達しないので、アモルファスシリコンのままであった。
その後、メタルマスク２０６を外し、図２（Ｂ）に示す
ように、基板全面にＫｒＦエキシマーレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、領域２
０３を含む全てのシリコン膜の結晶性を改善させた。レ
ーザーのエネルギー密度は２５０ｍＪ／ｃｍ2 、１０シ
ョットとした。この結果、領域２０３も結晶性シリコン
２０８となった。
【００３０】以上の結晶化工程で得られたシリコン膜の
構造は全く異なったものであった。すなわち、最初にレ
ーザー照射された領域２０４は、その後に別の条件でレ
ーザー照射されたものの、結晶は比較的大きかった。こ
の結果、高移動度が可能となった。一方、領域２０３は
比較的小さな結晶からなっていた。もし、以上の工程を
逆にして、先に２５０ｍＪ／ｃｍ2 のレーザー照射をお
こない、その後、３００ｍＪ／ｃｍ2 のレーザー照射を
おこなえば、領域２０４は領域２０３と同じ小さな結晶
から構成され、高移動度は達成できなかった。
構造は全く異なったものであった。すなわち、最初にレ
ーザー照射された領域２０４は、その後に別の条件でレ
ーザー照射されたものの、結晶は比較的大きかった。こ
の結果、高移動度が可能となった。一方、領域２０３は
比較的小さな結晶からなっていた。もし、以上の工程を
逆にして、先に２５０ｍＪ／ｃｍ2 のレーザー照射をお
こない、その後、３００ｍＪ／ｃｍ2 のレーザー照射を
おこなえば、領域２０４は領域２０３と同じ小さな結晶
から構成され、高移動度は達成できなかった。
【００３１】その後、これらのＳｉ膜を島状にパターニ
ングし、例えば、図２（Ｃ）のように、周辺回路の島状
領域２０９とアクティブマトリクス領域の島状領域２１
０を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜２１１とした。その後、厚さ２００ｎｍ〜５μｍの
アルミニウム膜を電子ビーム蒸着法によって形成して、
これをパターニングし、各島状領域にゲイト電極を形成
し、実施例１と同様に陽極酸化を施して、ゲイト電極部
２１２〜２１４を形成した。
ングし、例えば、図２（Ｃ）のように、周辺回路の島状
領域２０９とアクティブマトリクス領域の島状領域２１
０を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜２１１とした。その後、厚さ２００ｎｍ〜５μｍの
アルミニウム膜を電子ビーム蒸着法によって形成して、
これをパターニングし、各島状領域にゲイト電極を形成
し、実施例１と同様に陽極酸化を施して、ゲイト電極部
２１２〜２１４を形成した。
【００３２】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を
注入し、その後、図の島状領域２０９の左側とアクティ
ブマトリクス領域をフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域２０９
の右側だけに硼素を注入した。ドーズ量は、燐は２〜８
×１０15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、
硼素のドーズ量が燐を上回るように設定した。
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を
注入し、その後、図の島状領域２０９の左側とアクティ
ブマトリクス領域をフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域２０９
の右側だけに硼素を注入した。ドーズ量は、燐は２〜８
×１０15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、
硼素のドーズ量が燐を上回るように設定した。
【００３３】その後、図２（Ｄ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
【００３４】この結果、Ｎ型の領域２１５、２１７、お
よびＰ型の領域２１６が形成された。これらの領域のシ
ート抵抗は２００〜８００Ω／□であった。また、同時
に活性領域２１８〜２２０も形成された。その後、全面
に層間絶縁物２２１として、スパッタ法によって酸化珪
素膜を厚さ３００〜１０００ｎｍ形成した。これは、プ
ラズマＣＶＤ法による酸化珪素膜であってもよい。特
に、ＴＥＯＳを原料とするプラズマＣＶＤ法ではステッ
プカバレージの良好な酸化珪素膜が得られる。
よびＰ型の領域２１６が形成された。これらの領域のシ
ート抵抗は２００〜８００Ω／□であった。また、同時
に活性領域２１８〜２２０も形成された。その後、全面
に層間絶縁物２２１として、スパッタ法によって酸化珪
素膜を厚さ３００〜１０００ｎｍ形成した。これは、プ
ラズマＣＶＤ法による酸化珪素膜であってもよい。特
に、ＴＥＯＳを原料とするプラズマＣＶＤ法ではステッ
プカバレージの良好な酸化珪素膜が得られる。
【００３５】その後、画素電極２２２として、スパッタ
法によってＩＴＯ膜を形成し、これをパターニングし
た。そして、ＴＦＴのソース／ドレイン（不純物領域）
にコンタクトホールを形成し、クロム配線２２３〜２２
６を形成した。図２（Ｅ）には左側のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。配線２２３〜２２６は、シート抵抗をさげるためク
ロムあるいは窒化チタンを下地とするアルミニウムとの
多層配線であってもよい。最後に、水素中で３５０℃で
２時間アニールして、シリコン膜のダングリングボンド
を減らした。以上の工程によって周辺回路とアクティブ
マトリクス回路を一体化して形成できた。
法によってＩＴＯ膜を形成し、これをパターニングし
た。そして、ＴＦＴのソース／ドレイン（不純物領域）
にコンタクトホールを形成し、クロム配線２２３〜２２
６を形成した。図２（Ｅ）には左側のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。配線２２３〜２２６は、シート抵抗をさげるためク
ロムあるいは窒化チタンを下地とするアルミニウムとの
多層配線であってもよい。最後に、水素中で３５０℃で
２時間アニールして、シリコン膜のダングリングボンド
を減らした。以上の工程によって周辺回路とアクティブ
マトリクス回路を一体化して形成できた。
【００３６】〔実施例３〕 図３に本実施例を示す。本
実施例は、ＴＦＴ型液晶表示装置の周辺回路とアクティ
ブマトリクス双方にレーザー結晶化シリコンＴＦＴを使
用したものである。当然、両ＴＦＴの活性層を同一プロ
セスで作製できる。しかしながら、レーザー結晶化の条
件はそれぞれ異なる。
実施例は、ＴＦＴ型液晶表示装置の周辺回路とアクティ
ブマトリクス双方にレーザー結晶化シリコンＴＦＴを使
用したものである。当然、両ＴＦＴの活性層を同一プロ
セスで作製できる。しかしながら、レーザー結晶化の条
件はそれぞれ異なる。
【００３７】まず、コーニング７０５９基板３０１上
に、スパッタ法によって下地酸化膜３０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法もしくは減
圧ＣＶＤ法によって、アモルファスシリコン膜を厚さ５
０〜１５０ｎｍ堆積した。なお。プラズマＣＶＤによっ
てアモルファスシリコン膜を堆積した場合には、その後
に脱水素化の工程が必要である。このアモルファスシリ
コン膜の上に再びスパッタ法によって保護の酸化珪素膜
（厚さ１０〜５０ｎｍ）３０５を形成した。そして、図
３（Ａ）に示すようにＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を周辺回路領域３
０４のみに照射して、該領域の結晶性を改善させた。レ
ーザーのエネルギー密度は３００ｍＪ／ｃｍ2 、１０シ
ョットとした。一方、レーザーの照射されなかった部分
３０３はアモルファスシリコンのままであった。その
後、図３（Ｂ）に示すように、基板全面にＫｒＦエキシ
マーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を照射して、領域３０３を含む全てのシリコン膜の
結晶性を改善させた。レーザーのエネルギー密度は２５
０ｍＪ／ｃｍ2 、１０ショットとした。この結果、領域
３０３も結晶性シリコン３０６となった。
に、スパッタ法によって下地酸化膜３０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法もしくは減
圧ＣＶＤ法によって、アモルファスシリコン膜を厚さ５
０〜１５０ｎｍ堆積した。なお。プラズマＣＶＤによっ
てアモルファスシリコン膜を堆積した場合には、その後
に脱水素化の工程が必要である。このアモルファスシリ
コン膜の上に再びスパッタ法によって保護の酸化珪素膜
（厚さ１０〜５０ｎｍ）３０５を形成した。そして、図
３（Ａ）に示すようにＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を周辺回路領域３
０４のみに照射して、該領域の結晶性を改善させた。レ
ーザーのエネルギー密度は３００ｍＪ／ｃｍ2 、１０シ
ョットとした。一方、レーザーの照射されなかった部分
３０３はアモルファスシリコンのままであった。その
後、図３（Ｂ）に示すように、基板全面にＫｒＦエキシ
マーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を照射して、領域３０３を含む全てのシリコン膜の
結晶性を改善させた。レーザーのエネルギー密度は２５
０ｍＪ／ｃｍ2 、１０ショットとした。この結果、領域
３０３も結晶性シリコン３０６となった。
【００３８】以上の結晶化工程で得られたシリコン膜の
構造は全く異なったものであった。すなわち、最初にレ
ーザー照射された領域３０４は、その後に別の条件でレ
ーザー照射されたものの、結晶は比較的大きかった。こ
の結果、高移動度が可能となった。一方、領域３０３は
比較的小さな結晶からなっていた。もし、以上の工程を
逆にして、先に２５０ｍＪ／ｃｍ2 のレーザー照射をお
こない、その後、３００ｍＪ／ｃｍ2 のレーザー照射を
おこなえば、領域３０４は領域３０３と同じ小さな結晶
から構成され、高移動度は達成できなかった。
構造は全く異なったものであった。すなわち、最初にレ
ーザー照射された領域３０４は、その後に別の条件でレ
ーザー照射されたものの、結晶は比較的大きかった。こ
の結果、高移動度が可能となった。一方、領域３０３は
比較的小さな結晶からなっていた。もし、以上の工程を
逆にして、先に２５０ｍＪ／ｃｍ2 のレーザー照射をお
こない、その後、３００ｍＪ／ｃｍ2 のレーザー照射を
おこなえば、領域３０４は領域３０３と同じ小さな結晶
から構成され、高移動度は達成できなかった。
【００３９】その後、これらのＳｉ膜を島状にパターニ
ングし、例えば、図３（Ｃ）のように、周辺回路の島状
領域３０７とアクティブマトリクス領域の島状領域３０
８を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜３０９とした。その後、厚さ２００ｎｍ〜５μｍの
アルミニウム膜を電子ビーム蒸着法によって形成して、
これをパターニングし、各島状領域にゲイト電極を形成
し、実施例１と同様に陽極酸化を施して、ゲイト電極部
３１０〜３１２を形成した。
ングし、例えば、図３（Ｃ）のように、周辺回路の島状
領域３０７とアクティブマトリクス領域の島状領域３０
８を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜３０９とした。その後、厚さ２００ｎｍ〜５μｍの
アルミニウム膜を電子ビーム蒸着法によって形成して、
これをパターニングし、各島状領域にゲイト電極を形成
し、実施例１と同様に陽極酸化を施して、ゲイト電極部
３１０〜３１２を形成した。
【００４０】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を
注入し、その後、図の島状領域３０７の左側とアクティ
ブマトリクス領域をフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域３０７
の右側だけに硼素を注入した。ドーズ量は、燐は２〜８
×１０15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、
硼素のドーズ量が燐を上回るように設定した。
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を
注入し、その後、図の島状領域３０７の左側とアクティ
ブマトリクス領域をフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域３０７
の右側だけに硼素を注入した。ドーズ量は、燐は２〜８
×１０15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、
硼素のドーズ量が燐を上回るように設定した。
【００４１】その後、図３（Ｄ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
【００４２】この結果、Ｎ型の領域３１３、３１５、お
よびＰ型の領域３１４が形成された。これらの領域のシ
ート抵抗は２００〜８００Ω／□であった。また、同時
に活性領域３１６〜３１８も形成された。その後、全面
に層間絶縁物３１９として、スパッタ法によって酸化珪
素膜を厚さ３００〜１０００ｎｍ形成した。これは、プ
ラズマＣＶＤ法による酸化珪素膜であってもよい。特
に、ＴＥＯＳを原料とするプラズマＣＶＤ法ではステッ
プカバレージの良好な酸化珪素膜が得られる。
よびＰ型の領域３１４が形成された。これらの領域のシ
ート抵抗は２００〜８００Ω／□であった。また、同時
に活性領域３１６〜３１８も形成された。その後、全面
に層間絶縁物３１９として、スパッタ法によって酸化珪
素膜を厚さ３００〜１０００ｎｍ形成した。これは、プ
ラズマＣＶＤ法による酸化珪素膜であってもよい。特
に、ＴＥＯＳを原料とするプラズマＣＶＤ法ではステッ
プカバレージの良好な酸化珪素膜が得られる。
【００４３】その後、画素電極３２０として、スパッタ
法によってＩＴＯ膜を形成し、これをパターニングし
た。そして、ＴＦＴのソース／ドレイン（不純物領域）
にコンタクトホールを形成し、クロム配線３２１〜３２
４を形成した。図３（Ｅ）には左側のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。配線３２１〜３２４は、シート抵抗をさげるためク
ロムあるいは窒化チタンを下地とするアルミニウムとの
多層配線であってもよい。最後に、大気圧の水素中で３
００℃で２時間アニールして、シリコン膜のダングリン
グボンドを減らした。以上の工程によって周辺回路とア
クティブマトリクス回路を一体化して形成できた。
法によってＩＴＯ膜を形成し、これをパターニングし
た。そして、ＴＦＴのソース／ドレイン（不純物領域）
にコンタクトホールを形成し、クロム配線３２１〜３２
４を形成した。図３（Ｅ）には左側のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。配線３２１〜３２４は、シート抵抗をさげるためク
ロムあるいは窒化チタンを下地とするアルミニウムとの
多層配線であってもよい。最後に、大気圧の水素中で３
００℃で２時間アニールして、シリコン膜のダングリン
グボンドを減らした。以上の工程によって周辺回路とア
クティブマトリクス回路を一体化して形成できた。
【００４４】〔実施例４〕 図４に本実施例を示す。本
実施例は、ＴＦＴ型液晶表示装置の周辺回路とアクティ
ブマトリクス双方にレーザー結晶化シリコンＴＦＴを使
用したものである。当然、両ＴＦＴの活性層を同一プロ
セスで作製できる。しかしながら、レーザー結晶化の条
件はそれぞれ異なる。
実施例は、ＴＦＴ型液晶表示装置の周辺回路とアクティ
ブマトリクス双方にレーザー結晶化シリコンＴＦＴを使
用したものである。当然、両ＴＦＴの活性層を同一プロ
セスで作製できる。しかしながら、レーザー結晶化の条
件はそれぞれ異なる。
【００４５】まず、コーニング７０５９基板４０１上
に、スパッタ法によって下地酸化膜４０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法もしくは減
圧ＣＶＤ法によって、アモルファスシリコン膜を厚さ５
０〜１５０ｎｍ堆積した。なお。プラズマＣＶＤによっ
てアモルファスシリコン膜を堆積した場合には、その後
に脱水素化の工程が必要である。このアモルファスシリ
コン膜の上に再びスパッタ法によって保護の酸化珪素膜
（厚さ１０〜５０ｎｍ）４０５を形成した。その後、基
板を石英製のメタルマスク４０６で覆った。メタルマス
クは、アクティブマトリクス領域４０３の上部は金属被
膜４０７によって覆われており、周辺回路領域のみレー
ザー光が透過することができる。
に、スパッタ法によって下地酸化膜４０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法もしくは減
圧ＣＶＤ法によって、アモルファスシリコン膜を厚さ５
０〜１５０ｎｍ堆積した。なお。プラズマＣＶＤによっ
てアモルファスシリコン膜を堆積した場合には、その後
に脱水素化の工程が必要である。このアモルファスシリ
コン膜の上に再びスパッタ法によって保護の酸化珪素膜
（厚さ１０〜５０ｎｍ）４０５を形成した。その後、基
板を石英製のメタルマスク４０６で覆った。メタルマス
クは、アクティブマトリクス領域４０３の上部は金属被
膜４０７によって覆われており、周辺回路領域のみレー
ザー光が透過することができる。
【００４６】そして、図４（Ａ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、シリコン膜のうち、領域４０４の結
晶性を改善させた。レーザーのエネルギー密度は３００
ｍＪ／ｃｍ2 、１０ショットとした。一方、メタルマス
ク４０６に覆われていた部分４０３にはレーザー光が到
達しないので、アモルファスシリコンのままであった。
その後、メタルマスク４０６を外し、新たに別のメタル
マスク４０８を基板上に置いた。メタルマスク４０８は
周辺回路領域４０４の部分のみ金属被膜４０９で覆われ
ている。そして、図４（Ｂ）に示すように、基板全面に
ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅
２０ｎｓｅｃ）を照射して、領域４０３の結晶性を改善
させた。レーザーのエネルギー密度は２５０ｍＪ／ｃｍ
2 、１０ショットとした。
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、シリコン膜のうち、領域４０４の結
晶性を改善させた。レーザーのエネルギー密度は３００
ｍＪ／ｃｍ2 、１０ショットとした。一方、メタルマス
ク４０６に覆われていた部分４０３にはレーザー光が到
達しないので、アモルファスシリコンのままであった。
その後、メタルマスク４０６を外し、新たに別のメタル
マスク４０８を基板上に置いた。メタルマスク４０８は
周辺回路領域４０４の部分のみ金属被膜４０９で覆われ
ている。そして、図４（Ｂ）に示すように、基板全面に
ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅
２０ｎｓｅｃ）を照射して、領域４０３の結晶性を改善
させた。レーザーのエネルギー密度は２５０ｍＪ／ｃｍ
2 、１０ショットとした。
【００４７】以上の結晶化工程で得られたシリコン膜の
構造は全く異なったものであった。すなわち、最初にレ
ーザー照射された領域４０４は結晶は比較的大きかっ
た。この結果、高移動度が可能となった。一方、領域４
０３は比較的小さな結晶からなっていた。本実施例では
上記の工程を逆にしても構わない。
構造は全く異なったものであった。すなわち、最初にレ
ーザー照射された領域４０４は結晶は比較的大きかっ
た。この結果、高移動度が可能となった。一方、領域４
０３は比較的小さな結晶からなっていた。本実施例では
上記の工程を逆にしても構わない。
【００４８】その後、これらのＳｉ膜を島状にパターニ
ングし、例えば、図４（Ｃ）のように、周辺回路の島状
領域４１０とアクティブマトリクス領域の島状領域４１
１を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜４１２とした。その後、厚さ２００ｎｍ〜５μｍの
アルミニウム膜を電子ビーム蒸着法によって形成して、
これをパターニングし、各島状領域にゲイト電極を形成
し、実施例１と同様に陽極酸化を施して、ゲイト電極部
４１３〜４１５を形成した。
ングし、例えば、図４（Ｃ）のように、周辺回路の島状
領域４１０とアクティブマトリクス領域の島状領域４１
１を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜４１２とした。その後、厚さ２００ｎｍ〜５μｍの
アルミニウム膜を電子ビーム蒸着法によって形成して、
これをパターニングし、各島状領域にゲイト電極を形成
し、実施例１と同様に陽極酸化を施して、ゲイト電極部
４１３〜４１５を形成した。
【００４９】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を
注入し、その後、図の島状領域４１０の左側とアクティ
ブマトリクス領域をフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域４１０
の右側だけに硼素を注入した。ドーズ量は、燐は２〜８
×１０15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、
硼素のドーズ量が燐を上回るように設定した。
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を
注入し、その後、図の島状領域４１０の左側とアクティ
ブマトリクス領域をフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域４１０
の右側だけに硼素を注入した。ドーズ量は、燐は２〜８
×１０15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、
硼素のドーズ量が燐を上回るように設定した。
【００５０】その後、図４（Ｄ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
【００５１】この結果、Ｎ型の領域４１６、４１８、お
よびＰ型の領域４１７が形成された。これらの領域のシ
ート抵抗は２００〜８００Ω／□であった。また、同時
に活性領域４１９〜４２１も形成された。その後、全面
に層間絶縁物４２２として、スパッタ法によって酸化珪
素膜を厚さ３００〜１０００ｎｍ形成した。これは、プ
ラズマＣＶＤ法による酸化珪素膜であってもよい。特
に、ＴＥＯＳを原料とするプラズマＣＶＤ法ではステッ
プカバレージの良好な酸化珪素膜が得られる。
よびＰ型の領域４１７が形成された。これらの領域のシ
ート抵抗は２００〜８００Ω／□であった。また、同時
に活性領域４１９〜４２１も形成された。その後、全面
に層間絶縁物４２２として、スパッタ法によって酸化珪
素膜を厚さ３００〜１０００ｎｍ形成した。これは、プ
ラズマＣＶＤ法による酸化珪素膜であってもよい。特
に、ＴＥＯＳを原料とするプラズマＣＶＤ法ではステッ
プカバレージの良好な酸化珪素膜が得られる。
【００５２】その後、画素電極４２３として、スパッタ
法によってＩＴＯ膜を形成し、これをパターニングし
た。そして、ＴＦＴのソース／ドレイン（不純物領域）
にコンタクトホールを形成し、クロム配線４２４〜４２
７を形成した。図４（Ｅ）には左側のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。配線４２４〜４２７は、シート抵抗をさげるためク
ロムあるいは窒化チタンを下地とするアルミニウムとの
多層配線であってもよい。最後に、水素中で３５０℃で
２時間アニールして、シリコン膜のダングリングボンド
を減らした。以上の工程によって周辺回路とアクティブ
マトリクス回路を一体化して形成できた。
法によってＩＴＯ膜を形成し、これをパターニングし
た。そして、ＴＦＴのソース／ドレイン（不純物領域）
にコンタクトホールを形成し、クロム配線４２４〜４２
７を形成した。図４（Ｅ）には左側のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。配線４２４〜４２７は、シート抵抗をさげるためク
ロムあるいは窒化チタンを下地とするアルミニウムとの
多層配線であってもよい。最後に、水素中で３５０℃で
２時間アニールして、シリコン膜のダングリングボンド
を減らした。以上の工程によって周辺回路とアクティブ
マトリクス回路を一体化して形成できた。
【００５３】本実施例では、マスクを２種類使用した
が、必要によっては３種類以上のマスクを使用してもよ
く、また、実施例１や実施例２を併用しても、より一層
の効果を得ることができる。
が、必要によっては３種類以上のマスクを使用してもよ
く、また、実施例１や実施例２を併用しても、より一層
の効果を得ることができる。
【００５４】
【発明の効果】本発明によって、低温で極めて歩留りよ
くＴＦＴを作製することが出来た。そして、実施例にお
いて示したように本発明を利用して１枚の基板上に様々
なＴＦＴを形成することができた。これはＴＦＴが必要
とする特性をレーザー照射による結晶化によって自由に
設定できるからである。このため、例えば、アクティブ
マトリクス型液晶表示装置の作製においても、マトリク
ス領域のＴＦＴと周辺回路領域のＴＦＴの特性の最適な
ものとすることができ、しかも、実質的に同一プロセス
によっておこなうことができた。従来であれば、例えば
周辺回路はＩＣのＴＡＢ接続等の方法によって作製せね
ばならず、そのためにコスト上昇が生じていたが、本発
明ではそのような問題はほぼ解決された。実施例では示
さなかったが、本発明を単結晶結晶ＩＣやその他のＩＣ
の上にさらに半導体回路を積み重ねるといういわゆる立
体ＩＣを形成することに用いてもよい。
くＴＦＴを作製することが出来た。そして、実施例にお
いて示したように本発明を利用して１枚の基板上に様々
なＴＦＴを形成することができた。これはＴＦＴが必要
とする特性をレーザー照射による結晶化によって自由に
設定できるからである。このため、例えば、アクティブ
マトリクス型液晶表示装置の作製においても、マトリク
ス領域のＴＦＴと周辺回路領域のＴＦＴの特性の最適な
ものとすることができ、しかも、実質的に同一プロセス
によっておこなうことができた。従来であれば、例えば
周辺回路はＩＣのＴＡＢ接続等の方法によって作製せね
ばならず、そのためにコスト上昇が生じていたが、本発
明ではそのような問題はほぼ解決された。実施例では示
さなかったが、本発明を単結晶結晶ＩＣやその他のＩＣ
の上にさらに半導体回路を積み重ねるといういわゆる立
体ＩＣを形成することに用いてもよい。
【図面の簡単な説明】
【図１】本発明によるＴＦＴの作製方法を示す。
【図２】本発明によるＴＦＴの作製方法を示す。
【図３】本発明によるＴＦＴの作製方法を示す。
【図４】本発明によるＴＦＴの作製方法を示す。
１０１ 絶縁基板 １０２ 下地酸化膜 １０３ 半導体領域（マトリクス領域） １０４ 半導体領域（周辺回路領域） １０５ 保護絶縁膜 １０６ マスク（フォレジスト） １０７ 島状半導体領域（周辺回路用） １０８ 島状半導体領域（マトリクス用） １０９ ゲイト絶縁膜 １１０ ゲイト電極（ＮＴＦＴ用） １１１ ゲイト電極（ＰＴＦＴ用） １１２ ゲイト電極（アクティブマトリクスＴ
ＦＴ用） １１３、１１５ Ｎ型不純物領域 １１４ Ｐ型不純物領域 １１６〜１１８ 活性領域 １１９ 層間絶縁物 １２０ 画素電極（ＩＴＯ） １２１〜１２４ 金属配線
ＦＴ用） １１３、１１５ Ｎ型不純物領域 １１４ Ｐ型不純物領域 １１６〜１１８ 活性領域 １１９ 層間絶縁物 １２０ 画素電極（ＩＴＯ） １２１〜１２４ 金属配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/268 Ｚ 8617−4Ｍ 21/336
Claims (5)
- 【請求項１】 絶縁基板上に、半導体被膜を形成する工
程と、前記半導体被膜上に透明な保護被膜を形成する工
程と、前記半導体被膜の一部にパルスレーザー光を照射
する工程と、前記レーザー照射後、基板を４５０〜６５
０℃の温度でアニールすることによって、前記パルスレ
ーザーが照射されなかった領域をも結晶化させる工程
と、前記保護被膜を除去して半導体被膜の表面を露出せ
しめる工程と、前記半導体被膜上にゲイト絶縁膜として
機能する絶縁被膜を形成する工程と、前記絶縁被膜上に
金属元素を主成分とする第１の配線を形成する工程と、
前記第１の配線を主たるマスクとして自己整合的に高速
イオンを照射する工程と、を有することを特徴とする薄
膜状半導体装置の作製方法。 - 【請求項２】 請求項１において、該半導体被膜はシリ
コンを主成分とし、酸素原子の濃度は１０18ｃｍ-3以下
であることを特徴とする薄膜状半導体装置の作製方法。 - 【請求項３】 請求項１において、第１の配線に電解溶
液中で通電することによって、該第１の配線の表面の全
部もしくは一部に陽極酸化膜を形成する工程を有するこ
とを特徴とする薄膜状半導体装置の作製方法。 - 【請求項４】 絶縁基板上に形成され、アルミニウムを
主成分とする金属材料をゲイト電極・配線として有する
複数の薄膜トランジスタを有するアクティブマトリクス
回路および周辺駆動回路を有する装置において、前記周
辺駆動回路中の薄膜トランジスタの活性領域は主として
パルスレーザー光の照射によって結晶化された半導体か
らなり、アクティブマトリクス回路中の薄膜トランジス
タの活性領域はアニール処理によって結晶化された半導
体であることを特徴とする薄膜状半導体装置。 - 【請求項５】 絶縁基板上に、アモルファスもしくはそ
れと同等な結晶性の低いシリコン膜を形成する工程と、
前記シリコン膜に選択的に第１の条件のレーザー光を照
射することによって、前記シリコン膜の一部の結晶性を
高める工程と、前記レーザー照射後、基板の全面もしく
は一部に第２の条件のレーザー光を照射することによっ
て、前記シリコン膜の一部の結晶性を高める工程と、金
属材料を主成分とするゲイト電極を形成する工程と、前
記ゲイト電極をマスクとして不純物領域を形成する工程
とを有することを特徴とする薄膜状半導体装置の作製方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27541292A JP3031789B2 (ja) | 1992-09-18 | 1992-09-18 | 薄膜状半導体装置およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27541292A JP3031789B2 (ja) | 1992-09-18 | 1992-09-18 | 薄膜状半導体装置およびその作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07305198A Division JP3386713B2 (ja) | 1998-03-09 | 1998-03-09 | アクテイブマトリクス型表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104432A true JPH06104432A (ja) | 1994-04-15 |
| JP3031789B2 JP3031789B2 (ja) | 2000-04-10 |
Family
ID=17555144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27541292A Expired - Fee Related JP3031789B2 (ja) | 1992-09-18 | 1992-09-18 | 薄膜状半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031789B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0797844A2 (en) * | 1995-10-12 | 1997-10-01 | Koninklijke Philips Electronics N.V. | Electronic device manufacture |
| US5756364A (en) * | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| US6008101A (en) * | 1994-11-29 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device |
| WO2003088331A1 (en) * | 2002-04-15 | 2003-10-23 | Advanced Lcd Technologies Development Center Co., Ltd. | Semiconductor device having semiconductor thin-films of different crystallinities, substrate thereof, process for producing these, liquid crystal display unit and process for producing the same |
| US6688760B2 (en) | 2001-12-11 | 2004-02-10 | Honda Giken Kogyo Kabushiki Kaisha | Lamp body control system |
| US6713347B2 (en) | 1998-11-26 | 2004-03-30 | Stmicroelectronics S.R.L. | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| JP2006332323A (ja) * | 2005-05-26 | 2006-12-07 | Hitachi Displays Ltd | 画像表示装置とその製造方法 |
| US7271109B2 (en) | 1994-09-26 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Solution applying apparatus and method |
| JP2008182253A (ja) * | 2008-02-15 | 2008-08-07 | Rohm Co Ltd | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186967A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS6445162A (en) * | 1987-08-13 | 1989-02-17 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH0478826A (ja) * | 1990-07-23 | 1992-03-12 | Hitachi Ltd | 液晶表示装置 |
| JPH04130623A (ja) * | 1990-09-20 | 1992-05-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04180617A (ja) * | 1990-11-15 | 1992-06-26 | Ricoh Co Ltd | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 |
-
1992
- 1992-09-18 JP JP27541292A patent/JP3031789B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186967A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS6445162A (en) * | 1987-08-13 | 1989-02-17 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH0478826A (ja) * | 1990-07-23 | 1992-03-12 | Hitachi Ltd | 液晶表示装置 |
| JPH04130623A (ja) * | 1990-09-20 | 1992-05-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04180617A (ja) * | 1990-11-15 | 1992-06-26 | Ricoh Co Ltd | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271109B2 (en) | 1994-09-26 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Solution applying apparatus and method |
| US5756364A (en) * | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| US6008101A (en) * | 1994-11-29 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device |
| EP0797844A2 (en) * | 1995-10-12 | 1997-10-01 | Koninklijke Philips Electronics N.V. | Electronic device manufacture |
| US5705413A (en) * | 1995-10-12 | 1998-01-06 | U.S. Philips Corporation | Method of manufacturing an electronic device using thermally stable mask |
| US6713347B2 (en) | 1998-11-26 | 2004-03-30 | Stmicroelectronics S.R.L. | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| US6688760B2 (en) | 2001-12-11 | 2004-02-10 | Honda Giken Kogyo Kabushiki Kaisha | Lamp body control system |
| JPWO2003088331A1 (ja) * | 2002-04-15 | 2005-08-25 | 株式会社 液晶先端技術開発センター | 結晶度の異なる半導体薄膜を有する半導体装置及びその基板並びにそれらの製造方法、並びに液晶表示装置及びその製造方法 |
| US7087505B2 (en) | 2002-04-15 | 2006-08-08 | Advanced Lcd Technologies Development Center Co., Ltd. | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same |
| WO2003088331A1 (en) * | 2002-04-15 | 2003-10-23 | Advanced Lcd Technologies Development Center Co., Ltd. | Semiconductor device having semiconductor thin-films of different crystallinities, substrate thereof, process for producing these, liquid crystal display unit and process for producing the same |
| US7352002B2 (en) | 2002-04-15 | 2008-04-01 | Advanced Lcd Technologies Development Center Co., Ltd. | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same |
| JP4616557B2 (ja) * | 2002-04-15 | 2011-01-19 | 株式会社 日立ディスプレイズ | 薄膜半導体装置基板の製造方法及びそれを用いた液晶表示装置の製造方法 |
| JP2006332323A (ja) * | 2005-05-26 | 2006-12-07 | Hitachi Displays Ltd | 画像表示装置とその製造方法 |
| JP2008182253A (ja) * | 2008-02-15 | 2008-08-07 | Rohm Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3031789B2 (ja) | 2000-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| US6424012B1 (en) | Semiconductor device having a tantalum oxide blocking film | |
| US6492213B1 (en) | Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same | |
| US8017506B2 (en) | Semiconductor device and method for forming the same | |
| US5403762A (en) | Method of fabricating a TFT | |
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| KR100303964B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US6380011B1 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| EP0797844A2 (en) | Electronic device manufacture | |
| US20020055207A1 (en) | Method for fabricating thin-film transistor | |
| KR100577795B1 (ko) | 다결정 실리콘막 형성방법 | |
| JP3031789B2 (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3514891B2 (ja) | 半導体装置およびその作製方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07135324A (ja) | 薄膜状半導体集積回路 | |
| JP3386713B2 (ja) | アクテイブマトリクス型表示装置の作製方法 | |
| JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 | |
| JP3472231B2 (ja) | 半導体装置 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| JP3242867B2 (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3181817B2 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |