JPH06104443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06104443A JPH06104443A JP25175592A JP25175592A JPH06104443A JP H06104443 A JPH06104443 A JP H06104443A JP 25175592 A JP25175592 A JP 25175592A JP 25175592 A JP25175592 A JP 25175592A JP H06104443 A JPH06104443 A JP H06104443A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductivity type
- electrode
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】エピタキシャルウエーハを用いて作られるＬＳ
Ｉに集積する横型ＩＧＢＴのスイッチング速度を高め
る。 【構成】低抵抗基板上に同一導電形の高抵抗エピタキシ
ャル層を成長させたウエーハを用い、横型ＩＧＢＴはそ
のエピ層の表面層に選択的に形成された拡散ウエル領域
内および表面上に構成する。そして基板の裏面電極を横
型ＩＧＢＴのエミッタ電極に短絡すれば、ＩＧＢＴのオ
フ時にエピタキシャル層に蓄積された少数キャリアを裏
面電極からエミッタ電極に流出させることができるの
で、高速スイッチングが可能になる。
Ｉに集積する横型ＩＧＢＴのスイッチング速度を高め
る。 【構成】低抵抗基板上に同一導電形の高抵抗エピタキシ
ャル層を成長させたウエーハを用い、横型ＩＧＢＴはそ
のエピ層の表面層に選択的に形成された拡散ウエル領域
内および表面上に構成する。そして基板の裏面電極を横
型ＩＧＢＴのエミッタ電極に短絡すれば、ＩＧＢＴのオ
フ時にエピタキシャル層に蓄積された少数キャリアを裏
面電極からエミッタ電極に流出させることができるの
で、高速スイッチングが可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、高速スイッチング特性
を有する絶縁ゲートバイポーラトランジスタ(以下ＩＧ
ＢＴと記す) と制御部とが同一半導体素体に集積される
ことのできる半導体装置に関する。
を有する絶縁ゲートバイポーラトランジスタ(以下ＩＧ
ＢＴと記す) と制御部とが同一半導体素体に集積される
ことのできる半導体装置に関する。
【０００２】
【従来の技術】スイッチング電源用として、数100kHzの
高速スイッチングが可能なＩＧＢＴを高耐圧出力素子と
し、制御部を同一半導体素体に集積して使用を容易にし
たＬＳＩが開発されている。ＩＧＢＴは横型構造にさ
れ、図２に示すようにＬＳＩ内に形成される。すなわ
ち、ｐ基板21上にｐベース層の直下となる部分にｐ+ 埋
込領域22を形成後、ｎエピタキシャル層23を成長させた
エピタキシャルウエーハを用い、このウエーハの表面か
ら不純物を導入してｐ+ 分離層24を形成して素子分離を
行う。この分離された領域に、ｐベース層４、ｐコレク
タ層５が形成され、表面上にゲート絶縁膜６を介してゲ
ート電極７が設けられている。さらに、ｐベース層４に
ｐ+ コンタクト領域８、ｎ+ コンタクト領域９、ｐコレ
クタ層５にｐ+コンタクト領域10、またｎエピタキシャ
ル層23の露出部にｎ+ コンタクト領域11が形成されてお
り、ｐ+ コンタクト領域８およびｎ+ コンタクト領域９
とｐ+ コンタクト領域10およびｎ+ コンタクト領域11と
にそれぞれエミッタ電極12、コンタクト電極13が共通に
接触している。
高速スイッチングが可能なＩＧＢＴを高耐圧出力素子と
し、制御部を同一半導体素体に集積して使用を容易にし
たＬＳＩが開発されている。ＩＧＢＴは横型構造にさ
れ、図２に示すようにＬＳＩ内に形成される。すなわ
ち、ｐ基板21上にｐベース層の直下となる部分にｐ+ 埋
込領域22を形成後、ｎエピタキシャル層23を成長させた
エピタキシャルウエーハを用い、このウエーハの表面か
ら不純物を導入してｐ+ 分離層24を形成して素子分離を
行う。この分離された領域に、ｐベース層４、ｐコレク
タ層５が形成され、表面上にゲート絶縁膜６を介してゲ
ート電極７が設けられている。さらに、ｐベース層４に
ｐ+ コンタクト領域８、ｎ+ コンタクト領域９、ｐコレ
クタ層５にｐ+コンタクト領域10、またｎエピタキシャ
ル層23の露出部にｎ+ コンタクト領域11が形成されてお
り、ｐ+ コンタクト領域８およびｎ+ コンタクト領域９
とｐ+ コンタクト領域10およびｎ+ コンタクト領域11と
にそれぞれエミッタ電極12、コンタクト電極13が共通に
接触している。
【０００３】この横型ＩＧＢＴは、エミッタ電極12に対
してしきい値電圧以上の電圧をゲート電極７に印加する
ことにより、エミッタ電極12からｎ+ 領域８、ｐベース
層４の表面部25に生じたチャネルを通じて電子がｎ層23
に注入され、ｎ+ 領域11を通ってコレクタ電極13へ電子
電流が流れる。これによりｐコレクタ層５とｎ層23との
間のＰＮ接合は順バイアスとなり、コレクタ層５からｎ
層23へ正孔が注入され、その結果、ｎ層23に伝導度変調
が誘起され、ｐコレクタ層５、ｎ層23、ｐベース層４か
らなるＰＮＰトランジスタが低いオン抵抗で導通する。
してしきい値電圧以上の電圧をゲート電極７に印加する
ことにより、エミッタ電極12からｎ+ 領域８、ｐベース
層４の表面部25に生じたチャネルを通じて電子がｎ層23
に注入され、ｎ+ 領域11を通ってコレクタ電極13へ電子
電流が流れる。これによりｐコレクタ層５とｎ層23との
間のＰＮ接合は順バイアスとなり、コレクタ層５からｎ
層23へ正孔が注入され、その結果、ｎ層23に伝導度変調
が誘起され、ｐコレクタ層５、ｎ層23、ｐベース層４か
らなるＰＮＰトランジスタが低いオン抵抗で導通する。
【０００４】
【発明が解決しようとする課題】図２に示す従来構造で
は、ＩＧＢＴをオンにしたとき、ｎ層23に正孔が注入さ
れるため、ｐコレクタ層５、ｎエピタキシャル層23、ｐ
基板21からなるＰＮＰトランジスタが飽和状態となり、
ｎ層23内に正孔が充満するのに加え、ｐ基板21内にも電
子が蓄積される。従って、ゲート電極７への印加電圧を
しゃ断したとき、ｎ層23内の正孔はｎ+ コンタクト領域
11を通りコレクタ電極13へ短時間で流出するが、ｐ基板
21に蓄積された電子は、高抵抗のｐ基板21を通り埋込領
域22へ流出するか、あるいは寿命により正孔と再結合し
て消滅することになる。そのため素子しゃ断時間が長く
なるという欠点がある。
は、ＩＧＢＴをオンにしたとき、ｎ層23に正孔が注入さ
れるため、ｐコレクタ層５、ｎエピタキシャル層23、ｐ
基板21からなるＰＮＰトランジスタが飽和状態となり、
ｎ層23内に正孔が充満するのに加え、ｐ基板21内にも電
子が蓄積される。従って、ゲート電極７への印加電圧を
しゃ断したとき、ｎ層23内の正孔はｎ+ コンタクト領域
11を通りコレクタ電極13へ短時間で流出するが、ｐ基板
21に蓄積された電子は、高抵抗のｐ基板21を通り埋込領
域22へ流出するか、あるいは寿命により正孔と再結合し
て消滅することになる。そのため素子しゃ断時間が長く
なるという欠点がある。
【０００５】本発明の目的は、上述の欠点を除去し、エ
ピタキシャル層のサブストレートである基板に蓄積した
少数キャリアをオフ時に短時間で引き抜くことのでき
る、高速スイッチング可能なＩＧＢＴを含む半導体装置
を提供することにある。
ピタキシャル層のサブストレートである基板に蓄積した
少数キャリアをオフ時に短時間で引き抜くことのでき
る、高速スイッチング可能なＩＧＢＴを含む半導体装置
を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、第一導電形で高不純物濃
度の基板の一面上に積層された第一導電形で低不純物濃
度のエピタキシャル層の表面層に選択的に第二導電形の
ウエル領域が設けられ、そのウエル領域内およびその表
面上にチャネルが第一導電形の横型ＩＧＢＴが形成さ
れ、さらに基板の他面に接触する電極が横型ＩＧＢＴの
エミッタ電極と短絡されたものとする。そして、同一半
導体素体に横型ＩＧＢＴの制御部が集積されたことが有
効である。また、横型ＩＧＢＴのコレクタ電極がウエル
領域にもオーム性接触することが有効である。
めに、本発明の半導体装置は、第一導電形で高不純物濃
度の基板の一面上に積層された第一導電形で低不純物濃
度のエピタキシャル層の表面層に選択的に第二導電形の
ウエル領域が設けられ、そのウエル領域内およびその表
面上にチャネルが第一導電形の横型ＩＧＢＴが形成さ
れ、さらに基板の他面に接触する電極が横型ＩＧＢＴの
エミッタ電極と短絡されたものとする。そして、同一半
導体素体に横型ＩＧＢＴの制御部が集積されたことが有
効である。また、横型ＩＧＢＴのコレクタ電極がウエル
領域にもオーム性接触することが有効である。
【０００７】
【作用】チャネルが第一導電形の横型ＩＧＢＴの形成さ
れる第二導電形の層にエピタキシャル層を用いないで、
第一導電形の低不純物濃度のエピタキシャル層に形成さ
れた第二導電形のウエル領域を用い、エピタキシャル層
の基板を第一導電形で高不純物濃度とする。これによ
り、ＩＧＢＴオン時に低不純物濃度のエピタキシャル層
に蓄積された少数キャリアを、高不純物濃度の基板を通
じてエミッタ電極と短絡される裏面電極ヘ流出させるこ
とができるので、高速スイッチングができる。
れる第二導電形の層にエピタキシャル層を用いないで、
第一導電形の低不純物濃度のエピタキシャル層に形成さ
れた第二導電形のウエル領域を用い、エピタキシャル層
の基板を第一導電形で高不純物濃度とする。これによ
り、ＩＧＢＴオン時に低不純物濃度のエピタキシャル層
に蓄積された少数キャリアを、高不純物濃度の基板を通
じてエミッタ電極と短絡される裏面電極ヘ流出させるこ
とができるので、高速スイッチングができる。
【０００８】
【実施例】図１は本発明の一実施例のＬＳＩの横型ＩＧ
ＢＴ部を示し、図２と共通の部分には同一の符号が付さ
れている。このＬＳＩに用いられるシリコンウエーハ
は、抵抗率が１〜30Ω・cm、すなわち不純物濃度1015〜
1016cm-3のｐ+ 基板１の上に、抵抗率80〜120 Ω・cm、
すなわち不純物濃度が1014cm-3の高抵抗ｐエピタキシャ
ル層２を50〜100 μｍの厚さに成長させたものを用い
る。このｐエピタキシャル層２の表面からのイオン注入
と拡散により表面不純物濃度１×1016cm-3、深さ５〜６
μｍのｎウエル３を形成する。そのあとは、図２のｎ層
23に形成されたと同様のｐベース層４およびｐコレクタ
層５、表面上のゲート絶縁膜６およびゲート電極７、ｐ
ベース層４内のｐ+ コンタクト領域８およびｎ+ コンタ
クト領域９、ｐコレクタ層５内のｐ+ コンタクト領域10
ならびにｎ層２内のｎ+ コンタクト領域11を形成する。
この結果、横型ＩＧＢＴ構造ができ上がるが、表面上の
エミッタ電極12、コレクタ電極13のほかに、本発明によ
り裏面にもｐ+ 基板１に接触する電極14が形成され、エ
ミッタ電極12と配線15によって接続されている。
ＢＴ部を示し、図２と共通の部分には同一の符号が付さ
れている。このＬＳＩに用いられるシリコンウエーハ
は、抵抗率が１〜30Ω・cm、すなわち不純物濃度1015〜
1016cm-3のｐ+ 基板１の上に、抵抗率80〜120 Ω・cm、
すなわち不純物濃度が1014cm-3の高抵抗ｐエピタキシャ
ル層２を50〜100 μｍの厚さに成長させたものを用い
る。このｐエピタキシャル層２の表面からのイオン注入
と拡散により表面不純物濃度１×1016cm-3、深さ５〜６
μｍのｎウエル３を形成する。そのあとは、図２のｎ層
23に形成されたと同様のｐベース層４およびｐコレクタ
層５、表面上のゲート絶縁膜６およびゲート電極７、ｐ
ベース層４内のｐ+ コンタクト領域８およびｎ+ コンタ
クト領域９、ｐコレクタ層５内のｐ+ コンタクト領域10
ならびにｎ層２内のｎ+ コンタクト領域11を形成する。
この結果、横型ＩＧＢＴ構造ができ上がるが、表面上の
エミッタ電極12、コレクタ電極13のほかに、本発明によ
り裏面にもｐ+ 基板１に接触する電極14が形成され、エ
ミッタ電極12と配線15によって接続されている。
【０００９】このような構造では、ｎウエル３をｐ層２
の表面層に選択的に形成することにより素子分離が行わ
れ、分離領域24を形成する必要がない。また、オン時に
ｐエピタキシャル層２に蓄積された電子は、ｎウエル３
直下全面に存在するｐ+ 基板１を経由して裏面電極14に
流出し高速スイッチングが実現できる。このため、電子
のエミッタ電極12への径路としてのｐ+ 埋込領域22を作
る必要がなく、マスク枚数が減少し、製造コストが低減
する。なお、ｎ+ コンタクト領域11にコレクタ電極13が
接触していることによりコレクタ短絡構造が形成されて
いることも、スイッチング速度の向上に役立っている。
の表面層に選択的に形成することにより素子分離が行わ
れ、分離領域24を形成する必要がない。また、オン時に
ｐエピタキシャル層２に蓄積された電子は、ｎウエル３
直下全面に存在するｐ+ 基板１を経由して裏面電極14に
流出し高速スイッチングが実現できる。このため、電子
のエミッタ電極12への径路としてのｐ+ 埋込領域22を作
る必要がなく、マスク枚数が減少し、製造コストが低減
する。なお、ｎ+ コンタクト領域11にコレクタ電極13が
接触していることによりコレクタ短絡構造が形成されて
いることも、スイッチング速度の向上に役立っている。
【００１０】
【発明の効果】本発明によれば、横型ＩＧＢＴをエピタ
キシャルウエーハに形成する際に、異なる導電形の基板
上の高抵抗のエピタキシャル層に形成しないで、低抵抗
の基板と同一導電形のエピタキシャル層に形成された異
なる導電形のウエル領域内およびその表面上に構成する
ことにより、ＩＧＢＴのオフ時に低抵抗の基板を通じて
エピタキシャル層の蓄積キャリアを流出させることがで
きるので、高速スイッチングをさせることができ、エピ
タキシャルウエーハが用いられるＬＳＩへの横型ＩＧＢ
Ｔの集積に極めて有効である。
キシャルウエーハに形成する際に、異なる導電形の基板
上の高抵抗のエピタキシャル層に形成しないで、低抵抗
の基板と同一導電形のエピタキシャル層に形成された異
なる導電形のウエル領域内およびその表面上に構成する
ことにより、ＩＧＢＴのオフ時に低抵抗の基板を通じて
エピタキシャル層の蓄積キャリアを流出させることがで
きるので、高速スイッチングをさせることができ、エピ
タキシャルウエーハが用いられるＬＳＩへの横型ＩＧＢ
Ｔの集積に極めて有効である。
【図１】本発明の一実施例のＬＳＩにおけるＩＧＢＴ部
の断面図
の断面図
【図２】従来のＬＳＩにおけるＩＧＢＴ部の断面図
１ ｐ+ 基板 ２ ｐエピタキシャル層 ３ ｎウエル ４ ｐベース層 ５ ｐコレクタ層 ６ ゲート絶縁膜 ７ ゲート電極 ８ ｐ+ コンタクト領域 ９ ｎ+ コンタクト領域 １０ ｐ+ コンタクト領域 １１ ｎ+ コンタクト領域 １２ エミッタ電極 １３ コレクタ電極 １４ 裏面電極
Claims (3)
- 【請求項１】第一導電形で高不純物濃度の基板の一面上
に積層された第一導電形で低不純物濃度の表面層に選択
的に第二導電形のウエル領域が設けられ、そのウエル領
域内およびその表面上にチャネルが第一導電形の横型絶
縁ゲートバイポーラトランジスタが形成され、さらに基
板の他面に接触する電極が横型絶縁ゲートバイポーラト
ランジスタのエミッタ電極と短絡されたことを特徴とす
る半導体装置。 - 【請求項２】同一半導体素体に横型絶縁ゲートバイポー
ラトランジスタの制御部が集積された請求項１記載の半
導体装置。 - 【請求項３】横型絶縁ゲートバイポーラトランジスタの
コレクタ電極がウエル領域にもオーム性接触している請
求項１あるいは２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25175592A JPH06104443A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25175592A JPH06104443A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104443A true JPH06104443A (ja) | 1994-04-15 |
Family
ID=17227446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25175592A Pending JPH06104443A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104443A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4761696B2 (ja) * | 2000-09-29 | 2011-08-31 | エフド インダクション エイ．エス． | 高出力高周波数共振負荷インバータ |
| GB2482479A (en) * | 2010-08-02 | 2012-02-08 | Univ Warwick | Semiconductor device operable as a vertical MOSFET and as a lateral insulated gate bipolar transistor, comprising a Schottky diode in the injector region. |
| CN104868890A (zh) * | 2014-02-24 | 2015-08-26 | 三垦电气株式会社 | 半导体装置、ac/dc转换器、pfc电路和电机驱动器 |
-
1992
- 1992-09-22 JP JP25175592A patent/JPH06104443A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4761696B2 (ja) * | 2000-09-29 | 2011-08-31 | エフド インダクション エイ．エス． | 高出力高周波数共振負荷インバータ |
| GB2482479A (en) * | 2010-08-02 | 2012-02-08 | Univ Warwick | Semiconductor device operable as a vertical MOSFET and as a lateral insulated gate bipolar transistor, comprising a Schottky diode in the injector region. |
| GB2482479B (en) * | 2010-08-02 | 2015-02-18 | Univ Warwick | Semiconductor device |
| CN104868890A (zh) * | 2014-02-24 | 2015-08-26 | 三垦电气株式会社 | 半导体装置、ac/dc转换器、pfc电路和电机驱动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268628B1 (en) | Depletion type MOS semiconductor device and MOS power IC | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JPS63186475A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| JP4761011B2 (ja) | サイリスタを有する半導体装置及びその製造方法 | |
| JPS61222260A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH06104443A (ja) | 半導体装置 | |
| JP2601862B2 (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JPH06268226A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR100266388B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| JP2856257B2 (ja) | ｐチャネル絶縁ゲートバイポーラトランジスタ | |
| JPH02206174A (ja) | ｐチャンネル絶縁ゲート型バイポーラトランジスタ | |
| JPH055373B2 (ja) | ||
| JPH06291320A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2751113B2 (ja) | ｐチャネル絶縁ゲート型バイポーラトランジスタ | |
| JP3289880B2 (ja) | Ｍｏｓ制御サイリスタ | |
| JPH0416443Y2 (ja) | ||
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| JPS6327865B2 (ja) | ||
| JP2629434B2 (ja) | アノードショート伝導度変調型ｍｉｓｆｅｔを備えた半導体装置 | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 |