JPH0611040B2 - 導体パタ−ンの形成方法 - Google Patents

導体パタ−ンの形成方法

Info

Publication number
JPH0611040B2
JPH0611040B2 JP61226378A JP22637886A JPH0611040B2 JP H0611040 B2 JPH0611040 B2 JP H0611040B2 JP 61226378 A JP61226378 A JP 61226378A JP 22637886 A JP22637886 A JP 22637886A JP H0611040 B2 JPH0611040 B2 JP H0611040B2
Authority
JP
Japan
Prior art keywords
photoresist
layer
patterned
conductive material
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61226378A
Other languages
English (en)
Other versions
JPS62102545A (ja
Inventor
ミング−フイ・チヨウ
ウイリアム・レスリー・ギヤスリー
フランク・ビー・カーフマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62102545A publication Critical patent/JPS62102545A/ja
Publication of JPH0611040B2 publication Critical patent/JPH0611040B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は微細な線、パターン及びコネクタを形成する方
法に関する。この方法は電子装置の製造に特に有用であ
る。
Ｂ．従来技術 ミクロン及びサブミクロンの寸法の電子装置の製造は微
細な導体線、パターン及びコネクタの形成に高度の正確
さを要求する。これ等の微細な線及びパターンは個々の
電子装置構造体の一部でもよく、一つの大きな構造体も
しくはパッケージ内に含まれる多くの電子装置間を接続
する線でもよい。
微細な導体線及びパターンを形成するための最も良く知
られ、最もしばしば使用されている技法はリフト・オフ
（剥離）技法である。リフト・オフ方法では、基板を重
合体の放射線感応層（レジスト層）で覆い、その上面を
照射して層内に溶解度に差のある即ち耐エッチ性のある
パターンを形成する。パターンの現像は照射したレジス
ト層を照射部分を溶解する溶剤に露らすか（ポジテイブ
・レジスト）非照射部分を溶解する溶剤に露らす（ネガ
テイブ・レジスト）事によって行われる。レジストを現
像する他の方法は照射したレジストをレジストの照射部
分と反応する有機金属試剤と反応させ、次にレジスト層
を酸素のプラズマの様のエッチャントに露らし、レジス
ト層のより耐エッチ性の非照射部分を除去する方法であ
る。パターン化したレジスト層を形成した後に、パター
ン化したレジストの表面上に導体層を付着し、パターン
化したレジスト層中の開孔に導体材料を下の基板に接す
る様に充填する。その後重合体のレジストを熱的にもし
くは溶剤で処理して重合体材料を蒸発もしくは溶解し、
同時に上の導体材料を剥離する。パターン化したレジス
ト層中の開孔を充填した導体材料の部分が基板上に残
る。このリフト・オフ方法の欠点はパターン化したレジ
スト中の開孔を充填している導体材料の部分がしばしば
パターン化したレジスト上の導体材料と一緒に除去され
る点にある。この様にして不完全な線もしくはパターン
が残り、しばしば導体線に沿って孔が形成される事もあ
り、電子装置が機能しなくなる。
最近、半導体ウエハの化学機械的ポリッシングによって
研摩してウエハの平坦性を正確にする技術が開発され
た。この方法は米国特許第４４５０６５２号に開示され
ている。さらに、化学機械的方法を使用して表面の部分
と化学的に反応させ、化学的に反応している部分に機械
的な力を加えて、表面の平坦でない部分の除去を増強す
る方法は米国特許第４４３５２４７号に開示されてい
る。
現在使用されているリフト・オフ技術よりも信頼性があ
り、安価な微細導体線の形成方法があればマイクロエレ
クトロニクス工業の分野で望ましい事は云うまでもな
い。さらに、内部で微細線及びコネクタ（水平及び垂直
方向の）の様な導体部分が他の導体部分と絶縁している
重合体の絶縁体より成る構造体を形成する簡単な方法が
望まれる。
Ｃ．発明が解決しようとする問題点 本発明の目的はリフト・オフ技術よりも信頼性があり、
しかも安価な、微細な導体パターンの形成方法を与える
事にある。
Ｄ．問題点を解決するための手段 本発明の方法は次の段階より成る。(a)重合体材料を基
板に付着する。(b)上記重合体材料をパターン化して該
重合体に開口を形成する。(c)パターン化した重合体材
料に導体（導電性）材料を付着して、少なくとも重合体
材料に存在する開孔を充填する。(d)重合体材料の外側
主表面上に重畳している余分の導体材料を化学機械的ポ
リッシングによって除去し、少なくとも重合体材料の外
側主表面を露出する。
この様にして形成した構造体は平坦な外部表面を有し、
パターン化した重合体材料中の開口を充填している導体
材料が、パターン化した重合体材料によって囲まれた微
細線、パターン及びコネクタの様な導体部分となる。最
初に重合体材料をパターン化する際の開口の深さに依存
して、導体材料は化学機械的に研摩した平坦な表面から
重合体材料の下の基板の表面まで貫通して延びることが
出来、もしくは平坦な研摩表面から重合体材料内の特定
の中間深さまで延びる事が出来る。
重合体材料が電子装置にとって適切な絶縁体である時
は、重合体材料を絶縁体としてそのまま残す事が有用で
ある。開口の深さが基板表面に達し、重合体材料を他の
異なる材料で置換えたい時は、重合体材料を標準の溶剤
もしくは酸素プラズマを使用して除去し、基板の表面上
に微細線、パターン及びコネクタなどの導体部分だけを
残す。
本発明に従い、２層以上の重合体材料を使用する事が可
能である。この時重合体材料の少なくとも下の一層は絶
縁体にし、最上部の層はホトレジストにする。最上部の
ホトレジスト層は活性線に露らし、次に溶剤によって現
像するといった標準の方法によってパターン化する。次
にこのパターンを反応性イオン・エッチングもしくは酸
素プラズマ・エッチングの様なドライ・エッチ技術を使
用してパターン化したホトレジストの最上部層から下の
重合体材料層に転写する。この転写方法ではホトレジス
トのエッチング速度は下の重合体材料よりも十分遅く、
もしくはホトレジストの層が十分厚くて下の重合体の絶
縁体を効率的にエッチングできる事が必要である。次に
導体材料をホトレジストのパターン化した層及び下のパ
ターン化した重合体材料層に付着して、重合体層の開口
を充填する。次にホトレジストに重畳する導体材料を化
学機械的ポリッシングによって除去して少なくともホト
レジストの上の外部主表面を露出する。その後、ホトレ
ジストを溶剤もしくはドライ・エッチ法を使用して除去
する。必要ならば重合体の絶縁体の追加の層を露出した
導体線、パターンもしくはコネクタを覆う様に付着す
る。ホトレジストは化学機械的ポリッシング中のホトレ
ジストの除去速度が導体材料の除去速度と略同じ様に選
択される。これによって導体材料とホトレジストが少な
くともパターン化した絶縁体の上表面迄同時に除去され
る。研摩後の構造体は平坦な表面をなし、導体材料がパ
ターン化した重合体絶縁体中の開口を充填している。
代表的な導体材料は金属もしくは金属合金より成る。好
ましい導体材料は銅、アルミニウム、銅合金、アルミニ
ウム合金、特にアルミニウム−銅合金及び少なくとも１
０％に達するシリコンを含むアルミニウム−シリコン合
金である。導体材料が金属より成る時は、スパッタ付着
方法、化学的蒸着方法もしくはキャリア材料を使用して
付着される。キャリア材料をそのまま残しても良く、除
去しても良い。
化学機械的ポリッシングに使用するスラリが重合体ホト
レジストよりも導体材料に対して著しく高い除去速度を
示す時には、ホトレジストがエッチ・ストップ層として
使用されるという利点がある。この条件に対する例外は
重合体絶縁体をホトレジストの層に対する下の層として
使用し、導体材料及びホトレジスト材料を重合体の絶縁
層の表面から化学機械的研摩によって同時に除去する事
が望まれている場合である。この後者の場合の導体材料
及び重合体ホトレジストの除去速度は略等しく、重合体
絶縁体の除去速度は導体材料とホトレジストの除去速度
よりもかなり小さくなくてはならない。
研摩スラリは、該スラリが除去される材料と反応するが
そのまま残したい下の重合体材料とは反応しない成分よ
り成る事が好ましい。そのまま残す重合体材料はホトレ
ジストもしくはホトレジストの下の絶縁体である。
或る種のレジスト材料は導体材料の付着中の熱的安定性
並びに化学機械的ポリッシング中の熱的及び機械的安定
性の見地からより良く機能する事がわかっている。化学
機械的ポリッシング中には著しい機械的応力及び摩擦熱
が発生する。さらに、化学機械的ポリッシングには化学
的作用が増強される最適温度が存在する。有用なホトレ
ジスト材料は著しい変形を示す前に少なくとも約６０乃
至約１２０メガパスカルの機械的応力に耐える事が必要
とされる。有用なホトレジスト材料は少なくとも約１２
０℃の温度で熱的に安定であり、少なくとも約９０℃の
ガラス転位温度をもたなければならない。好ましいホト
レジスト材料は少なくとも１６０℃程度の高い温度で熱
的に安定で、少なくとも約１５０℃のガラス転位温度を
有さなければならない。上記の要件を満足する重合体ホ
トレジスト材料としては、例えばハード・ベークされた
ノボラック、ポリイミド、ホトレジスト、ポリグルタル
イミド・ホトレジスト、シリコンを含むホトレジスト、
シリル化（シリコン含有）試剤の様な有機金属化合物と
反応する官能基を有するホトレジスト材料を含む。ホト
レジストと反応する多官能性有機金属化合物の使用によ
って、架橋結合を与える事が出来、また金属をレジスト
中に組込む事が出来るという利点が生ずる。この結果高
温での熱的安定性が得られる。さらにホトレジスト材料
のリシル化によってホトレジストの誘電定数が減少し、
ホトレジストはこれを絶縁体としてその場に残したい時
により良好な絶縁体になる。ホトレジストを絶縁体とし
てそのまま残す時の誘電定数の好ましい範囲は約１００
KHzの周波数で約２乃至約５である。種々のホトレジス
ト材料を有機金属試剤と反応させる事によって多くの異
なるレジスト構造を与える方法については、特願昭６０
−２２１４２号、同６０−２７０８７０号、同６０−２
８３２０７号、同６０−２８９５３８号、同６１−５５
２０５号、及び同６１−８８４０１号に開示されてい
る。
Ｅ．実施例 本発明は微細な導体線、パターン及びコネクタを形成す
る方法を与える。本発明の方法に従えば、以下に説明す
る実施例を含めて、多くの実施例が可能である。
微細な導体線、パターン及びコネクタを形成する方法の
１つの好ましい実施例は次の段階を含む。
(a)ホトレジスト材料の層を基板の表面に付着する。
(b)ホトレジスト材料をパターン化してホトレジストに
基板表面に達する開口を形成する。
(c)パターン化したホトレジストに導体材料を付着し
て、ホトレジスト中の開口を導体材料で充填する。
(d)化学機械的ポリッシングを使用してホトレジストの
外部主表面から余分の導体材料を除去し、ホトレジスト
の開口を充填している導体材料を残す。
上述の実施例を第１図（Ａ）乃至第１図（Ｄ）に示す。
第１図（Ａ）はシリコン・ウエハ１０上の平坦でない基
板表面（例えば、２酸化シリコン層）１２上に付着した
ホトレジスト層１４を示す。第１図（Ｂ）はパターン化
して開口１６を形成した後のホトレジスト層１４を示
す。開口１６は孔、溝などの任意の形状で形成できる。
第１図（Ｃ）はホトレジスト層１４の表面に導体材料を
付着した後の構造体を示す。第１図（Ｄ）は化学機械的
ポリッシングを行ってホトレジスト１４の外側主表面か
ら余分な導体材料を除去した後の結果の構造体を示す。
第２の実施例は上述の段階(a)乃至(d)のすべてを含み、
そして重合体材料の開口の少なくとも一部が下の基板ま
で延びており、さらに、パターン化したホトレジストを
溶剤もしくは酸素プラズマ・エッチを使用して除去し、
基板の表面と接する上記導体材料の部分を残す追加の段
階(e)を含む。第１図（Ｅ）は導体材料１８を基板１２
の表面上に残すこの追加の段階を示す。
微細な導体線、パターン及びコネクタを形成する本発明
の方法の第３の実施例は次の段階より成る。
(a)ホトレジスト材料を基板の表面に付着する。
(b)エッチング技法を使用してホトレジスト材料をパタ
ーン化し、ホトレジストに基板表面に達しない開口のパ
ターンを形成する。
(c)導体材料の層をホトレジストの表面に付着し、ホト
レジストの開口を導体材料で充填する。
(d)化学機械的ポリッシングを使用して、ホトレジスト
の外部主表面から導体材料を除去して、ホトレジストの
開口を充填した導体材料を残す。
本発明の微細な導体線、パターン及びコネクタを形成す
る方法の第４の好ましい実施例は次の段階より成る。
(a)ホトレジスト材料を基板の表面に付着する。
(b)ホトレジストをパターン化して、ホトレジスト中に
開口を形成する。
(c)ホトレジストを有機金属化合物で処理し、有機金属
化合物を少なくともホトレジストと有機金属化合物間の
接触表面に近いホトレジストの部分に導入する。
(d)ホトレジストの処理表面に導体材料を付着し、処理
したホトレジストの開口を導体材料で充填する。
(e)化学機械的ポリッシング手段を使用して、ホトレジ
ストの外部表面から少なくとも余分な導体材料を除去す
る。
第４の好ましい実施例は第２図（Ａ）乃至第２図（Ｅ）
に示されている。第２図（Ａ）はシリコン・ウエハ２０
上の平坦でない基板表面２２上に付着したホトレジスト
材料２４の層を示す。第２図（Ｂ）はパターン化して開
口２６を形成した後のホトレジスト材料２４の層を示
す。開口２６は基板表面に達しても達しなくてもよい。
第２図（Ｃ）は有機金属化合物で処理し、有機金属化合
物をホトレジスト中にとり込んだ後のホトレジスト材料
の反応層２８を示す。第２図（Ｄ）は処理したホトレジ
スト層２８の表面に導体材料３０を付着した後の構造体
を示す。第２図（Ｅ）は化学機械的ポリッシングによっ
てホトレジストの外部主表面３２から導体材料を除去し
た後の構造体を示す。
第５の好ましい実施例は第４の好ましい実施例の段階
(a)乃至(e)のすべて及びパターン化したホトレジストを
除去して少なくとも一部が基板と接触する導体材料を残
す追加の段階(f)を含む。
微細な導体線、パターン及びコネクタを形成する方法の
第６の実施例は次の段階より成る。
(a)ホトレジスト材料を基板の表面に付着する。
(b)ホトレジスト材料をパターン化した放射線に露らし
て、ホトレジスト内に潜像を形成する。この潜像は有機
金属化合物と反応出来るか、有機金属化合物の侵透を制
御出来るものである。
(c)潜像を形成したホトレジストを有機金属化合物で処
理する。
(d)酸素プラズマの様なドライ・エッチング技術を使用
して、露光されなかった部分（即ち、露光部分のように
有機金属化合物と反応し、有機金属化合物が侵透した部
分によって保護されていないホトレジストの部分）を除
去してホトレジスト中に開口を形成する。
(e)エッチしたホトレジストに導体材料を付着して、ホ
トレジストの開口を導体材料で充填する。
(f)化学機械的ポリッシングを使用した後に、ホトレジ
ストの外部主表面から少なくとも余分な導体材料を除去
して、ホトレジストの開口を充填した導体材料を残す。
第６の好ましい実施例で説明した方法は、ホトレジスト
の開口がホトレジストの表面から基板表面まで延びる
か、もしくは基板表面まで達しない様に行われる。本発
明の方法の第７の実施例は第６の実施例の段階(a)乃至
(f)より成り、ホトレジスト中に形成した開口の少なく
とも一部がホトレジストの下の基板迄延びる様に行われ
るが、さらにホトレジストを除去して基板と接触する導
体材料の部分を残す追加の段階(g)を含む。
微細な導線、パターン及びコネクタを形成する本発明の
第８の好ましい方法は次の段階より成る。
(a)重合体絶縁体を基板の表面に付着する。
(b)ホトレジスト材料を重合体絶縁体の外部表面に付着
する。
(c)ホトレジスト材料をパターン化してホトレジストに
重合体絶縁体の表面に達する開口を形成する。
(d)パターン化したホトレジストを有機金属化合物で処
理しホトレジストを耐エッチ性にする。
(e)ホトレジストのパターンを重合体絶縁体に転写す
る。
(f)導体材料をホトレジストの表面に付着して、少なく
ともホトレジスト及び下の重合体絶縁体中の開口を導体
材料で充填する。
(g)化学機械的ポリッシングを使用して、ホトレジスト
の外部主表面から余分な導体材料を除去し、ホトレジス
ト中の開口を充填した導体材料を残す。
(h)パターン化したホトレジストを除去して、重合体絶
縁体の表面上に延びる導体材料を残す。
第８の好ましい実施例を第３図（Ａ）乃至第３図（Ｇ）
に示す。第３図（Ａ）はシリコン・ウエハ４０によって
支持されている基板４２上に付着した重合体絶縁体４４
の層を示す。第３図（Ｂ）は重合体絶縁体４４の層上に
付着したホトレジスト４６の層を示す。第３図（Ｃ）は
ホトレジスト４６をパターン化して開口４８を形成した
後に、パターン化ホトレジストと有機金属化合物を反応
させ、もしくはパターン化したホトレジストに有機金属
化合物を侵透させて形成した耐エッチ性のパターン化し
たホトレジスト５０を示す。ホトレジスト５０は重合体
絶縁体４４を覆っている。第３図（Ｄ）は開口４８のパ
ターンを反応性イオン・エッチを使用して、パターン化
した反応ホトレジスト５０から絶縁体層４４に転写した
後の多層パターン・レジスト構造体を示す。第３図
（Ｅ）は多層パターン化レジストの表面に付着し、パタ
ーン化したホトレジスト５０及びパターン化した絶縁体
４４を通る開口４８を充填した導体材料５２を示す。第
３図（Ｆ）は化学機械的ポリッシングによってパターン
化したホトレジスト５０の表面から少なくとも余分な導
体材料を除去した後の構造体を示す。第３図（Ｇ）はパ
ターン化して反応したホトレジスト層５０を除去して絶
縁体の表面５４上の導電性の金属線及びパターン５２を
露呈したところを示す。
第９の実施例は第８の好ましい実施例の段階(a)乃至(h)
のすべて、及び重合体絶縁体の第１の層の上に延出して
いる導体材料を少なくとも覆う追加の絶縁体を付着する
追加の段階(i)を含む。この追加の絶縁体は無機絶縁体
もしくは重合体絶縁体でよい。
第１０の実施例は第８の好ましい実施例の段階(a)乃至
(f)及び化学機械的ポリッシングを使用して重合体絶縁
体の外部主表面から導体材料とホトレジストの両方を除
去する追加の段階(g′)を含む。ここで導体材料と処理
したホトレジスト材料の相対除去速度は略等しくする。
本発明の実施に使用する代表的な導体材料はＡｌ、Ｃ
ｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉの様な金属もしくは合金で
ある。
本発明の方法に使用するホトレジストはハード・ベイク
・ノボラック、ポリイミド・ホトレジスト、ポリグルタ
ルイミド・ホトレジスト、シリコンを含むホトレジスト
及び有機金属試剤と反応出来る官能基を有するホトレジ
ストである。
ハード・ベイク・ノボラックを使用する時は、このノボ
ラック・ホトレジストは代表的にはこれが感応する放射
線源に露らして潜像を形成する。潜像はこの後標準の水
溶性塩基現像剤を使用して現像する。現像後、パターン
化したノボラック・レジストを少なくとも約２１０℃で
ベークし、ハード・ベイクされたパターン化したノボラ
ック・レジストにする。本発明の実施に使用する型の市
販のノボラック・ホトレジストはＡＺ１３５０Ｊ及びコ
ダック（Kodak）８２０を含む。
本発明の実施に使用出来る型の市販のポリイミド・ホト
レジストはチバ・ガイギイ・プロブイミド（Ciba-Geigy
Probimide）３００及びトレイ・ホトニース（Toray Ph
otoneece）を含む。
本発明の実施に使用出来る型のポリグルタルイミド・ホ
トレジストの例はポリ（ジメチルグルタルイミド）、及
びポリ（ジメチルグルタルイミド）を含むポリグルタル
イミドを含む。
シリコンを含むホトレジストの例はポリジアザシロキサ
ン、ポリ（シラン・スルホン）、並びにアクリル酸、メ
タクリル酸もしくはこれ等とメタクリル酸のシリコン含
有オキシム・エステルとのエステルの共重合体である。
有機金属試剤と反応出来る官能基を有するホトレジスト
材料の例は限定するわけではないが、（この分野で知ら
れている）ジアゾ・ケトン増感剤を含む事が出来る予備
重合したフェノール・ホルムアルデヒド重合体、ＯＨ、
ＣＯＯＨ、ＮＨ及びＳＨの様な官能基を有するホトレジ
スト、環を開放しＯＨ基を形成する事が出来るエポキシ
ド官能基を有するホトレジスト重合体を含む。必要な官
能基を有する他のホトレジストの例はポリビニル・ピロ
リドン、ポリビニルアルコール、ｐ−ヒドロオキシスチ
レンの重合体、メラミノ重合体、モノエチレン基不飽和
酸のホモ重合体及び共重合体、アルキル基に約１乃至４
個の炭素原子を含むアルカリ・メタクリレートとモノエ
チレン基不飽和酸の共重合体を含む。照射によって官能
基を発生する事が出来、その官能基が有機金属試剤と反
応出来るホトレジストの例はＯ−ニトロベンゼン誘導体
及び光フリース反応を行い得る重合体を含む。照射によ
って、これ等の材料内には反応性水素を有する酸、アル
コールもしくはアミンが発生する。有機金属試剤と反応
出来る官能基を有するホトレジストは単独でもしくは適
合性のある重合体材料との組合せで使用出来る。
本発明の実施例で使用出来る有機金属化合物は有機金属
材料の適切な金属部分が第IIIＡ族の金属、第IVＡ族の
金属、第IVＢ族の金属、第VIＢ族の金属より成る化合物
を含む。第IIIＡ族の金属の例はアルミニウムである。
第IVＡ族の金属の例は錫、ゲルマニウム及びシリコンで
ある。第IVＢ族の金属の例はチタン及びジルコニウムで
ある。第VIＢ族の金属の例はタングステン及びモリブデ
ンである。好ましい金属の部分はチタン、シリコン及び
錫であり、最も好ましいのはシリコンである。最も好ま
しい有機金属化合物はホトレジストを架橋結合出来、同
時に金属原子をとり込ませる事が出来る多官能性の有機
金属化合物である。多官能性の有機金属化合物を使用す
る全体的な効果は反応したホトレジストの熱的安定性が
増大し、反応したホトレジストの機械的安定性が改良さ
れ、反応したホトレジストの誘電定数が低下する（より
良好な絶縁体になる）点にある。好ましい有機金属化合
物の例は上出の特願昭６０−２８９５３８号にあげられ
ている。
ホトレジストの上に存在する導体材料を除去するのに使
用する化学機械的ポリッシング技術はこの分野で良く知
られていて既に説明した。本発明の実施にとって考慮し
なければならない点はポリッシングに使用するスラリで
ある。ポリッシングに使用するスラリはホトレジストに
対するよりも導体材料に対して著しく高い除去速度を示
す事が好ましい。これによってホトレジストをエッチ・
ストップ層として使用出来るという利点が生ずる。さら
に、ポリッシング用のスラリはポリッシングしている表
面上の導体材料と反応するが、ホトレジストとは反応し
ない事が好ましい。導体材料がＡｌ−Ｃｕの様なアルミ
ニウムをベースとする合金である場合には、スラリはpH
が約３以下である希釈酸（代表的にＨＮＯ3溶液）中の
アルミナ粉末より成る。他のポリッシング技術は、１９
８５年１０月２８日に出願された米国特許出願第７９１
８６０号に示されている。
実施例１ 第１図（Ａ）に示した様に、ノボラック・ホトレジスト
１４の層を標準のスピン被覆技術を使用して、シリコン
のウエハ１０上の表面１２をなす２酸化シリコン上に付
着した。次にノボラック被覆を約３０分かけて約８０℃
でベークし、約１．５ミクロンの厚さの乾燥被覆にし
た。ホトレジスト１４を活性線に露光し、潜像を形成
し、この潜像を水溶性塩基を使用して現像し、第１図
（Ｂ）に示した様に開口１６のパターンを形成した。パ
ターン化したノボラックをオーブン中で加熱し、約８０
℃から始まって、毎分約１℃ハイ毎分約５℃の割合で、
最大温度２５０℃まで温度を上げてベークする事によっ
てハード・ベーク状態にした。次に第１図（Ｃ）に示し
た様に、電子ビーム付着を使用してＡｌ−Ｃｕ合金層１
８をパターン化したノボラック・ホトレジスト１４に付
着し、開口を充填し、厚さが約２ミクロンの被覆をホト
レジスト１４の表面上に残した。次に第１図（Ｄ）に示
した様に、Ａｌ2Ｏ3／ＨＮＯ3を使用する化学機械的ポ
リッシングによってホトレジスト１４の外部から余分の
Ａｌ−Ｃｕを除去した。その後、ホトレジスト１４を酸
素プラズマによって除去し、第１図（Ｅ）に示した構造
体を得た。第１図（Ｅ）では、幅が約１．５ミクロン及
び高さが約１．５ミクロンの薄い線状のＡｌ−Ｃｕ１８
が２酸化シリコンより成る表面上に残されている。
実施例２ 第２図（Ａ）に示した様に、標準のスピン被覆技術を使
用して、ノボラック・ホトレジスト２４の層をシリコン
・ウエハ２０上の２酸化シリコンの表面２２上に付着し
た。次にノボラック被覆を約８０℃で約１５分間ベーク
し、厚さ約１．５ミクロンの乾燥薄膜にした。次にノボ
ラック・ホトレジスト２４を活性線に露光してパターン
潜像を形成し、水溶性塩基によって現像し、第２図
（Ｂ）に示した開口２６をホトレジスト２４中に形成し
た。ノボラック・ホトレジスト２４を、キャリア溶剤中
に多官能性のシリル化剤を含む溶液、ここではキシレン
・キャリア溶剤中に約１０重量％のヘキサメチルシクロ
トリシラザンを含む溶液、を使用して室温で処理し、架
橋結合させ、シリコンをノボラック・ホトレジスト２４
中にとり込ませて、これを第２図（Ｃ）に示した様に、
シリル化したホトレジスト２８にした。その後、第２図
（Ｄ）に示した様に、標準の金属スパッタリング技術を
使用してＡｌ−Ｃｕ合金３０をシリル化ホトレジスト２
８に付着し、開口２６を充填し、シリル化ホトレジスト
２８の表面上に約２．５ミクロンの被覆を残した。次に
第２図（Ｅ）に示し実施例１で説明した様に、Ａｌ2Ｏ3
／ＨＮＯ3スラリを使用する化学機械的ポリッシングを
使用して、シリル化ホトレジスト２８の外部主表面３２
から余分のＡｌ−Ｃｕ３０を除去した。
実施例３ 第３図（Ａ）に示した様に、ＰＭＤＡ−ＯＤＡポリイミ
ド４４の略５ミクロンの厚さの層を標準のスピン被覆技
術を使用してシリコン・ウエハ４０上の２酸化シリコン
の表面４２に付着した。次にポリイミドを約２３０℃で
約３０分間ベークし、続いて３５０℃で約３０分間ベー
クした。ノボラック・ホトレジスト４６の層をポリイミ
ド４４の表面に標準のスピン被覆を使用して付着し、約
８０℃の温度で約３０分間ベークし、第３図（Ｂ）で示
した様に約１．１ミクロンの厚さの乾燥薄膜にした。ノ
ボラック・ホトレジスト４６を活性線に露らし、水溶性
の塩基を使用して現像し、ノボラック・ホトレジスト４
６中に開口４８を形成する事によってパターン化した。
その後ノボラック・ホトレジスト４６を実施例２で説明
した様に多官能性シリル化剤であるヘキサメチルシクロ
トリシランで処理し、第３図（Ｃ）に示した様にパター
ン化したシリル化ホトレジスト５０を形成した。その後
酸素反応性イオン・エッチングを使用して第３図（Ｄ）
に示した様に、パターンをシリル化ホトレジスト５０か
らポリイミド層４４に転写した。次に標準金属スパッタ
リング技術を使用して第３図（Ｅ）に示した様にＡｌ−
Ｃｕ合金５２をシリル化ホトレジスト５０に付着し、開
口４８を充填し、シリル化ホトレジスト５０の表面上に
約８ミクロンの厚さのＡｌ−Ｃｕの被覆５２を残した。
Ａｌ2Ｏ3／ＨＮＯ3スラリを使用する化学機械的ポリッ
シングによって第３図（Ｆ）に示した様にシリル化ホト
レジスト５０の表面から余分のＡｌ−Ｃｕ５２を除去し
た。シリル化したノボラック・ホトレジスト５０は誘電
定数が３．５であるから、誘電定数が３．８であるポリ
イミドと比較して良好な絶縁体であり、平坦な表面が望
まれる時にはこの構造体をこの形のまま残す事が出来
る。しかしながら、シリル化ホトレジスト５０はその後
ＣＦ4−Ｏ2プラズマを使用して除去出来、Ａｌ−Ｃｕ５
２がポリイミド層の外部主表面５４の上に延出している
第３図（Ｇ）に示した構造体にする事が出来る。
Ｆ．発明の効果 本発明に従い、リフト・オフ技術よりも信頼性があり、
安価な、微細導体パターンの形成方法が与えられる。
【図面の簡単な説明】
第１図は本発明の第１の実施例の製造工程図である。第
２図は本発明の他の実施例の製造工程図である。第３図
は本発明のさらに他の実施例の製造工程図である。 １０……シリコン・ウエハ、１２……基板表面、１４…
…ホトレジスト、１６……開孔、１８……導体材料。
フロントページの続き (72)発明者 フランク・ビー・カーフマン アメリカ合衆国ニユーヨーク州アマワー ク、ベデル・ロード、ボツクス６番地 (56)参考文献 特開 昭49−68272（ＪＰ，Ａ) 特開 昭55−55546（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】(a)ホトレジストを基板の表面に付着し、 (b)前記ホトレジストをパターン化して、前記ホトレジ
    ストに開口を形成し、 (c)前記ホトレジストを有機金属化合物で処理して、当
    該有機金属化合物を前記ホトレジスト中に導入し、 (d)前記処理したホトレジストに導体材料を付着して、
    当該導体材料を前記開口に充填し、 (e)化学機械的ポリッシング手段を使用して、前記ホト
    レジストの表面から少なくとも余分な前記導体材料を除
    去する、 導体パターンの形成方法。
JP61226378A 1985-10-28 1986-09-26 導体パタ−ンの形成方法 Expired - Fee Related JPH0611040B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US791862 1985-10-28
US06/791,862 US4702792A (en) 1985-10-28 1985-10-28 Method of forming fine conductive lines, patterns and connectors

Publications (2)

Publication Number Publication Date
JPS62102545A JPS62102545A (ja) 1987-05-13
JPH0611040B2 true JPH0611040B2 (ja) 1994-02-09

Family

ID=25155008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226378A Expired - Fee Related JPH0611040B2 (ja) 1985-10-28 1986-09-26 導体パタ−ンの形成方法

Country Status (4)

Country Link
US (1) US4702792A (ja)
EP (1) EP0224699B1 (ja)
JP (1) JPH0611040B2 (ja)
DE (1) DE3687409T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706380B1 (ko) * 1999-01-08 2007-04-10 램 리서치 코포레이션 물결무늬 금속화층 생성을 위한 리소그래피 방법

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816112A (en) * 1986-10-27 1989-03-28 International Business Machines Corporation Planarization process through silylation
US4867838A (en) * 1986-10-27 1989-09-19 International Business Machines Corporation Planarization through silylation
US4956313A (en) * 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
US4787957A (en) * 1987-09-25 1988-11-29 Air Products And Chemicals, Inc. Desmear and etchback using NF3 /O2 gas mixtures
USH597H (en) 1988-03-31 1989-03-07 The United States Of America As Represented By The Secretary Of The Army Method of etching zirconium diboride
US4910155A (en) * 1988-10-28 1990-03-20 International Business Machines Corporation Wafer flood polishing
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US4954142A (en) * 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5358902A (en) * 1989-06-26 1994-10-25 U.S. Philips Corporation Method of producing conductive pillars in semiconductor device
GB2233494A (en) * 1989-06-26 1991-01-09 Philips Nv Providing an electrode on a semiconductor device
US5100501A (en) * 1989-06-30 1992-03-31 Texas Instruments Incorporated Process for selectively depositing a metal in vias and contacts by using a sacrificial layer
US5143820A (en) * 1989-10-31 1992-09-01 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal linens to contact windows
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5219669A (en) * 1990-04-26 1993-06-15 International Business Machines Corporation Layer thin film wiring process featuring self-alignment of vias
US5130229A (en) * 1990-04-26 1992-07-14 International Business Machines Corporation Multi layer thin film wiring process featuring self-alignment of vias
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5142828A (en) * 1990-06-25 1992-09-01 Microelectronics And Computer Technology Corporation Correcting a defective metallization layer on an electronic component by polishing
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5514449A (en) * 1990-07-27 1996-05-07 Minnesota Mining And Manufacturing Company Multi-chip substrate
US5102718A (en) * 1990-07-27 1992-04-07 Minnesota Mining And Manufacturing Company Multi-chip substrate
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5137597A (en) * 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
US5196353A (en) * 1992-01-03 1993-03-23 Micron Technology, Inc. Method for controlling a semiconductor (CMP) process by measuring a surface temperature and developing a thermal image of the wafer
US5470693A (en) * 1992-02-18 1995-11-28 International Business Machines Corporation Method of forming patterned polyimide films
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5422289A (en) * 1992-04-27 1995-06-06 National Semiconductor Corporation Method of manufacturing a fully planarized MOSFET and resulting structure
US5302551A (en) * 1992-05-11 1994-04-12 National Semiconductor Corporation Method for planarizing the surface of an integrated circuit over a metal interconnect layer
US5294520A (en) * 1992-08-25 1994-03-15 International Business Machines Corporation Zero undercut etch process
US5466636A (en) * 1992-09-17 1995-11-14 International Business Machines Corporation Method of forming borderless contacts using a removable mandrel
US5283208A (en) * 1992-12-04 1994-02-01 International Business Machines Corporation Method of making a submicrometer local structure using an organic mandrel
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
US5391258A (en) * 1993-05-26 1995-02-21 Rodel, Inc. Compositions and methods for polishing
US5891352A (en) * 1993-09-16 1999-04-06 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
US5508144A (en) * 1993-11-19 1996-04-16 At&T Corp. Process for fabricating a device
AU4866496A (en) * 1995-02-24 1996-09-18 Intel Corporation Polysilicon polish for patterning improvement
US5644188A (en) * 1995-05-08 1997-07-01 Advanced Vision Technologies, Inc. Field emission display cell structure
US5630741A (en) * 1995-05-08 1997-05-20 Advanced Vision Technologies, Inc. Fabrication process for a field emission display cell structure
US5811929A (en) * 1995-06-02 1998-09-22 Advanced Vision Technologies, Inc. Lateral-emitter field-emission device with simplified anode
US5614444A (en) * 1995-06-06 1997-03-25 Sematech, Inc. Method of using additives with silica-based slurries to enhance selectivity in metal CMP
US6547974B1 (en) * 1995-06-27 2003-04-15 International Business Machines Corporation Method of producing fine-line circuit boards using chemical polishing
US6191484B1 (en) 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
KR0179838B1 (ko) * 1995-09-02 1999-04-15 문정환 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
US5726099A (en) * 1995-11-07 1998-03-10 International Business Machines Corporation Method of chemically mechanically polishing an electronic component using a non-selective ammonium persulfate slurry
US5738562A (en) * 1996-01-24 1998-04-14 Micron Technology, Inc. Apparatus and method for planar end-point detection during chemical-mechanical polishing
US5994241A (en) * 1996-07-31 1999-11-30 International Business Machines Corporation Method of forming conductive lines on a semiconductor wafer
US6093335A (en) * 1996-08-28 2000-07-25 International Business Machines Corporation Method of surface finishes for eliminating surface irregularities and defects
JP2820132B2 (ja) * 1996-09-09 1998-11-05 日本電気株式会社 半導体装置およびその製造方法
GB9623185D0 (en) * 1996-11-09 1997-01-08 Epigem Limited Improved micro relief element and preparation thereof
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
US6143640A (en) * 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
US6110649A (en) * 1997-11-19 2000-08-29 International Business Machines Corporation Process for manufacture of integrated circuit device
US6274421B1 (en) 1998-01-09 2001-08-14 Sharp Laboratories Of America, Inc. Method of making metal gate sub-micron MOS transistor
US6133106A (en) * 1998-02-23 2000-10-17 Sharp Laboratories Of America, Inc. Fabrication of a planar MOSFET with raised source/drain by chemical mechanical polishing and nitride replacement
US6200901B1 (en) 1998-06-10 2001-03-13 Micron Technology, Inc. Polishing polymer surfaces on non-porous CMP pads
EP0971409A1 (en) * 1998-07-07 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Method for forming copper-containing metal studs
US6051496A (en) * 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
US6815336B1 (en) 1998-09-25 2004-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of copper damascene using reverse current electroplating and chemical mechanical polishing
US6475904B2 (en) * 1998-12-03 2002-11-05 Advanced Micro Devices, Inc. Interconnect structure with silicon containing alicyclic polymers and low-k dielectric materials and method of making same with single and dual damascene techniques
US6272275B1 (en) 1999-06-25 2001-08-07 Corning Incorporated Print-molding for process for planar waveguides
US6387810B2 (en) * 1999-06-28 2002-05-14 International Business Machines Corporation Method for homogenizing device parameters through photoresist planarization
US6361402B1 (en) * 1999-10-26 2002-03-26 International Business Machines Corporation Method for planarizing photoresist
WO2001033649A1 (en) 1999-11-02 2001-05-10 Koninklijke Philips Electronics N.V. Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects
US6348395B1 (en) 2000-06-07 2002-02-19 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
US6951818B2 (en) * 2001-05-08 2005-10-04 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
JP2002353195A (ja) * 2001-05-23 2002-12-06 Sony Corp 半導体装置の製造方法
US6489237B1 (en) 2001-12-04 2002-12-03 Taiwan Semiconductor Manufacturing Company Method of patterning lines in semiconductor devices
US6770419B2 (en) * 2002-09-11 2004-08-03 International Business Machines Corporation Low silicon-outgassing resist for bilayer lithography
US9307648B2 (en) * 2004-01-21 2016-04-05 Microcontinuum, Inc. Roll-to-roll patterning of transparent and metallic layers
KR100661220B1 (ko) * 2004-12-29 2006-12-22 동부일렉트로닉스 주식회사 듀얼 절연막을 이용한 금속 배선 형성 방법
US7169313B2 (en) * 2005-05-13 2007-01-30 Endicott Interconnect Technologies, Inc. Plating method for circuitized substrates
WO2007100849A2 (en) 2006-02-27 2007-09-07 Microcontinuum, Inc. Formation of pattern replicating tools
US7910156B2 (en) * 2007-03-30 2011-03-22 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with selected conductors having solder thereon
KR100875167B1 (ko) * 2007-07-25 2008-12-22 주식회사 동부하이텍 반도체 소자의 금속배선과 그의 형성방법
FR2938701A1 (fr) * 2008-11-20 2010-05-21 Commissariat Energie Atomique Procede d'amincissement d'un bloc reporte sur un substrat
US8703578B2 (en) * 2012-05-29 2014-04-22 Globalfoundries Singapore Pte. Ltd. Middle in-situ doped SiGe junctions for PMOS devices on 28 nm low power/high performance technologies using a silicon oxide encapsulation, early halo and extension implantations
US9589797B2 (en) 2013-05-17 2017-03-07 Microcontinuum, Inc. Tools and methods for producing nanoantenna electronic devices
US9048410B2 (en) * 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
WO2015038412A2 (en) * 2013-09-16 2015-03-19 Promerus, Llc Amine treated maleic anhydride polymers with pendent silyl group, compositions and applications thereof
JP6692754B2 (ja) 2014-01-13 2020-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 空間的原子層堆積法による、自己整合ダブルパターニング

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS529515B2 (ja) * 1972-11-08 1977-03-16
JPS5555546A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of wiring semiconductor device
US4305779A (en) * 1980-05-28 1981-12-15 The United States Of America As Represented By The United States Department Of Energy Method of polishing nickel-base alloys and stainless steels
US4396704A (en) * 1981-04-22 1983-08-02 Bell Telephone Laboratories, Incorporated Solid state devices produced by organometallic plasma developed resists
US4450652A (en) * 1981-09-04 1984-05-29 Monsanto Company Temperature control for wafer polishing
US4599243A (en) * 1982-12-23 1986-07-08 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4435247A (en) * 1983-03-10 1984-03-06 International Business Machines Corporation Method for polishing titanium carbide
US4507331A (en) * 1983-12-12 1985-03-26 International Business Machines Corporation Dry process for forming positive tone micro patterns
US4552833A (en) * 1984-05-14 1985-11-12 International Business Machines Corporation Radiation sensitive and oxygen plasma developable resist
US4599136A (en) * 1984-10-03 1986-07-08 International Business Machines Corporation Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials
US4551418A (en) * 1985-02-19 1985-11-05 International Business Machines Corporation Process for preparing negative relief images with cationic photopolymerization
US4782008A (en) * 1985-03-19 1988-11-01 International Business Machines Corporation Plasma-resistant polymeric material, preparation thereof, and use thereof
JPS61268028A (ja) * 1985-04-08 1986-11-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ホトレジスト中にマスク像を現像する方法
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706380B1 (ko) * 1999-01-08 2007-04-10 램 리서치 코포레이션 물결무늬 금속화층 생성을 위한 리소그래피 방법

Also Published As

Publication number Publication date
EP0224699B1 (en) 1992-12-30
EP0224699A2 (en) 1987-06-10
DE3687409D1 (de) 1993-02-11
JPS62102545A (ja) 1987-05-13
DE3687409T2 (de) 1993-07-15
US4702792A (en) 1987-10-27
EP0224699A3 (en) 1988-08-31

Similar Documents

Publication Publication Date Title
JPH0611040B2 (ja) 導体パタ−ンの形成方法
JPS62232127A (ja) 半導体デバイスの製造方法
JPS62185325A (ja) リフト・オフ法
JPH05500737A (ja) フリップチップ実装のためのマイクロバンプの製造方法
US7124994B2 (en) Silicon micro-mold
JPS63294556A (ja) 基板に対するフオトレジスト材料の接着性改善方法
JPH0626202B2 (ja) パターン付け方法
JP4495863B2 (ja) 半微量幅金属線を形成するのに適するパターンの製造方法
JPS61268028A (ja) ホトレジスト中にマスク像を現像する方法
JPH1154460A (ja) 電導性構造を製造する方法
JP4675450B2 (ja) 薄膜パターンの形成方法
JP4786867B2 (ja) 毛管力を用いて基板上に微細パターンを形成する方法
JP2937537B2 (ja) パターン形成方法
JPH11214290A (ja) レジスト膜及び半導体装置の製造方法
JP3143035B2 (ja) 転写マスクの製造方法
JPH05190441A (ja) レジストパターン形成方法
JP2521329B2 (ja) 半導体装置の製造方法
JPS62138843A (ja) 複合レジスト構造体
JPS58202526A (ja) Ｘ線露光用マスクの製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPS6066432A (ja) 微細パタ−ン形成法
JPS6236828A (ja) 選択エツチング方法
JPS6270838A (ja) 電子線レジスト
JPH058856B2 (ja)
JPS6329951A (ja) 微細配線パタ−ン形成法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees