JPH06110426A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 従来例に比較し簡単な回路で構成することが
でき、所定の領域のみ特定の画像処理を行うためのウィ
ンドウ処理を行うことができる画像処理装置を提供す
る。 【構成】 水平走査線を垂直方向に複数回走査して画面
上で画像を構成する画像信号に対して所定の処理を行う
画像処理装置であって、画面上の所定の領域に対して特
定の画像処理を行うことを示す１水平走査線分のウィン
ドウオン信号のデータを記憶するメモリと、水平ブラン
キング期間に上記１水平走査線分のウィンドウオン信号
のデータを上記記憶手段に書き込み、上記画像信号に対
する所定の処理を行い処理後の上記画像信号の画像を表
示手段に表示する期間に上記記憶手段に書き込んだ上記
１水平走査線分のウィンドウオン信号のデータを読み出
すように制御する制御装置を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＲＴディスプレイコ
ントローラなどの画像処理装置に関する。

【０００２】

【従来の技術】図６に、所定の領域のみ特定の画像処理
を行う従来例のウィンドウ処理を示すＣＲＴディスプレ
イ上の画像を示す。

【０００３】従来例の画像処理装置においては、画面上
の所定の領域のみを、特定の画面を表示させない処理や
その特定の領域のみにおいて画像の加減算を行って画像
処理を行うなどの、ある特定の画像処理（以下、ウィン
ドウ処理という。）を行うために、１本の水平走査線上
で、それぞれ水平方向の位置を示すスタートアドレス値
とエンドアドレス値とを用いて、特定の処理を行うべき
ウィンドウの設定を行っていた。

【０００４】

【発明が解決しようとする課題】例えば、図６に示すよ
うに、“ＡＢＣ”の文字内が特定の処理を行うべきウィ
ンドウであるとき、ｎライン目の水平走査線上で、６個
のウィンドウＷ１乃至Ｗ６を設定する必要があり、各ウ
ィンドウＷ１乃至Ｗ６でスタートアドレス値とエンドア
ドレス値を与える必要がある。１本の水平走査線でこれ
だけのアドレス値を記憶するためのメモリが必要であ
り、“ＡＢＣ”の文字内のすべてをウィンドウに設定す
るためには、大容量のメモリが必要であるとともに、当
該メモリを用いてウィンドウ処理を行うためのハードウ
エアの回路が大型であって複雑であるという問題点があ
った。

【０００５】本発明の目的は以上の問題点を解決し、従
来例に比較し簡単な回路で構成することができ、所定の
領域のみ特定の画像処理を行うためのウィンドウ処理を
行うことができる画像処理装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明に係る請求項１記
載の画像処理装置は、水平走査線を垂直方向に複数回走
査して画面上で画像を構成する画像信号に対して所定の
処理を行う画像処理装置であって、画面上の所定の領域
に対して特定の画像処理を行うことを示す１水平走査線
分のウィンドウオン信号のデータを記憶する記憶手段
と、水平ブランキング期間に上記１水平走査線分のウィ
ンドウオン信号のデータを上記記憶手段に書き込み、上
記画像信号に対する所定の処理を行い処理後の上記画像
信号の画像を表示手段に表示する期間に上記記憶手段に
書き込んだ上記１水平走査線分のウィンドウオン信号の
データを読み出すように制御する記憶制御手段とを備え
たことを特徴とする。

【０００７】また、請求項２記載の画像処理装置は、水
平走査線を垂直方向に複数回走査して画面上で画像を構
成する画像信号に対して所定の処理を行う画像処理装置
であって、画面上の所定の領域に対して特定の画像処理
を行うことを示す奇数ラインの１水平走査線分のウィン
ドウオン信号のデータを記憶する第１の記憶手段と、上
記特定の画像処理を行うことを示す偶数ラインの１水平
走査線分のウィンドウオン信号のデータを記憶する第２
の記憶手段と、水平走査線の切り換えを示すライン切り
換え信号に基づいて、偶数ラインの画像信号の画像の表
示時に上記偶数ラインの１水平走査線分のウィンドウオ
ン信号のデータを上記第２の記憶手段から読み出すとと
もに、上記表示される偶数ラインに続く奇数ラインの１
水平走査線分のウィンドウオン信号のデータを上記第１
の記憶手段に書き込むように制御し、奇数ラインの画像
信号の画像の表示時に上記奇数ラインの１水平走査線分
のウィンドウオン信号のデータを上記第１の記憶手段か
ら読み出すとともに、上記表示される奇数ラインに続く
偶数ラインの１水平走査線分のウィンドウオン信号のデ
ータを上記第２の記憶手段に書き込むように制御する記
憶制御手段とを備えたことを特徴とする。

【０００８】さらに、請求項３記載の画像処理装置は、
請求項２記載の画像処理装置において、上記ライン切り
換え信号は、上記画像処理装置の制御装置から出力され
るデータであることを特徴とする。

【０００９】

【作用】請求項１記載の画像処理装置においては、上記
記憶制御手段は、水平ブランキング期間に上記１水平走
査線分のウィンドウオン信号のデータを上記記憶手段に
書き込み、上記画像信号に対する所定の処理を行い処理
後の上記画像信号の画像を表示手段に表示する期間に上
記記憶手段に書き込んだ上記１水平走査線分のウィンド
ウオン信号のデータを読み出すように制御する。

【００１０】また、請求項２記載の画像処理装置におい
ては、上記記憶制御手段は、水平走査線の切り換えを示
すライン切り換え信号に基づいて、偶数ラインの画像信
号の画像の表示時に上記偶数ラインの１水平走査線分の
ウィンドウオン信号のデータを上記第２の記憶手段から
読み出すとともに、上記表示される偶数ラインに続く奇
数ラインの１水平走査線分のウィンドウオン信号のデー
タを上記第１の記憶手段に書き込むように制御し、奇数
ラインの画像信号の画像の表示時に上記奇数ラインの１
水平走査線分のウィンドウオン信号のデータを上記第１
の記憶手段から読み出すとともに、上記表示される奇数
ラインに続く偶数ラインの１水平走査線分のウィンドウ
オン信号のデータを上記第２の記憶手段に書き込むよう
に制御する。

【００１１】さらに、請求項３記載の画像処理装置にお
いては、請求項２記載の画像処理装置において、好まし
くは、上記ライン切り換え信号は、上記画像処理装置の
制御装置から出力されるデータである。

【００１２】

【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。

【００１３】＜第１の実施例＞図１に、本発明に係る第
１の実施例であるウィンドウ処理を行うゲーム装置を示
す。

【００１４】本実施例のゲーム装置は、バックグラウン
ド処理部２０から出力される画像の背景であるバックグ
ラウンドの画像データ（以下、バックグラウンドデータ
という。）と、上記背景を背にして前面に表示される文
字、ゲームの主人公などの人物、ゲームに出てくる動物
などの物体（以下、オブジェクトという。）であってオ
ブジェクト処理部３０から入力されるオブジェクトの画
像データ（以下、オブジェクトデータという。）とのう
ち、どちらを優先的に表示するかを制御する優先コント
ロール表示部１０を備え、当該優先コントロール表示部
１０は、当該ゲーム装置のＣＰＵ１１が、画面の中で所
定の特定の領域のみ特定の画像処理を行うためにその特
定の領域を示すウィンドウオン信号を、その１水平走査
線分だけ、水平ブランキング期間に書き込むための３２
個のシフトレジスタＳＲ１乃至ＳＲ３２を備えたウィン
ドウコントロール処理部１３を備えたことを特徴とす
る。

【００１５】図１に示すように、バックグラウンド処理
部２０に、テキストデータを格納するテキストイメージ
メモリ２１と、キャラクタデータ（フォントデータ）を
格納するキャラクタメモリ２２とが接続され、バックグ
ラウンド処理部２０は、各メモリ２１，２２に格納され
たデータを用いて画像の背景に関するバックグラウンド
データを生成して優先コントロール処理部１０のデータ
インターフェース１４に出力する。一方、オブジェクト
処理部３０に、オブジェクトの属性（画面表示時の優先
情報やカラーパレットデータ、キャラクタネーム）を示
すアトリビュートデータを格納するアトリビュートメモ
リ３１と、キャラクタデータ（フォントデータ）を格納
するキャラクタメモリ３２とが接続され、オブジェクト
処理部３０は、各メモリ３１，３２に格納されたデータ
を用いてオブジェクトデータを生成して、ラインメモリ
３３を介して優先コントロール処理部１０のデータイン
ターフェース１４に出力する。ここで、バックグラウン
ドデータやオブジェクトデータはそれぞれ、キャラクタ
データ、カラーデータ、優先度信号、各面を透明にする
か否かを示す透明信号を含む。

【００１６】優先コントロール処理部１０は、入力され
るバックグラウンドデータとオブジェクトデータと、当
該ゲーム装置全体を制御するＣＰＵ１１から入力される
ウィンドウ制御のためのウィンドウオン信号のデータや
各種信号と優先判定のための優先度信号のデータに基づ
いて、バックグラウンドデータの複数の面とオブジェク
トデータの面のうちどの面を優先して前面に表示させる
かの優先判定を行い、面セレクト信号をカラーコードメ
モリアドレス処理部１６と表示コントロール処理部５０
に出力するとともに、バックグラウンドデータとオブジ
ェクトデータとに基づいて、カラーコードに対応してカ
ラーグラフィックのＲ，Ｇ，Ｂ画像データを格納するカ
ラーコードメモリ４０を制御して当該メモリ４０から画
像データを読み出して表示コントロール処理部５０に出
力させる。さらに、表示コントロール処理部５０は、カ
ラーコードメモリ４０から出力される画像データと、優
先コントロール処理部１０から出力される面セレクト信
号に基づいて、画像データの面を選択して選択された面
の画像データからＲ，Ｇ，Ｂの色画像信号を生成してデ
ィスプレイ６０に出力して表示させる。

【００１７】図２は、図１の優先コントロール処理部１
０のブロック図である。図２に示すように、優先コント
ロール処理部１０は、当該処理部１０とＣＰＵ１１との
間で送受信される信号及びデータのインターフェース変
換を行うＣＰＵインターフェース１２と、ウィンドウコ
ントロール処理部１３と、当該処理部１０とバックグラ
ウンド処理部２０，ラインメモリ３３との間で送受信さ
れるデータのインターフェース変換を行うデータインタ
ーフェース１４と、優先判定部１５と、カラーコードメ
モリアドレス処理部１６とを備える。

【００１８】バックグラウンド処理部２０から出力され
るバックグラウンドデータのうちキャラクタデータとカ
ラーデータとがデータインターフェース１４を介してカ
ラーコードメモリ処理部１６に入力され、それ以外の透
明信号と優先度信号とが優先判定部１５に入力される。
一方、オブジェクト処理部３０からラインンメモリ３３
を介して入力されるオブジェクトデータのうちキャラク
タデータとカラーデータとがデータインターフェース１
４を介してカラーコードメモリ処理部１６に入力され、
それ以外の透明信号と優先度信号とが優先判定部１５に
入力される。さらに、ＣＰＵ１１から出力される優先度
信号がＣＰＵインターフェース１２を介して優先判定部
１５に入力され、また、ＣＰＵ１１から出力されるウィ
ンドウオン信号のデータとウィンドウコントロールのた
めの各種信号がＣＰＵインターフェース１２を介してウ
ィンドウコントロール処理部１３に入力される。

【００１９】ウィンドウコントロール処理部１３は、詳
細後述するように、水平ブランキング期間のとき、ＣＰ
Ｕ１１からローアクティブのＣＰＵ書込クロックＣＰＵ
ＷＲ−（以下、図面においては、ＣＰＵＷＲのバーで示
す。）に同期して入力される１水平走査線分のウィンド
ウオン信号を一旦記憶し、ＣＲＴディスプレイ６０にお
ける表示時に、表示の各ドットを示す同期信号であるロ
ーアクティブのドットクロック信号ＤＯＴＣＫ−（な
お、図面においては、ＤＯＴＣＫのバーで示す。）に同
期して１ビットずつ読み出して優先判定部１５に出力す
る。次いで、優先判定部１５は、入力される優先度信号
と透明信号とウィンドウオン信号とに基づいて、複数の
バックグラウンドの面とオブジェクトの面からなる複数
の面のうちどの面を優先して表示するかを所定の優先手
順により判定して、優先して表示する面を示す面セレク
ト信号をカラーコードメモリアドレス処理部１６と表示
コントロール処理部５０に出力する。ここで、ウィンド
ウオン信号がＨレベルのときは、そのドットの画素で所
定のウィンドウ処理を行うことを示し、ウィンドウオン
信号がＬレベルのときは、そのドットの画素で上記ウィ
ンドウ処理を行わないことを示す。

【００２０】カラーコードメモリアドレス処理部１６
は、入力されるキャラクタデータ、カラーデータや面セ
レクト信号とに基づいて、ＣＲＴディスプレイ６０に画
像を表示するためカラーコードメモリ４０のアドレスと
読み出し信号を発生してカラーコードメモリ４０に出力
し、これによって、当該メモリ４０から画像データを読
み出して表示コントロール処理部５０に出力させる。

【００２１】図３は、図２のウィンドウコントロール処
理部１３のブロック図である。本実施例及び以下に後述
する第２と第３の実施例において、ＣＲＴディスプレイ
６０における水平方向の表示ドット数は２５６であり、
１水平走査線につき２５６ビットの画素データがＣＲＴ
ディスプレイ６０に入力されて表示される。

【００２２】図３に示すように、ウィンドウコントロー
ル処理部１３は、互いに縦続に接続され合計２５６ビッ
トの１水平走査線分のウィンドウオン信号のデータを格
納する３２個の８ビットシフトレジスタＳＲ１乃至ＳＲ
３２と、デコーダＤＥ１と、セレクタＳＥ１とを備え
る。

【００２３】シフトレジスタＳＲ３２のシリアルアウト
端子ＳＯがシフトレジスタＳＲ３１のシリアルイン端子
ＳＩに接続され、シフトレジスタＳＲ３１のシリアルア
ウト端子ＳＯがシフトレジスタＳＲ３０のシリアルイン
端子ＳＩに接続され、以下同様にして、シフトレジスタ
ＳＲ２のシリアルアウト端子ＳＯがシフトレジスタＳＲ
１のシリアルイン端子ＳＩに接続され、これによって、
各シフトレジスタＳＲ１乃至ＳＲ３２が互いに縦続に接
続され、シフトレジスタＳＲ１のシリアルアウト端子Ｓ
Ｏがウィンドウオン信号の出力端子となり、当該端子は
優先判定部１５に接続される。また、ＣＰＵ１１の８ビ
ットのデータバスが各シフトレジスタＳＲ１乃至ＳＲ３
２の各ロード入力端子に接続され、シフトレジスタＳＲ
１乃至ＳＲ３２の各ロード信号端子ＬＤ−（なお、図面
においては、ＬＤのバーで表す。）はデコーダＤＥ１の
３２ビットの各反転出力端子に接続される。

【００２４】各シフトレジスタＳＲ１乃至ＳＲ３２にウ
ィンドウオン信号のデータを８ビットずつ書き込むた
め、書き込むための１つのシフトレジスタを示すＣＰＵ
アドレスのデータがＣＰＵ１１からデコーダＤＥ１に入
力されるとともに、１つのシフトレジスタに８ビットの
データを書き込むためのＣＰＵ書込クロックＣＰＵＷＲ
−がセレクタＳＥ１の第０の入力端子（０）に入力され
る。また、画像の表示時において、ウィンドウオン信号
を１ビットずつ読み出すためのドットクロックＤＯＴＣ
Ｋ−がＣＰＵ１１からセレクタＳＥ１の第１の入力端子
（１）に入力される。さらに、水平ブランキング期間を
示すローアクティブの水平ブランキング期間信号ＨＢＬ
−（なお、図面においては、ＨＢＬのバーで表す。）が
デコーダＤＥ１の反転イネーブル入力端子ＧＢ及びセレ
クタＳＥ１の選択信号入力端子Ｓに入力される。なお、
セレクタＳＥ１の出力端子ＱはシフトレジスタＳＲ１乃
至ＳＲ３２の各クロック入力端子に接続される。

【００２５】以上のように構成されたウィンドウコント
ロール処理部１３において、水平ブランキング期間信号
ＨＢＬ−がＬレベルである水平ブランキング期間におい
て、セレクタＳＥ１は第０の入力端子（０）に入力され
るＣＰＵ書込クロックＣＰＵＷＲ−を選択してシフトレ
ジスタＳＲ１乃至ＳＲ３２の各クロック入力端子に出力
する一方、デコーダＤＥ１はイネーブル状態となり、入
力されるアドレスのデータを復号化して復号化信号を各
反転出力端子から各シフトレジスタＳＲ１乃至ＳＲ３２
の各ロード信号端子ＬＤ−に出力する。ＣＰＵ１１から
は、シフトレジスタＳＲ１からＳＲ２，ＳＲ３，…，Ｓ
Ｒ３２への順序で８ビットパラレルでデータバスを介し
てウィンドウオン信号のデータが入力され、例えばシフ
トレジスタＳＲ１に書き込むべきデータが出力されてい
るときは、シフトレジスタＳＲ１を示すＣＰＵアドレス
が入力されて、このとき、デコーダＤＥ１はＬレベルの
ロード信号をシフトレジスタＳＲ１に出力するととも
に、Ｈレベルのロード信号を他のシフトレジスタＳＲ２
乃至ＳＲ３２に出力する。これによって、ＣＰＵ１１か
らデータバスを介して入力されたウィンドウオン信号の
データがシフトレジスタＳＲ１にロードされて格納され
る。以下、同様にして、ウィンドウオン信号のデータが
各シフトレジスタＳＲ２乃至ＳＲ３２毎にロードされて
格納され、この結果、当該水平ブランキング期間中にお
いて、１水平走査線分の２５６ビットのウィンドウオン
信号のデータがシフトレジスタＳＲ１乃至ＳＲ３２に格
納される。

【００２６】次いで、上記水平ブランキング期間に続く
画像の表示期間において、上記水平ブランキング期間信
号ＨＢＬ−はＨレベルとなり、セレクタＳＥ１は第１の
入力端子（１）に入力されるドットクロックＤＯＴＣＫ
−を選択してシフトレジスタＳＲ１乃至ＳＲ３２の各ク
ロック入力端子に出力する一方、デコーダＤＥ１はディ
スエーブル状態となる。このとき、シフトレジスタＳＲ
１乃至ＳＲ３２に格納された２５６ビットのウィンドウ
オン信号のデータが、ドットクロックＤＯＴＣＫ−に同
期して、縦続に接続されたシフトレジスタＳＲ１乃至Ｓ
Ｒ３２において１ビットずつシフトレジスタＳＲ３２か
らＳＲ１に向かってシフトされつつ、１ビットずつシリ
アルにシフトレジスタＳＲ１のシリアルアウトＳＯから
優先判定部１５に出力される。次いで、優先判定部１５
は、入力される優先度信号と透明信号と上記ウィンドウ
オン信号とに基づいて、１ドットずつすなわち１画素ず
つ、複数のバックグラウンドの面とオブジェクトの面か
らなる複数の面のうちどの面を優先して表示するかを所
定の優先手順により判定して、優先して表示する面を示
す面セレクト信号をカラーコードメモリアドレス処理部
１６と表示コントロール処理部５０に出力して、上述の
ように、バックグラウンドデータ又はオブジェクトデー
タの画像データの画像をＣＲＴディスプレイ６０に表示
する。

【００２７】以上説明したように、１水平走査線期間分
のウィンドウオン信号のデータを一時的に格納するウィ
ンドウコントロール処理部１３を、３２個の８ビットシ
フトレジスタＳＲ１乃至ＳＲ３２と１個のデコーダＤＥ
１と１個のセレクタＳＥ１とを備えて構成したので、ウ
ィンドウ処理を行うことができる回路を、従来例に比較
して簡単な回路構成で構成することができる。また、複
雑な形状の領域に対してウィンドウ処理を行うことがで
きる。

【００２８】以上の第１の実施例において、ウィンドウ
コントロール処理部１３を用いているが、本発明はこれ
に限らず、以下に示すような回路１３ａ，１３ｂを用い
てもよい。なお、その他の回路構成は同様である。

【００２９】＜第２の実施例＞図４は、第２の実施例の
ウィンドウコントロール処理部１３ａのブロック図であ
る。

【００３０】図４に示すように、第２の実施例のウィン
ドウコントロール処理部１３ａは、偶数ラインの水平走
査線の画素データの表示時に、奇数ラインの水平走査線
の２５６ビットのウィンドウオン信号のデータを８ビッ
トずつ３２個のシフトレジスタＳＲ１乃至ＳＲ３２に格
納するとともに、互いに縦続に接続された３２個のシフ
トレジスタＳＲ１０１乃至ＳＲ１３２から１ビットずつ
読み出して優先判定部１５に出力し、一方、奇数ライン
の水平走査線の画素データの表示時に、偶数ラインの水
平走査線の２５６ビットのウィンドウオン信号のデータ
を８ビットずつ３２個のシフトレジスタＳＲ１０１乃至
ＳＲ１３２に格納するとともに、互いに縦続に接続され
た３２個のシフトレジスタＳＲ１乃至ＳＲ３２から１ビ
ットずつ読み出して優先判定部１５に出力することを特
徴とする。当該処理部１３ａは、互いに縦続に接続され
奇数ラインの水平走査線の合計２５６ビットのウィンド
ウオン信号のデータを格納する３２個の８ビットシフト
レジスタＳＲ１乃至ＳＲ３２と、互いに縦続に接続され
偶数ラインの水平走査線の合計２５６ビットのウィンド
ウオン信号のデータを格納する３２個の８ビットシフト
レジスタＳＲ１０１乃至ＳＲ１３２と、２個のデコーダ
ＤＥ１，ＤＥ２と、３個のセレクタＳＥ１，ＳＥ２，Ｓ
Ｅ３と、遅延型フリップフロップＦＦ１とを備える。

【００３１】シフトレジスタＳＲ１乃至ＳＲ３２が第１
の実施例と同様に互いに縦続に接続されるとともにデコ
ーダＤＥ１に接続され、シフトレジスタＳＲ１０１乃至
ＳＲ１３２が同様に互いに縦続に接続されるとともにデ
コーダＤＥ２に接続される。シフトレジスタＳＲ１のシ
リアルアウト端子ＳＯが奇数ライン時のウィンドウオン
信号の出力端子となり、当該信号が当該端子からセレク
タＳＥ３の第１の入力端子（１）と出力端子Ｑを介して
優先判定部１５に出力される。また、シフトレジスタＳ
Ｒ１０１のシリアルアウト端子ＳＯが偶数ライン時のウ
ィンドウオン信号の出力端子となり、当該信号が当該端
子からセレクタＳＥ３の第０の入力端子（０）と出力端
子Ｑを介して優先判定部１５に出力される。

【００３２】第１の実施例と同様に、シフトレジスタＳ
Ｒ１乃至ＳＲ３２のうちの１つのシフトレジスタ又はシ
フトレジスタＳＲ１０１乃至ＳＲ１３２のうちの１つの
シフトレジスタを示すＣＰＵアドレスのデータがデコー
ダＤＥ１及びＤＥ２に入力される。デコーダＤＥ１の３
２ビットの各反転出力端子は、シフトレジスタＳＲ１乃
至ＳＲ３２の各ロード信号端子ＬＤ−に接続され、デコ
ーダＤＥ２の３２ビットの各反転出力端子は、シフトレ
ジスタＳＲ１０１乃至ＳＲ１３２の各ロード信号端子Ｌ
Ｄ−に接続される。

【００３３】１つのシフトレジスタに８ビットのウィン
ドウオン信号のデータを書き込むためのＣＰＵ書込クロ
ックＣＰＵＷＲ−がセレクタＳＥ１の第０の入力端子
（０）とその出力端子Ｑを介してシフトレジスタＳＲ１
乃至ＳＲ３２の各クロック入力端子に入力されるととも
に、セレクタＳＥ２の第１の入力端子（１）とその出力
端子Ｑを介してシフトレジスタＳＲ１０１乃至ＳＲ１３
２の各クロック入力端子に入力される。また、書き込ま
れるウィンドウオン信号のデータの水平走査線の１本前
の水平走査線のウィンドウオン信号を１ビットずつ読み
出すためのドットクロックＤＯＴＣＫ−がＣＰＵ１１か
らセレクタＳＥ１の第１の入力端子（１）とその出力端
子Ｑを介してシフトレジスタＳＲ１乃至ＳＲ３２の各ク
ロック入力端子に入力されるとともに、セレクタＳＥ２
の第０の入力端子（０）とその出力端子Ｑを介してシフ
トレジスタＳＲ１０１乃至ＳＲ１３２の各クロック入力
端子に入力される。

【００３４】さらに、図６の示すように、１本の水平走
査線の最後部に設定される水平ブランキング期間の終了
時の直前にＬレベルとなり、１本の水平走査線からそれ
に続く水平走査線への切り換えを示すとともに、当該処
理部１３ａの処理の切り換えを示すライン切り換え信号
ＬＩ−（なお、図面において、ＬＩのバーで表す。）が
フリップフロップＦＦ１のクロック入力端子に入力され
る。フリップフロップＦＦ１の反転出力端子ＱＢは信号
入力端子Ｄに接続され、その信号出力端子Ｑはセレクタ
ＳＥ１，ＳＥ２，ＳＥ３の各選択信号入力端子Ｓ及びデ
コーダＤＥ１の反転イネーブル入力端子ＧＢに接続され
るとともに、インバータＩＮＶを介してデコーダＤＥ２
の反転イネーブル入力端子ＧＢに接続される。

【００３５】フリップフロップＦＦ１が以上のように構
成されているので、Ｌレベルのライン切り換え信号ＬＩ
−がフリップフロップＦＦ１に入力される毎に、フリッ
プフロップＦＦ１の信号出力端子Ｑからの信号はＬレベ
ルからＨレベルに、又はＨレベルからＬレベルに反転
し、奇数ラインの水平走査線のウィンドウオン信号のデ
ータの書き込み時であって偶数ラインの水平走査線の画
像データの表示時にＬレベルとなり、偶数ラインの水平
走査線のウィンドウオン信号のデータの書き込み時であ
って奇数ラインの水平走査線の画像データの表示時にＨ
レベルとなる。なお、第１番目の水平走査線の画像デー
タの表示の前に、ライン切り換え信号ＬＩ−が入力さ
れ、これによって、フリップフロップＦＦ１の信号出力
端子Ｑからの信号がＬレベルとなって、第１番目の水平
走査線のウィンドウオン信号のデータが書き込まれる。

【００３６】以上のように構成されたウィンドウコント
ロール処理部１３ａにおいて、偶数ラインの水平走査線
の画像データの表示時に、フリップフロップＦＦ１の信
号出力端子Ｑからの信号はＬレベルとなる。このとき、
デコーダＤＥ１がイネーブル状態となり、セレクタＳＥ
３が第０の入力端子（０）側に切り換えられるととも
に、ＣＰＵ書込クロックＣＰＵＷＲ−がセレクタＳＥ１
の第０の入力端子（０）とその出力端子Ｑを介してシフ
トレジスタＳＲ１乃至ＳＲ３２の各クロック入力端子に
入力されるとともに、ドットクロックＤＯＴＣＫ−がセ
レクタＳＥ２の第０の入力端子（０）とその出力端子Ｑ
を介してシフトレジスタＳＲ１０１乃至ＳＲ１３２の各
クロック入力端子に入力される。従って、ＣＰＵ１１か
らデータバスを介して入力される奇数ラインの水平走査
線のウィンドウオン信号のデータが８ビットずつ第１の
実施例と同様に、ＣＰＵ書込クロックＣＰＵＷＲ−に同
期して各シフトレジスタＳＲ１乃至ＳＲ３２に順次書き
込まれるとともに、各シフトレジスタＳＲ１０１乃至Ｓ
Ｒ１３２に格納された偶数ラインの水平走査線のウィン
ドウオン信号が、シフトレジスタＳＲ１０１のシリアル
アウト端子ＳＯから１ビットずつシリアルで出力され、
セレクタＳＥ３の第０の入力端子（０）とその出力端子
Ｑを介して優先判定部１５に出力される。次いで、優先
判定部１５は、入力される優先度信号と透明信号と上記
ウィンドウオン信号とに基づいて、１ドットずつすなわ
ち１画素ずつ、複数のバックグラウンドの面とオブジェ
クトの面からなる複数の面のうちどの面を優先して表示
するかを所定の優先手順により判定して、優先して表示
する面を示す面セレクト信号をカラーコードメモリアド
レス処理部１６と表示コントロール処理部５０に出力し
て、上述のように、バックグラウンドデータ又はオブジ
ェクトデータの画像データの画像をＣＲＴディスプレイ
６０に表示する。

【００３７】一方、奇数ラインの水平走査線の画像デー
タの表示時に、フリップフロップＦＦ１の信号出力端子
Ｑからの信号はＨレベルとなる。このとき、デコーダＤ
Ｅ２がイネーブル状態となり、セレクタＳＥ３が第１の
入力端子（１）側に切り換えられるとともに、ＣＰＵ書
込クロックＣＰＵＷＲ−がセレクタＳＥ２の第１の入力
端子（１）とその出力端子Ｑを介してシフトレジスタＳ
Ｒ１０１乃至ＳＲ１３２の各クロック入力端子に入力さ
れるとともに、ドットクロックＤＯＴＣＫ−がセレクタ
ＳＥ１の第１の入力端子（１）とその出力端子Ｑを介し
てシフトレジスタＳＲ１乃至ＳＲ３２の各クロック入力
端子に入力される。従って、ＣＰＵ１１からデータバス
を介して入力される偶数ラインの水平走査線のウィンド
ウオン信号のデータが８ビットずつ、ＣＰＵ書込クロッ
クＣＰＵＷＲ−に同期して各シフトレジスタＳＲ１０１
乃至ＳＲ１３２に順次書き込まれるとともに、各シフト
レジスタＳＲ１乃至ＳＲ３２に格納された奇数ラインの
水平走査線のウィンドウオン信号が、シフトレジスタＳ
Ｒ１のシリアルアウト端子ＳＯから１ビットずつシリア
ルで出力され、セレクタＳＥ３の第１の入力端子（１）
とその出力端子Ｑを介して優先判定部１５に出力され
る。次いで、優先判定部１５は、上述と同様に優先判定
の処理を行って優先して表示する面を示す面セレクト信
号をカラーコードメモリアドレス処理部１６と表示コン
トロール処理部５０に出力して、上述のように、バック
グラウンドデータ又はオブジェクトデータの画像データ
の画像をＣＲＴディスプレイ６０に表示する。

【００３８】＜第３の実施例＞図５は、第３の実施例の
ウィンドウコントロール処理部１３ｂのブロック図であ
る。

【００３９】第３の実施例のウィンドウコントロール処
理部１３ｂは、第２の実施例に比較して、フリップフロ
ップＦＦ１に代えて、フリップフロップＦＦ２を備えた
ことを特徴しており、以下、第２の実施例との相違点に
ついて説明する。

【００４０】第３の実施例においては、奇数ラインの水
平走査線のウィンドウオン信号のデータの書き込み時で
あって偶数ラインの水平走査線の画像データの表示時に
Ｌレベルとなり、偶数ラインの水平走査線のウィンドウ
オン信号のデータの書き込み時であって奇数ラインの水
平走査線の画像データの表示時にＨレベルとなるライン
切り換えデータが、ＣＰＵ１１内のライトレジスタ（図
示せず。）を介して、フリップフロップＦＦ２のクロッ
ク入力端子に入力されるＣＰＵ書込クロックＣＰＵＷＲ
−に同期してフリップフロップＦＦ２の信号入力端子Ｄ
に入力された後、セレクタＳＥ１，ＳＥ２，ＳＥ３の各
選択信号入力端子Ｓ及びデコーダＤＥ１の反転イネーブ
ル端子ＧＢに入力されるとともに、インバータＩＮＶを
介してデコーダＤＥ２の反転イネーブル端子ＧＢに入力
される。

【００４１】以上のように構成された第３の実施例のウ
ィンドウコントロール処理部１３ｂは、フリップフロッ
プＦＦ２の動作を除いて、第２の実施例と同様に動作す
る。

【００４２】＜他の実施例＞以上の実施例においては、
優先コントロール処理部１０にキャラクタデータが入力
されて処理されるキャラクタ方式について述べている
が、本発明はこれに限らず、優先コントロール処理部１
０にドットイメージデータを入力させて処理を行うビッ
トマップ方式を用いてもよい。

【００４３】以上の実施例において、カラーコードメモ
リ４０を用いているが、本発明はこれに限らず、表示デ
ータとして例えばＲ，Ｇ，Ｂの色データを用いてもよ
い。この場合、当該色データが優先コントロール処理部
１０から表示コントロール処理部５０に送られる。

【００４４】以上の実施例において、ラインメモリ３３
を用いているが、本発明はこれに限らず、１フレーム分
のオブジェクトデータを格納するフレームメモリを用い
てもよい。

【００４５】以上の実施例において、ＣＰＵ１１と優先
コントロール処理部１０とは直接に接続されているが、
本発明はこれに限らず、ＣＰＵ１１と優先コントロール
処理部１０との間にＤＭＡ回路を設け、上記ウィンドウ
オン信号のデータをＤＭＡ回路を介してＤＭＡ転送する
ようにしてもよい。

【００４６】以上の実施例において、１個のバックグラ
ウンド処理部２０を備えているが、それを複数個備える
ようにしてもよい。

【００４７】

【発明の効果】以上詳述したように本発明に係る請求項
１記載の画像処理装置によれば、水平ブランキング期間
に１水平走査線分のウィンドウオン信号のデータを記憶
手段に書き込み、画像信号に対する所定の処理を行い処
理後の上記画像信号の画像を表示手段に表示する期間に
上記記憶手段に書き込んだ上記１水平走査線分のウィン
ドウオン信号のデータを読み出すように制御するように
したので、従来例に比較し簡単な回路で構成することが
できるとともに、複雑な形状の領域に対して上記ウィン
ドウ処理を行うことができる。

【００４８】また、請求項２記載の画像処理装置におい
ては、水平走査線の切り換えを示すライン切り換え信号
に基づいて、偶数ラインの画像信号の画像の表示時に上
記偶数ラインの１水平走査線分のウィンドウオン信号の
データを第２の記憶手段から読み出すとともに、上記表
示される偶数ラインに続く奇数ラインの１水平走査線分
のウィンドウオン信号のデータを第１の記憶手段に書き
込むように制御し、奇数ラインの画像信号の画像の表示
時に上記奇数ラインの１水平走査線分のウィンドウオン
信号のデータを上記第１の記憶手段から読み出すととも
に、上記表示される奇数ラインに続く偶数ラインの１水
平走査線分のウィンドウオン信号のデータを上記第２の
記憶手段に書き込むように制御するようにしたので、従
来例に比較し簡単な回路で構成することができるととも
に、複雑な形状の領域に対して上記ウィンドウ処理を行
うことができる。

【図面の簡単な説明】

【図１】 本発明に係る第１の実施例であるゲーム装置
のブロック図である。

【図２】 図１の優先コントロール処理部のブロック図
である。

【図３】 図２のウィンドウコントロール処理部のブロ
ック図である。

【図４】 第２の実施例のウィンドウコントロール処理
部のブロック図である。

【図５】 第３の実施例のウィンドウコントロール処理
部のブロック図である。

【図６】 所定の領域のみ特定の画像処理を行う従来例
のウィンドウ処理を示すＣＲＴディスプレイ上の画像を
示す図である。

【符号の説明】

１０…優先コントロール処理部、 １１…ＣＰＵ、 １２…ＣＰＵインターフェース、 １３…ウィンドウコントロール処理部、 １４…データインターフェース、 １５…優先判定部、 １６…カラーコードメモリアドレス処理部、 ２０…バックグラウンド処理部、 ３０…オブジェクト処理部、 ４０…カラーコードメモリ、 ５０…表示コントロール処理部、 ６０…ディスプレイ、 ＳＲ１乃至ＳＲ３２，ＳＲ１０１乃至ＳＲ１３２…シフ
トレジスタ、 ＤＥ１，ＤＥ２…デコーダ、 ＳＥ１，ＳＥ２，ＳＥ３…セレクタ、 ＩＮＶ…インバータ、 ＦＦ１，ＦＦ２…遅延型フリップフロップ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 水平走査線を垂直方向に複数回走査して
   画面上で画像を構成する画像信号に対して所定の処理を
   行う画像処理装置であって、 画面上の所定の領域に対して特定の画像処理を行うこと
   を示す１水平走査線分のウィンドウオン信号のデータを
   記憶する記憶手段と、 水平ブランキング期間に上記１水平走査線分のウィンド
   ウオン信号のデータを上記記憶手段に書き込み、上記画
   像信号に対する所定の処理を行い処理後の上記画像信号
   の画像を表示手段に表示する期間に上記記憶手段に書き
   込んだ上記１水平走査線分のウィンドウオン信号のデー
   タを読み出すように制御する記憶制御手段とを備えたこ
   とを特徴とする画像処理装置。
2. 【請求項２】 水平走査線を垂直方向に複数回走査して
   画面上で画像を構成する画像信号に対して所定の処理を
   行う画像処理装置であって、 画面上の所定の領域に対して特定の画像処理を行うこと
   を示す奇数ラインの１水平走査線分のウィンドウオン信
   号のデータを記憶する第１の記憶手段と、 上記特定の画像処理を行うことを示す偶数ラインの１水
   平走査線分のウィンドウオン信号のデータを記憶する第
   ２の記憶手段と、 水平走査線の切り換えを示すライン切り換え信号に基づ
   いて、偶数ラインの画像信号の画像の表示時に上記偶数
   ラインの１水平走査線分のウィンドウオン信号のデータ
   を上記第２の記憶手段から読み出すとともに、上記表示
   される偶数ラインに続く奇数ラインの１水平走査線分の
   ウィンドウオン信号のデータを上記第１の記憶手段に書
   き込むように制御し、奇数ラインの画像信号の画像の表
   示時に上記奇数ラインの１水平走査線分のウィンドウオ
   ン信号のデータを上記第１の記憶手段から読み出すとと
   もに、上記表示される奇数ラインに続く偶数ラインの１
   水平走査線分のウィンドウオン信号のデータを上記第２
   の記憶手段に書き込むように制御する記憶制御手段とを
   備えたことを特徴とする画像処理装置。
3. 【請求項３】 上記ライン切り換え信号は、上記画像処
   理装置の制御装置から出力されるデータであることを特
   徴とする請求項２記載の画像処理装置。