JPH06110940A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH06110940A JPH06110940A JP4261248A JP26124892A JPH06110940A JP H06110940 A JPH06110940 A JP H06110940A JP 4261248 A JP4261248 A JP 4261248A JP 26124892 A JP26124892 A JP 26124892A JP H06110940 A JPH06110940 A JP H06110940A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- capacity
- image memory
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【目的】入力画像メモリのメモリ容量を小さくして安価
に構成する。 【構成】ＶＴＲ１４からの動画像データを所定フレーム
毎に入力画像メモリとしてのメモリ４０に書き込む。イ
メージプロセッサ１７では、サンプリング位置を水平方
向に変更してメモリ１４０のデータを垂直スリット状に
サンプリングしてメモリ２３の縮小画面領域に順次書き
込み、縮小画面を形成する。メモリ４０の容量をメモリ
２３の各縮小画面領域の容量と等しくする。メモリ２３
の各縮小画面が９８×１５３画素で構成されるとき、メ
モリ４０は９８×１５３画素分の容量を有し、Ａ／Ｄ変
換器１５の出力画素データを選択的にメモリ４０に書き
込む。メモリ２３に蓄積された画像データによる静止画
像で動画像の内容を時間経過に対応させて確認できる。
メモリ４０の容量をメモリ２３の各縮小画面領域の容量
と等しくするので、メモリ４０の容量を小さくでき、安
価に構成できる。
に構成する。 【構成】ＶＴＲ１４からの動画像データを所定フレーム
毎に入力画像メモリとしてのメモリ４０に書き込む。イ
メージプロセッサ１７では、サンプリング位置を水平方
向に変更してメモリ１４０のデータを垂直スリット状に
サンプリングしてメモリ２３の縮小画面領域に順次書き
込み、縮小画面を形成する。メモリ４０の容量をメモリ
２３の各縮小画面領域の容量と等しくする。メモリ２３
の各縮小画面が９８×１５３画素で構成されるとき、メ
モリ４０は９８×１５３画素分の容量を有し、Ａ／Ｄ変
換器１５の出力画素データを選択的にメモリ４０に書き
込む。メモリ２３に蓄積された画像データによる静止画
像で動画像の内容を時間経過に対応させて確認できる。
メモリ４０の容量をメモリ２３の各縮小画面領域の容量
と等しくするので、メモリ４０の容量を小さくでき、安
価に構成できる。
Description
【０００１】
【産業上の利用分野】この発明は、例えばビデオテープ
の編集やビデオデータベースの内容検索に使用して好適
な表示装置に関する。
の編集やビデオデータベースの内容検索に使用して好適
な表示装置に関する。
【０００２】
【従来の技術】いわゆるシネフィルムのように可視画像
として記録されている素材の概要の確認や所望のカット
の選出は、単にその素材を目視するだけで行うことがで
きる。
として記録されている素材の概要の確認や所望のカット
の選出は、単にその素材を目視するだけで行うことがで
きる。
【０００３】一方、ビデオテープやビデオディスクなど
動画像データが不可視の状態で記録されている素材の概
要を知るために、 （ａ）１画面ずつモニタに表示して必要に応じて高速サ
ーチ等を行う方法 （ｂ）モニタにマルチ画面表示によって複数のフレーム
の動画像を縮小してスクロール的に表示する方法（特公
昭６１−４４４３７号公報参照） 等が採用されている。
動画像データが不可視の状態で記録されている素材の概
要を知るために、 （ａ）１画面ずつモニタに表示して必要に応じて高速サ
ーチ等を行う方法 （ｂ）モニタにマルチ画面表示によって複数のフレーム
の動画像を縮小してスクロール的に表示する方法（特公
昭６１−４４４３７号公報参照） 等が採用されている。
【０００４】しかし、（ａ）の方法では、例えば１時間
もののテレビ番組のビデオテープの概要を確認するのに
それ以上の時間がかかり、編集効率が悪くなる不都合が
あった。また、（ｂ）の方法では、例えばＴＶコマーシ
ャル等のような短いカットを見落とすことがあると共
に、その確認の再現性がなく作業者によるばらつきがあ
る不都合があった。
もののテレビ番組のビデオテープの概要を確認するのに
それ以上の時間がかかり、編集効率が悪くなる不都合が
あった。また、（ｂ）の方法では、例えばＴＶコマーシ
ャル等のような短いカットを見落とすことがあると共
に、その確認の再現性がなく作業者によるばらつきがあ
る不都合があった。
【０００５】そこで、本出願人は先に、画像の全体的な
流れを容易に把握できる表示装置を提案した（特開平２
−２６００７５号公報）。
流れを容易に把握できる表示装置を提案した（特開平２
−２６００７５号公報）。
【０００６】図５は、この表示装置のデータ処理を示し
ている。１は全体として編集対象としてのビデオ映像群
を示している。このビデオ映像群１は、例えばビデオテ
ープやビデオディスク等に記録されている一連の動画像
データに対応する動画像をフレーム２の単位で時間（ｔ
軸）方向に並べたものと考えることができる。
ている。１は全体として編集対象としてのビデオ映像群
を示している。このビデオ映像群１は、例えばビデオテ
ープやビデオディスク等に記録されている一連の動画像
データに対応する動画像をフレーム２の単位で時間（ｔ
軸）方向に並べたものと考えることができる。
【０００７】ビデオ信号のフレーム周波数は３０Ｈｚ
（ＮＴＳＣ方式）であるため、ビデオ映像群１として１
秒間に３０枚のフレーム２が配される。２Ａ〜２Ｅは、
ビデオ映像群１の一連のフレームを示している。
（ＮＴＳＣ方式）であるため、ビデオ映像群１として１
秒間に３０枚のフレーム２が配される。２Ａ〜２Ｅは、
ビデオ映像群１の一連のフレームを示している。
【０００８】４はフレーム２上に設定される画像データ
入力用の垂直スリット（入力スリット）であり、この垂
直スリット４によってフレーム２の画像がサンプリング
される。この垂直スリット４は水平方向（Ｈ方向）に所
定速度で走査され、フレーム２の右端部に達したら再び
左端部からＨ方向に繰り返し走査される。したがって、
垂直スリット４は時間軸を含めた３次元空間では斜めの
Ｈｔ方向に走査される。
入力用の垂直スリット（入力スリット）であり、この垂
直スリット４によってフレーム２の画像がサンプリング
される。この垂直スリット４は水平方向（Ｈ方向）に所
定速度で走査され、フレーム２の右端部に達したら再び
左端部からＨ方向に繰り返し走査される。したがって、
垂直スリット４は時間軸を含めた３次元空間では斜めの
Ｈｔ方向に走査される。
【０００９】垂直スリット４がビデオ映像群１を左端部
からＨｔ方向に右端部まで走査するときは、ｆ枚のフレ
ーム２を横切り、この垂直スリット４によってｎ枚（通
常はｎ＝１）のフレームについて１個のスリット状の画
像がサンプリングされるものと仮定する。
からＨｔ方向に右端部まで走査するときは、ｆ枚のフレ
ーム２を横切り、この垂直スリット４によってｎ枚（通
常はｎ＝１）のフレームについて１個のスリット状の画
像がサンプリングされるものと仮定する。
【００１０】ｆをｎの倍数に選ぶと所定の整数Ｘを用い
て、 ｆ＝ｎＸ が成立し、ｆ枚のフレーム２からなるフレーム群（３
Ａ、３Ｂ等）からそれぞれＸ個のスリット状の画像がサ
ンプリングされる。
て、 ｆ＝ｎＸ が成立し、ｆ枚のフレーム２からなるフレーム群（３
Ａ、３Ｂ等）からそれぞれＸ個のスリット状の画像がサ
ンプリングされる。
【００１１】本例においては、垂直スリット４がビデオ
映像群１を左端部からＨｔ方向に右端部まで走査するの
に要する時間が１２秒に設定されると共に、ｎ＝１に設
定され、 ｆ＝Ｘ＝１２×３０＝３６０ となる。
映像群１を左端部からＨｔ方向に右端部まで走査するの
に要する時間が１２秒に設定されると共に、ｎ＝１に設
定され、 ｆ＝Ｘ＝１２×３０＝３６０ となる。
【００１２】そして、フレーム群３Ａより得られるＸ個
のスリット状の画像が水平方向につなぎ合わせられた後
に水平および垂直方向にそれぞれ圧縮されて縮小画面６
Ａが形成される。縮小画面６Ａは１枚のフレームメモリ
に対応する表示画面５の中に嵌め込まれる。同様に、フ
レーム群３Ｂより得られるＸ個のスリット状の画像が水
平方向につなぎ合わせられた後に１／５に圧縮されて縮
小画面６Ｂが形成され、この縮小画面６Ｂが表示画面５
の中の縮小画面６Ａの隣に嵌め込まれる。
のスリット状の画像が水平方向につなぎ合わせられた後
に水平および垂直方向にそれぞれ圧縮されて縮小画面６
Ａが形成される。縮小画面６Ａは１枚のフレームメモリ
に対応する表示画面５の中に嵌め込まれる。同様に、フ
レーム群３Ｂより得られるＸ個のスリット状の画像が水
平方向につなぎ合わせられた後に１／５に圧縮されて縮
小画面６Ｂが形成され、この縮小画面６Ｂが表示画面５
の中の縮小画面６Ａの隣に嵌め込まれる。
【００１３】以下のフレーム群に対応しても同様にして
縮小画面が形成され、表示画面５中に順次嵌め込まれ
る。
縮小画面が形成され、表示画面５中に順次嵌め込まれ
る。
【００１４】実際には、垂直スリット４によってサンプ
リングされるスリット状の画像は１個ずつ時系列的に生
成されるので、生成順に圧縮して表示画面５の中に１個
ずつ嵌め込まれる。
リングされるスリット状の画像は１個ずつ時系列的に生
成されるので、生成順に圧縮して表示画面５の中に１個
ずつ嵌め込まれる。
【００１５】例えば、フレーム２Ａ〜２Ｅに対応してそ
れぞれ垂直スリット４Ａ〜４ＥがＨ方向に順次走査する
ように割り当てられる。各垂直スリット４Ａ〜４Ｅでサ
ンプリングされるスリット上の画像４ａ〜４ｅが、それ
ぞれ圧縮されて表示画面５の垂直スリット（出力スリッ
ト）７Ａ〜７Ｅの部分の画像とされる。
れぞれ垂直スリット４Ａ〜４ＥがＨ方向に順次走査する
ように割り当てられる。各垂直スリット４Ａ〜４Ｅでサ
ンプリングされるスリット上の画像４ａ〜４ｅが、それ
ぞれ圧縮されて表示画面５の垂直スリット（出力スリッ
ト）７Ａ〜７Ｅの部分の画像とされる。
【００１６】図６は、画像データの処理を行なうための
表示装置を示している。同図において、８はホストコン
ピュータを示している。このホストコンピュータ８は、
座標値・フレーメ番号変換手段９および装置全体の制御
手段１０等としても機能する。
表示装置を示している。同図において、８はホストコン
ピュータを示している。このホストコンピュータ８は、
座標値・フレーメ番号変換手段９および装置全体の制御
手段１０等としても機能する。
【００１７】１１はシステムバス、１２はキーボードで
あり、オペレータはキーボード１２より入出力回路１３
およびシステムバス１１を介してホストコンピュータ８
に各種コマンドを与えるようにされる。
あり、オペレータはキーボード１２より入出力回路１３
およびシステムバス１１を介してホストコンピュータ８
に各種コマンドを与えるようにされる。
【００１８】１４は動画像データ源としてのＶＴＲ、１
５はＡ／Ｄ変換器である。１６はフレームメモリよりな
るビデオＲＡＭ（ＶＲＡＭ1 ）であり、ＶＴＲ１４より
出力されるビデオ信号は、Ｙ，Ｒ−Ｙ，Ｂ−Ｙ信号、ま
たはＲ，Ｇ，Ｂ信号に分離された後にＡ／Ｄ変換器１５
でディジタルデータに変換され、ビデオＲＡＭ１６に書
き込まれる。
５はＡ／Ｄ変換器である。１６はフレームメモリよりな
るビデオＲＡＭ（ＶＲＡＭ1 ）であり、ＶＴＲ１４より
出力されるビデオ信号は、Ｙ，Ｒ−Ｙ，Ｂ−Ｙ信号、ま
たはＲ，Ｇ，Ｂ信号に分離された後にＡ／Ｄ変換器１５
でディジタルデータに変換され、ビデオＲＡＭ１６に書
き込まれる。
【００１９】ビデオＲＡＭ１６（ＶＲＡＭ1 ）の記憶領
域は、実際の表示画面に対応して、図７Ａに示すように
水平方向（ＶＸ１方向）にＨＬドット、垂直方向（ＶＹ
１方向）にＶＬドットとされる。このビデオＲＡＭ１６
より読み出される各画素データのアドレスは、座標（Ｖ
Ｘ１，ＶＹ１）（０≦ＶＸ１≦ＨＬ−１，０≦ＶＹ１≦
ＶＬ−１）で指示される。
域は、実際の表示画面に対応して、図７Ａに示すように
水平方向（ＶＸ１方向）にＨＬドット、垂直方向（ＶＹ
１方向）にＶＬドットとされる。このビデオＲＡＭ１６
より読み出される各画素データのアドレスは、座標（Ｖ
Ｘ１，ＶＹ１）（０≦ＶＸ１≦ＨＬ−１，０≦ＶＹ１≦
ＶＬ−１）で指示される。
【００２０】また、１７はイメージプロセッサである。
このイメージプロセッサ１７によって、ビデオＲＡＭ１
６の１フレーム分の画像データより垂直スリット４（図
７Ａ参照）で囲まれた部分のデータが読み取られ、その
データが圧縮されてフレームメモリよりなるビデオＲＡ
Ｍ（ＶＲＡＭ2 ）２３の垂直スリット（出力スリット）
７（図７Ｂ参照）で囲まれた部分に書き込まれる。この
他に、イメージプロセッサ１７は、ビデオＲＡＭ２３に
対応する画面上で各出力スリット７に囲まれた任意の領
域を示す指示カーソルを動かす機能を有している。
このイメージプロセッサ１７によって、ビデオＲＡＭ１
６の１フレーム分の画像データより垂直スリット４（図
７Ａ参照）で囲まれた部分のデータが読み取られ、その
データが圧縮されてフレームメモリよりなるビデオＲＡ
Ｍ（ＶＲＡＭ2 ）２３の垂直スリット（出力スリット）
７（図７Ｂ参照）で囲まれた部分に書き込まれる。この
他に、イメージプロセッサ１７は、ビデオＲＡＭ２３に
対応する画面上で各出力スリット７に囲まれた任意の領
域を示す指示カーソルを動かす機能を有している。
【００２１】イメージプロセッサ１７を機能に対応した
手段の集合として表現すると、このイメージプロセッサ
１７は入力スリット移動手段１８、スリットデータ読取
り手段１９、出力スリット移動手段２０、スリットデー
タ書込み手段２１および指示カーソル表示手段２２より
なる。
手段の集合として表現すると、このイメージプロセッサ
１７は入力スリット移動手段１８、スリットデータ読取
り手段１９、出力スリット移動手段２０、スリットデー
タ書込み手段２１および指示カーソル表示手段２２より
なる。
【００２２】ビデオＲＡＭ２３（ＶＲＡＭ2 ）の記憶領
域も、ビデオＲＡＭ１６と同様に実際の画面に対応し
て、図７Ｂに示すように水平方向（ＶＸ２方向）にＨＬ
ドット、垂直方向（ＶＹ２方向）にＶＬドットとされ
る。このビデオＲＡＭ２３に書き込む各画素データのア
ドレスは座標（ＶＸ２，ＶＹ２）で指示される。
域も、ビデオＲＡＭ１６と同様に実際の画面に対応し
て、図７Ｂに示すように水平方向（ＶＸ２方向）にＨＬ
ドット、垂直方向（ＶＹ２方向）にＶＬドットとされ
る。このビデオＲＡＭ２３に書き込む各画素データのア
ドレスは座標（ＶＸ２，ＶＹ２）で指示される。
【００２３】２４は指示カーソルの位置を記憶するため
のカーソル用ＲＡＭである。ビデオＲＡＭ２３より読み
出される画素データおよびカーソル用ＲＡＭ２４より読
み出されるカーソルのデータは、合成回路２５に供給さ
れて合成画像データが形成される。
のカーソル用ＲＡＭである。ビデオＲＡＭ２３より読み
出される画素データおよびカーソル用ＲＡＭ２４より読
み出されるカーソルのデータは、合成回路２５に供給さ
れて合成画像データが形成される。
【００２４】合成回路２５より出力される合成画像デー
タは、Ｄ／Ａ変換器２６でアナログ信号に変換されてモ
ニタ２７やビデオプリンタ（図示せず）に供給されると
共に、外部記憶装置（ＶＴＲ、フロッピーディスク等）
２８にも供給される。
タは、Ｄ／Ａ変換器２６でアナログ信号に変換されてモ
ニタ２７やビデオプリンタ（図示せず）に供給されると
共に、外部記憶装置（ＶＴＲ、フロッピーディスク等）
２８にも供給される。
【００２５】なお、外部記憶装置２８より再生されるビ
デオ信号は、Ａ／Ｄ変換器２９およびシステムバス１１
を介してビデオＲＡＭ２３およびカーソル用ＲＡＭ２４
に書き込みできるようにされる。
デオ信号は、Ａ／Ｄ変換器２９およびシステムバス１１
を介してビデオＲＡＭ２３およびカーソル用ＲＡＭ２４
に書き込みできるようにされる。
【００２６】ＶＴＲ１４より出力されるビデオ映像群１
の画像データが、ビデオＲＡＭ１６（図７Ａに図示）を
介して一連のスリットデータとしてビデオＲＡＭ２３
（図７Ｂに図示）に書き込まれる際の一連のデータ処理
動作を、図８のフローチャートに沿ってステップ毎に説
明する。
の画像データが、ビデオＲＡＭ１６（図７Ａに図示）を
介して一連のスリットデータとしてビデオＲＡＭ２３
（図７Ｂに図示）に書き込まれる際の一連のデータ処理
動作を、図８のフローチャートに沿ってステップ毎に説
明する。
【００２７】この場合、ビデオＲＡＭ１６のそれぞれの
フレームから１個ずつ抽出したスリットデータをＸ個ま
とめて圧縮したものをビデオＲＡＭ２３の（Ｘ×Ｙ）個
の画素よりなる縮小画像６Ａ，６Ｂ，・・・として書き
込むものとする。
フレームから１個ずつ抽出したスリットデータをＸ個ま
とめて圧縮したものをビデオＲＡＭ２３の（Ｘ×Ｙ）個
の画素よりなる縮小画像６Ａ，６Ｂ，・・・として書き
込むものとする。
【００２８】［ステップ１０１］次の式に従って、△
Ｘ、△Ｙを計算する。
Ｘ、△Ｙを計算する。
【００２９】△Ｘ＝ＨＬ／Ｘ △Ｙ＝ＶＬ／Ｙ △Ｘ，△Ｙは整数でなくともよく、ビデオＲＡＭ１６の
（△Ｘ×△Ｙ）個の画素よりなるブロック３０の画素デ
ータをビデオＲＡＭ２３の１個の画素３１の値に圧縮す
る。
（△Ｘ×△Ｙ）個の画素よりなるブロック３０の画素デ
ータをビデオＲＡＭ２３の１個の画素３１の値に圧縮す
る。
【００３０】本例においては、圧縮を簡易に行なうた
め、ビデオＲＡＭ１６のブロック３０の左上隅の座標
（ＶＸ１，ＶＹ１）をアドレスとする画素のデータをそ
のままビデオＲＡＭ２３の座標（ＶＸ２，ＶＹ２）をア
ドレスとする画素３１のデータとする。△Ｘ，△Ｙが非
整数の場合には座標（ＶＸ１，ＶＹ１）は整数の対では
なくなるので、座標（ＶＸ１，ＶＹ１）が指示する画素
の値は周囲の画素の値からの補間によって計算する。
め、ビデオＲＡＭ１６のブロック３０の左上隅の座標
（ＶＸ１，ＶＹ１）をアドレスとする画素のデータをそ
のままビデオＲＡＭ２３の座標（ＶＸ２，ＶＹ２）をア
ドレスとする画素３１のデータとする。△Ｘ，△Ｙが非
整数の場合には座標（ＶＸ１，ＶＹ１）は整数の対では
なくなるので、座標（ＶＸ１，ＶＹ１）が指示する画素
の値は周囲の画素の値からの補間によって計算する。
【００３１】また、ビデオＲＡＭ２３においてＸ個の垂
直スリット７よりなる縮小画面（６Ａ、６Ｂ等）の水平
方向の配列個数ｈを、次の式に従って計算する。Ｘs は
水平方向の余白の画素数である。
直スリット７よりなる縮小画面（６Ａ、６Ｂ等）の水平
方向の配列個数ｈを、次の式に従って計算する。Ｘs は
水平方向の余白の画素数である。
【００３２】ｈ＝（ＨＬ−Ｘs ）／Ｘ また、縮小画面６Ａ，６Ｂ・・・の番号ＦＲをそれぞれ
０，１・・・，ＦＲ0とし、 ＦＲ＝０ に初期設定する。
０，１・・・，ＦＲ0とし、 ＦＲ＝０ に初期設定する。
【００３３】また、ビデオＲＡＭ１６には、１フレーム
分の画像データを書き込み、カーソル用ＲＡＭ２４に対
応するフレーム番号を書き込む。
分の画像データを書き込み、カーソル用ＲＡＭ２４に対
応するフレーム番号を書き込む。
【００３４】［ステップ１０２］ビデオＲＡＭ２３の番
号ＦＲの縮小画面（６Ａ，６Ｂ等）の左上隅の座標を
（ＢＸ，ＢＹ）として、ＢＸ，ＢＹを、次の式に従って
計算する。Ｘs1は左端の余白の画素数を、Ｙs1は垂直方
向の上端の余白の画素数である。
号ＦＲの縮小画面（６Ａ，６Ｂ等）の左上隅の座標を
（ＢＸ，ＢＹ）として、ＢＸ，ＢＹを、次の式に従って
計算する。Ｘs1は左端の余白の画素数を、Ｙs1は垂直方
向の上端の余白の画素数である。
【００３５】ＢＸ＝（ＦＲmod ｈ）Ｘ＋Ｘs1 ＢＹ＝［ＦＲ／ｈ］Ｙ＋Ｙs1 これらの式において、（ＦＲmod ｈ）はＦＲ／ｈの余り
を示し、［ＦＲ／ｈ］はＦＲ／ｈを越えない最大の整数
を示している。
を示し、［ＦＲ／ｈ］はＦＲ／ｈを越えない最大の整数
を示している。
【００３６】［ステップ１０３］ビデオＲＡＭ１６の垂
直スリット４の座標ＶＸ１、ビデオＲＡＭ２３の垂直ス
リット７の座標ＶＸ２の初期値を、それぞれ０，ＢＸに
設定する。
直スリット４の座標ＶＸ１、ビデオＲＡＭ２３の垂直ス
リット７の座標ＶＸ２の初期値を、それぞれ０，ＢＸに
設定する。
【００３７】［ステップ１０４］ビデオＲＡＭ１６の垂
直スリット４の座標ＶＹ１、ビデオＲＡＭ２３の垂直ス
リット７の座標ＶＹ２の初期値を、それぞれ０，ＢＹに
設定する。
直スリット４の座標ＶＹ１、ビデオＲＡＭ２３の垂直ス
リット７の座標ＶＹ２の初期値を、それぞれ０，ＢＹに
設定する。
【００３８】［ステップ１０５，１０６］イメージプロ
セッサ１７は、ビデオＲＡＭ１６の座標（ＶＸ１，ＶＹ
１）の画素のデータを読み取ってビデオＲＡＭ２３の座
標（ＶＸ２，ＶＹ２）の画素のデータとして書き込んだ
後に、座標ＶＹ１の値を△Ｙだけ増し、座標ＶＹ２の値
を１だけ増す。
セッサ１７は、ビデオＲＡＭ１６の座標（ＶＸ１，ＶＹ
１）の画素のデータを読み取ってビデオＲＡＭ２３の座
標（ＶＸ２，ＶＹ２）の画素のデータとして書き込んだ
後に、座標ＶＹ１の値を△Ｙだけ増し、座標ＶＹ２の値
を１だけ増す。
【００３９】［ステップ１０７］ビデオＲＡＭ１６の垂
直スリット４のデータをＤ１方向に読み出したときに、
ビデオＲＡＭ２３の垂直スリット７のデータはＤ２方向
に書き込まれる。そして、ビデオＲＡＭ１６の垂直スリ
ット４の座標ＶＹ１がＶＬ以下であるときにはステップ
１０５に戻り、座標ＶＹ１がＶＬを越えるときにはステ
ップ１０８に進む。
直スリット４のデータをＤ１方向に読み出したときに、
ビデオＲＡＭ２３の垂直スリット７のデータはＤ２方向
に書き込まれる。そして、ビデオＲＡＭ１６の垂直スリ
ット４の座標ＶＹ１がＶＬ以下であるときにはステップ
１０５に戻り、座標ＶＹ１がＶＬを越えるときにはステ
ップ１０８に進む。
【００４０】［ステップ１０８，１０９］ＶＸ１の値を
△Ｘだけ増し、ＶＸ２の値を１だけ増す。このことは、
ビデオＲＡＭ１６の垂直スリット４の位置を△Ｘだけ右
に移し、ビデオＲＡＭ２３の垂直スリット７の位置を１
だけ右に移すことを意味する。
△Ｘだけ増し、ＶＸ２の値を１だけ増す。このことは、
ビデオＲＡＭ１６の垂直スリット４の位置を△Ｘだけ右
に移し、ビデオＲＡＭ２３の垂直スリット７の位置を１
だけ右に移すことを意味する。
【００４１】そして、ホストコンピュータ８はＶＴＲ１
４ より現在のフレームからｎ枚目のフレームの画像デ
ータを入力してビデオＲＡＭ１６に書き込む。この際カ
ーソル用ＲＡＭ２４の所定領域にその画像データのフレ
ーム番号を書き込む。
４ より現在のフレームからｎ枚目のフレームの画像デ
ータを入力してビデオＲＡＭ１６に書き込む。この際カ
ーソル用ＲＡＭ２４の所定領域にその画像データのフレ
ーム番号を書き込む。
【００４２】［ステップ１１０］ビデオＲＡＭ１６の垂
直スリット４の座標ＶＸ１がＨＬ以下であるときにはス
テップ１０４に戻る。座標ＶＸ１がＨＬを越えたときに
は、ビデオＲＡＭ１６の垂直スリット４の水平方向への
１回の走査が完了したことを意味するので、ステップ１
１１に進む。
直スリット４の座標ＶＸ１がＨＬ以下であるときにはス
テップ１０４に戻る。座標ＶＸ１がＨＬを越えたときに
は、ビデオＲＡＭ１６の垂直スリット４の水平方向への
１回の走査が完了したことを意味するので、ステップ１
１１に進む。
【００４３】［ステップ１１１，１１２］縮小画面の番
号ＦＲを１だけ増して、その番号ＦＲがビデオＲＡＭ２
３の許容する縮小画面の数ＦＲ0 以下であるときにはス
テップ１０２に戻る。番号ＦＲが数ＦＲ0 を越えたとき
には、１画面分のビデオインデックスの作成が終了した
ことになる。そのため、ステップ１１３に進んで後処理
をする。
号ＦＲを１だけ増して、その番号ＦＲがビデオＲＡＭ２
３の許容する縮小画面の数ＦＲ0 以下であるときにはス
テップ１０２に戻る。番号ＦＲが数ＦＲ0 を越えたとき
には、１画面分のビデオインデックスの作成が終了した
ことになる。そのため、ステップ１１３に進んで後処理
をする。
【００４４】後処理としては、ビデオＲＡＭ２３の画像
データをＤ／Ａ変換器２６を介して外部記憶装置２８に
蓄積したり、その画像データをＤ／Ａ変換器２６を介し
てモニタ２７に供給したりすることが考えられるが、そ
の後動作は再びステップ１０１に戻る。
データをＤ／Ａ変換器２６を介して外部記憶装置２８に
蓄積したり、その画像データをＤ／Ａ変換器２６を介し
てモニタ２７に供給したりすることが考えられるが、そ
の後動作は再びステップ１０１に戻る。
【００４５】上述の例によれば、垂直スリット４を用い
てサンプリングして得られた画像データに対応する垂直
スリット７の画像をつなぎ合わせることによって静止画
像が形成される。この静止画像は一連の動画像データの
概要を時間経過に対応させて圧縮した静止画像として確
認できると共に、コマーシャルの挿入等のように急激に
変化する場合は静止画像の所定位置に断線が生じるた
め、画像の全体的な流れを精度よく認識することができ
る。
てサンプリングして得られた画像データに対応する垂直
スリット７の画像をつなぎ合わせることによって静止画
像が形成される。この静止画像は一連の動画像データの
概要を時間経過に対応させて圧縮した静止画像として確
認できると共に、コマーシャルの挿入等のように急激に
変化する場合は静止画像の所定位置に断線が生じるた
め、画像の全体的な流れを精度よく認識することができ
る。
【００４６】
【発明が解決しようとする課題】ところで、図６の例に
おいて、入力画像データが蓄積されるビデオＲＡＭ１６
と表示画面５に対応するビデオＲＡＭ２３は、水平方向
および垂直方向とも同じ画素数で定義されている。これ
は、ビデオＲＡＭ２３の縮小画面領域にはビデオＲＡＭ
１６の画像データが圧縮されて書き込まれるが、この圧
縮の際の折返し雑音の防止するフィルタ処理や、補間処
理等のためにビデオＲＡＭ１６を大容量としている。
おいて、入力画像データが蓄積されるビデオＲＡＭ１６
と表示画面５に対応するビデオＲＡＭ２３は、水平方向
および垂直方向とも同じ画素数で定義されている。これ
は、ビデオＲＡＭ２３の縮小画面領域にはビデオＲＡＭ
１６の画像データが圧縮されて書き込まれるが、この圧
縮の際の折返し雑音の防止するフィルタ処理や、補間処
理等のためにビデオＲＡＭ１６を大容量としている。
【００４７】しかし、動画像データの概要や、コマーシ
ャル等の短いカットの確認のためには、表示画面５に表
示される静止画像をそれほど高画質とする必然性はな
い。
ャル等の短いカットの確認のためには、表示画面５に表
示される静止画像をそれほど高画質とする必然性はな
い。
【００４８】そこで、この発明では、入力画像メモリの
メモリ容量を小さくして安価に構成することを目的とす
る。
メモリ容量を小さくして安価に構成することを目的とす
る。
【００４９】
【課題を解決するための手段】この発明に係る表示装置
は、動画像データを蓄積する入力画像メモリと、この入
力画像メモリに蓄積された２次元表示される一連の動画
像データをそれぞれのサンプリング位置を一の方向に順
次移動させながら他の方向に１次元的にサンプリングす
るサンプリング手段と、このサンプリング手段でサンプ
リングされたデータを蓄積する１個または複数個の縮小
画面領域を有する出力画像メモリと、この出力画像メモ
リの縮小画面領域に蓄積されたデータに基づいて静止画
像を表示する表示手段とを備える表示装置において、入
力画像メモリの容量を出力画像メモリの１つの縮小画面
領域の容量と等しくするものである。
は、動画像データを蓄積する入力画像メモリと、この入
力画像メモリに蓄積された２次元表示される一連の動画
像データをそれぞれのサンプリング位置を一の方向に順
次移動させながら他の方向に１次元的にサンプリングす
るサンプリング手段と、このサンプリング手段でサンプ
リングされたデータを蓄積する１個または複数個の縮小
画面領域を有する出力画像メモリと、この出力画像メモ
リの縮小画面領域に蓄積されたデータに基づいて静止画
像を表示する表示手段とを備える表示装置において、入
力画像メモリの容量を出力画像メモリの１つの縮小画面
領域の容量と等しくするものである。
【００５０】
【作用】この発明においては、入力画像メモリの容量を
出力画像メモリの縮小画面領域の容量と等しくしたの
で、入力画像メモリの容量を小さくでき、安価に構成し
得る。この場合、入力画像メモリの容量を小さくするこ
とで、この入力画像メモリに蓄積される動画像データが
少なくなって、静止画像の画質が劣化するが、動画像デ
ータの概要の確認等には何等支障はない。
出力画像メモリの縮小画面領域の容量と等しくしたの
で、入力画像メモリの容量を小さくでき、安価に構成し
得る。この場合、入力画像メモリの容量を小さくするこ
とで、この入力画像メモリに蓄積される動画像データが
少なくなって、静止画像の画質が劣化するが、動画像デ
ータの概要の確認等には何等支障はない。
【００５１】
【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。この図１において、図６と対応
する部分には同一符号を付し、その詳細説明は省略す
る。
施例について説明する。この図１において、図６と対応
する部分には同一符号を付し、その詳細説明は省略す
る。
【００５２】本例においては、Ａ／Ｄ変換器１５とシス
テムバス１１との間に入力画像メモリとしてビデオＲＡ
Ｍ４０が配される。このビデオＲＡＭ４０の容量は、ビ
デオＲＡＭ２３の６Ａ，６Ｂ，・・・等の各縮小画面領
域の容量と等しくされる。
テムバス１１との間に入力画像メモリとしてビデオＲＡ
Ｍ４０が配される。このビデオＲＡＭ４０の容量は、ビ
デオＲＡＭ２３の６Ａ，６Ｂ，・・・等の各縮小画面領
域の容量と等しくされる。
【００５３】この場合、ビデオＲＡＭ２３の各縮小画面
６Ａ，６Ｂ，・・・（図２Ｃに図示）が９８×１５３画
素で構成されるときは、ビデオＲＡＭ４０は９８×１５
３画素分の容量を有するものとされる。そして、例えば
Ａ／Ｄ変換器１５におけるサンプリング周波数が１４．
３ＭＨｚであるとき、このＡ／Ｄ変換器１５より出力さ
れる４９０×７６８画素のフレームデータ（図２Ａに図
示）より９８×１５３画素のデータ（「□」で図示）が
ビデオＲＡＭ４０に選択的に書き込まれる（図２Ｂに図
示）。
６Ａ，６Ｂ，・・・（図２Ｃに図示）が９８×１５３画
素で構成されるときは、ビデオＲＡＭ４０は９８×１５
３画素分の容量を有するものとされる。そして、例えば
Ａ／Ｄ変換器１５におけるサンプリング周波数が１４．
３ＭＨｚであるとき、このＡ／Ｄ変換器１５より出力さ
れる４９０×７６８画素のフレームデータ（図２Ａに図
示）より９８×１５３画素のデータ（「□」で図示）が
ビデオＲＡＭ４０に選択的に書き込まれる（図２Ｂに図
示）。
【００５４】そして、各フレーム毎にビデオＲＡＭ４０
に書き込まれた９８×１５３画素のデータより所定フレ
ーム毎にスリット位置を水平方向に移動しながら９８×
１画素の縦スリットデータが読み出されてビデオＲＡＭ
２３の縮小画面領域に順次書き込まれる。これにより、
図６の例と同様の静止画像が形成されることになる。
に書き込まれた９８×１５３画素のデータより所定フレ
ーム毎にスリット位置を水平方向に移動しながら９８×
１画素の縦スリットデータが読み出されてビデオＲＡＭ
２３の縮小画面領域に順次書き込まれる。これにより、
図６の例と同様の静止画像が形成されることになる。
【００５５】このように本例においては、ビデオＲＡＭ
４０の容量はビデオＲＡＭ２３の各縮小画面領域の容量
と等しくされるので、入力画像メモリのメモリ容量を小
さくでき安価に構成できる。
４０の容量はビデオＲＡＭ２３の各縮小画面領域の容量
と等しくされるので、入力画像メモリのメモリ容量を小
さくでき安価に構成できる。
【００５６】ところで、上述実施例においては、Ａ／Ｄ
変換器１５より出力される各フレームの４９０×７６８
画素の画像データのうち９８×１５３画素の画像データ
のみがビデオＲＡＭ４０に蓄積され、残りの画像データ
は不要となる。図３は、この発明の他の実施例を示す構
成図である。本例は、Ａ／Ｄ変換器１５における変換速
度を低くして、Ａ／Ｄ変換器１５より出力される画像デ
ータの全部をビデオＲＡＭ４０に蓄積するようにしたも
のである。この図３において、図１と対応する部分には
同一符号を付し、その詳細説明は省略する。
変換器１５より出力される各フレームの４９０×７６８
画素の画像データのうち９８×１５３画素の画像データ
のみがビデオＲＡＭ４０に蓄積され、残りの画像データ
は不要となる。図３は、この発明の他の実施例を示す構
成図である。本例は、Ａ／Ｄ変換器１５における変換速
度を低くして、Ａ／Ｄ変換器１５より出力される画像デ
ータの全部をビデオＲＡＭ４０に蓄積するようにしたも
のである。この図３において、図１と対応する部分には
同一符号を付し、その詳細説明は省略する。
【００５７】本例において、ＶＴＲ１４より出力される
アナログのカラービデオ信号はデコーダ４１に供給され
てデコードされ、このデコーダ４１より出力される３原
色信号Ｒ，Ｇ，Ｂはサンプルホールド回路４２に供給さ
れる。サンプルホールド回路４２では、ビデオＲＡＭ４
０に書き込むべき画像データのタイミング（図２Ａの
「□」）で、３原色信号Ｒ，Ｇ，Ｂがサンプルホールド
される。
アナログのカラービデオ信号はデコーダ４１に供給され
てデコードされ、このデコーダ４１より出力される３原
色信号Ｒ，Ｇ，Ｂはサンプルホールド回路４２に供給さ
れる。サンプルホールド回路４２では、ビデオＲＡＭ４
０に書き込むべき画像データのタイミング（図２Ａの
「□」）で、３原色信号Ｒ，Ｇ，Ｂがサンプルホールド
される。
【００５８】そして、サンプルホールド回路４２より出
力される３原色信号Ｒ，Ｇ，Ｂはスイッチ回路４３より
Ａ／Ｄ変換器４４に順次供給されてディジタル信号に変
換された後、ビデオＲＡＭ４０に順次書き込まれる。
力される３原色信号Ｒ，Ｇ，Ｂはスイッチ回路４３より
Ａ／Ｄ変換器４４に順次供給されてディジタル信号に変
換された後、ビデオＲＡＭ４０に順次書き込まれる。
【００５９】本例は以上のように構成され、その他は図
１の例と同様に構成される。
１の例と同様に構成される。
【００６０】本例においては、図１の例と同様の作用効
果を得ることができる他、Ａ／Ｄ変換器４４では必要な
タイミングの３原色信号Ｒ，Ｇ，Ｂのみを順次ディジタ
ル信号に変換するので、１個のＡ／Ｄ変換器４４でもっ
て３原色信号Ｒ，Ｇ，Ｂをディジタル信号に順次繰り返
して変換でき、安価に構成することができる。
果を得ることができる他、Ａ／Ｄ変換器４４では必要な
タイミングの３原色信号Ｒ，Ｇ，Ｂのみを順次ディジタ
ル信号に変換するので、１個のＡ／Ｄ変換器４４でもっ
て３原色信号Ｒ，Ｇ，Ｂをディジタル信号に順次繰り返
して変換でき、安価に構成することができる。
【００６１】ここで、図１の例のＡ／Ｄ変換器１５で
は、図４Ａに示すようなアナログ信号がＡ／Ｄ変換器１
５で同図Ｂに示すようにディジタルデータに変換され、
このディジタルデータより同図Ｄに示すように選択的に
ビデオＲＡＭ４０に書き込まれる。一方、図３の例にお
いては、図４Ａに示すようなアナログ信号が同図Ｂに示
すようにサンプルホールドされた後、Ａ／Ｄ変換器４４
で同図Ｄに示すようにディジタルデータに変換され、こ
のディジタルデータが全部ビデオＲＡＭ４０に書き込ま
れる。
は、図４Ａに示すようなアナログ信号がＡ／Ｄ変換器１
５で同図Ｂに示すようにディジタルデータに変換され、
このディジタルデータより同図Ｄに示すように選択的に
ビデオＲＡＭ４０に書き込まれる。一方、図３の例にお
いては、図４Ａに示すようなアナログ信号が同図Ｂに示
すようにサンプルホールドされた後、Ａ／Ｄ変換器４４
で同図Ｄに示すようにディジタルデータに変換され、こ
のディジタルデータが全部ビデオＲＡＭ４０に書き込ま
れる。
【００６２】なお、静止画像の使用目的を考慮すれば、
無用の画像データをさらに圧縮することも可能である。
例えば、１画素あたりＲ，Ｇ，Ｂ各８ビットずつの割り
当てを各５ビットずつ程度に圧縮しても静止画像の使用
目的には何ら支障はない。
無用の画像データをさらに圧縮することも可能である。
例えば、１画素あたりＲ，Ｇ，Ｂ各８ビットずつの割り
当てを各５ビットずつ程度に圧縮しても静止画像の使用
目的には何ら支障はない。
【００６３】
【発明の効果】この発明によれば、入力画像メモリの容
量を出力画像メモリの１つの縮小画面領域の容量と等し
くしたので、入力画像メモリの容量を小さくでき、安価
に構成できる。また、入力画像メモリの容量を小さくす
るため、アナログビデオ信号をディジタル信号に変換す
るＡ／Ｄ変換器の変換速度を遅くでき、１個のＡ／Ｄ変
換器でもって３原色信号を順次ディジタル信号に変換で
き、さらに安価に構成できる等の効果がある。
量を出力画像メモリの１つの縮小画面領域の容量と等し
くしたので、入力画像メモリの容量を小さくでき、安価
に構成できる。また、入力画像メモリの容量を小さくす
るため、アナログビデオ信号をディジタル信号に変換す
るＡ／Ｄ変換器の変換速度を遅くでき、１個のＡ／Ｄ変
換器でもって３原色信号を順次ディジタル信号に変換で
き、さらに安価に構成できる等の効果がある。
【図１】この発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】図１の例の説明のための図である。
【図３】この発明の他の実施例の構成を示すブロック図
である。
である。
【図４】図３の例の説明のための図である。
【図５】表示装置のデータ処理を説明するための図であ
る。
る。
【図６】従来の表示装置の構成を示すブロック図であ
る。
る。
【図７】図６の例のビデオＲＡＭのデータ構造を示す図
である。
である。
【図８】図６の例のデータ処理動作を示すフローチャー
トである。
トである。
１ ビデオ映像群 ２ フレーム ４，７ 垂直スリット ５ 表示画面 ６Ａ，６Ｂ 縮小画面 ８ ホストコンピュータ １１ システムバス １２ キーボード １４ ＶＴＲ（動画像データ源） １５，４４ Ａ／Ｄ変換器 １６，２３，４０ ビデオＲＡＭ １７ イメージプロセッサ ２５ 合成回路 ２７ モニタ ２８ 外部記憶装置 ４１ デコーダ ４２ サンプルホールド回路 ４３ スイッチ回路
Claims (5)
- 【請求項１】 動画像データを蓄積する入力画像メモリ
と、 この入力画像メモリに蓄積された２次元表示される一連
の動画像データをそれぞれのサンプリング位置を一の方
向に順次移動させながら他の方向に１次元的にサンプリ
ングするサンプリング手段と、 このサンプリング手段でサンプリングされたデータを蓄
積する１個または複数個の縮小画面領域を有する出力画
像メモリと、 この出力画像メモリの縮小画面領域に蓄積されたデータ
に基づいて静止画像を表示する表示手段とを備える表示
装置において、 上記入力画像メモリの容量を上記出力画像メモリの１つ
の縮小画面領域の容量と等しくすることを特徴とする表
示装置。 - 【請求項２】 上記動画像データはＶＴＲの再生信号に
係るものであることを特徴とする請求項１記載の表示装
置。 - 【請求項３】 上記入力画像メモリにはアナログビデオ
信号をＡ／Ｄ変換器でディジタル信号に変換して蓄積
し、上記Ａ／Ｄ変換器における変換速度を高くしてこの
Ａ／Ｄ変換器の出力データの一部を上記入力画像メモリ
に書き込むことを特徴とする請求項１記載の表示装置。 - 【請求項４】 上記入力画像メモリにはアナログビデオ
信号をＡ／Ｄ変換器でディジタル信号に変換して蓄積
し、上記Ａ／Ｄ変換器における変換速度を低くしてこの
Ａ／Ｄ変換器の出力データの全部を上記入力画像メモリ
に書き込むことを特徴とする請求項１記載の表示装置。 - 【請求項５】 上記アナログビデオ信号は３原色信号で
あって、上記Ａ／Ｄ変換器では３原色信号のそれぞれを
順次繰り返しディジタル信号に変換することを特徴とす
る請求項４記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4261248A JPH06110940A (ja) | 1992-09-30 | 1992-09-30 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4261248A JPH06110940A (ja) | 1992-09-30 | 1992-09-30 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110940A true JPH06110940A (ja) | 1994-04-22 |
Family
ID=17359195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4261248A Pending JPH06110940A (ja) | 1992-09-30 | 1992-09-30 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110940A (ja) |
-
1992
- 1992-09-30 JP JP4261248A patent/JPH06110940A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2010687C (en) | Television system with zoom capability for at least one inset picture | |
| US4953025A (en) | Apparatus for defining an effective picture area of a high definition video signal when displayed on a screen with a different aspect ratio | |
| JP2594424B2 (ja) | ビデオ画像作成方法および装置 | |
| US5083208A (en) | Electronic zoom apparatus | |
| JPS6042943B2 (ja) | 表示装置 | |
| JP2864523B2 (ja) | 表示装置 | |
| JP3304386B2 (ja) | 画像表示方法 | |
| JP3106561B2 (ja) | 画像データ処理装置 | |
| JP3158291B2 (ja) | 表示装置 | |
| JPH06110940A (ja) | 表示装置 | |
| EP0571288B1 (en) | Method and apparatus for displaying a plurality of images on one display unit by carrying out filtering operation | |
| JP3522299B2 (ja) | 画像記憶装置 | |
| JPH11239307A (ja) | マルチ画面表示装置 | |
| JPS6150318B2 (ja) | ||
| JPH05130544A (ja) | 映像信号処理装置 | |
| KR0151441B1 (ko) | 영상 처리 시스템의 영상 확대 장치 | |
| JP2607807B2 (ja) | 映像合成方法及び装置 | |
| JP3290750B2 (ja) | 画像記録再生装置 | |
| JPH0530453A (ja) | 画像記録媒体のインデツクス作成装置 | |
| JPH0126226B2 (ja) | ||
| JP3309815B2 (ja) | 編集装置及び編集方法 | |
| JP3712138B2 (ja) | 記録装置、記録再生装置、記録方法及び記録再生方法 | |
| JP2897820B2 (ja) | 拡大補助表示装置 | |
| JP3303979B2 (ja) | 画像再生装置 | |
| JPH1169258A (ja) | マルチチャンネル表示装置 |