JPH0611525A - 周波数測定装置，時間間隔測定装置，パルス信号諸元測定装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力ＲＦ信号の周波数測定において、周波数
算出回路を変更することなく、その分解能を向上させる
ことを目的とする。 【構成】 周波数算出回路１０３の前段に２遍倍器１０
５を設け、入力ＲＦ信号の周波数を２逓倍した後、周波
数変換回路２でシフトし、周波数算出回路１０３にてそ
の周波数を算出する。 【効果】 逓倍前には周波数算出回路１０３の分解能以
下であった周波数が逓倍されることによって周波数算出
回路１０３の分解能で識別できるようになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、入力ＲＦ信号の搬送
周波数を測定する周波数測定装置、又は通信機器に使用
する時間間隔測定装置、さらにはレーダ装置等の分野に
おいて利用されるパルス信号諸元測定装置に関するもの
である。

【０００２】

【従来の技術】図１４は、例えば、ＩＥＥＥ ＰＲＯ
Ｃ．，Ｖｏｌ１２９，Ｐｔ．Ｆ，Ｎｏ．３，ＪＵＮＥ
１９８２のＦｉｇ．１５に示された従来の周波数測定装
置の一部を簡略化したブロック構成図である。図におい
て、１０１はＲＦ入力端子、１０２はＲＦ入力端子１０
１に入力されたＲＦ信号を受ける周波数変換器、１０３
は周波数変換器１０２の出力を受ける周波数算出回路、
１０４は出力端子である。

【０００３】次に動作について説明する。ＲＦ入力端子
１０１に入力したＲＦ信号は後段の周波数変換器１０２
によって、周波数算出回路１０３が本来性能として持っ
ている周波数帯域を越えないような周波数にシフトさ
れ、次いで周波数算出回路１０３で周波数データに変換
されて出力端子４に出力される。

【０００４】例えば、今、ＲＦ入力端子１０１に１０Ｍ
Ｈｚの周波数を有するＲＦ信号が入力され、また周波数
算出回路１０３の周波数帯域を１２ＭＨｚ〜，分解能を
１ＭＨｚとした場合、上記ＲＦ信号は周波数変換器１０
２によって１２ＭＨｚにシフトされて周波数算出回路１
０３に入力され、ここで１２ＭＨｚと認識された後、２
ＭＨｚを減算して１０ＭＨｚの周波数データとして出力
端子１０４に出力される。

【０００５】ところで、今、１０．８ＭＨｚ等のＲＦ信
号が入力された場合には、周波数算出回路１０３の分解
能が１ＭＨｚであるため、これを１０ＭＨｚの信号とし
て判別してしまい、正確な周波数データが得られない。

【０００６】また、図１５は従来の時間間隔測定装置を
示す機能ブロック構成図であり、図において、２０１は
発振回路、２０２は基準時間信号を発生する基準時間発
生回路、２０３はゲート回路、２０６はスタート信号入
力２０４及びストップ信号入力２０５を入力として上記
ゲート回路２０３の動作を制御するゲート制御回路、２
０７はゲート回路２０３からの計数パルスを計数するカ
ウンタである。

【０００７】次に動作について図１６を参照しつつ説明
する。発振回路２０１の出力信号を基に基準時間発生回
路２０２から基準時間信号となるパルス（図１６(d) 参
照）がゲート回路２０３に出力されている。そしてスタ
ート信号入力２０４，ストップ信号入力２０５からそれ
ぞれスタート信号（図１６(a) ），ストップ信号（図１
６(b) ）がゲート制御回路２０６に入力され、ゲート開
閉信号（図１６(c) ）に変換される。さらにゲート回路
２０３は、このゲート開閉信号によってスタート信号が
入力されてからストップ信号が入力されるまでの間、ゲ
ート回路２０３のゲートを開き、カウンタ２０７に計数
パルスを出力する。カウンタ２０７はこの計数パルス
（図１６(e) ）を計数し、スタート信号が入力されてか
らストップ信号が入力されるまでの入力時間間隔を表示
する。

【０００８】以上のように時間間隔の測定は基準時間信
号のパルス数を計数することによって行っており、その
ときの測定分解能は基準時間信号の周期（１／周波数）
によって決定される。

【０００９】さらに、図１７は例えば、特開昭６３−１
４２２８２号公報に示された従来のパルス信号諸元測定
装置を示す構成図であり、図において、３００はパルス
信号諸元測定装置を示し、３０１はアナログ値のパルス
信号または信号線、３０２はアナログ値のパルス信号３
０１をアナログ／ディジタル変換してディジタル値のパ
ルス信号３０３を出力するＡ／Ｄ変換回路、３０４はこ
のディジタル値のパルス信号３０３が一定値より大きい
か否かにより信号と不要信号（雑音）とに分離するスレ
ッショルド検出回路、３０５はこのスレッショルド検出
回路３０４の出力であり、信号を検出したことを示す信
号検出信号、３０６は、信号検出信号３０５が出力され
ている区間、上記パルス信号３０３の最大値を測定する
パルス振幅測定回路、３０７は、信号検出信号３０５が
出力されている区間、上記パルス信号３０３の最大値か
ら規定の値分下がった箇所間の間隔を測定するパルス幅
測定回路、３０８は、信号検出信号３０５が出力されて
いる区間、上記パルス信号３０３の最大値から規定の値
分下がった箇所の前端部の到来時刻を測定するパルス到
来時刻測定回路、３１２は、各測定回路の出力であるパ
ルス振幅値３０９，パルス幅値３１０，パルス到来時刻
値３１１をそれぞれ順次切り換えて、パルス諸元値３１
３として出力するデータ送出回路である。また３２５は
飛来してきたアナログ値のパルス信号３０１を受信する
空中線である。さらに３２６はパルス諸元値３１３を受
けてこれを演算処理するソフトウェア系である。

【００１０】次に動作について説明する。空中線３２５
から送られてきたアナログ値のパルス信号３０１が、Ａ
／Ｄ変換回路３０２に入力すると、一定の時間毎にアナ
ログ／ディジタル変換が行なわれ、アナログ値がディジ
タル値に変換されてディジタル値のパルス信号３０３と
なって出力される。スレッショルド検出回路３０４はス
レッショルドレベルに基づき、信号と不要信号（雑音）
とを分離し、上記ディジタル値のパルス信号３０３が出
力されている間、信号検出信号３０５をパルス振幅測定
回路３０６，パルス幅測定回路３０７，パルス到来時刻
測定回路３０８に向けてそれぞれ出力する。

【００１１】上記パルス振幅測定回路３０６は、上記信
号検出信号３０５の出力区間、ディジタル値のパルス信
号３０３の最大値を測定し、これをパルス振幅値３０９
として出力する。

【００１２】また、上記パルス幅測定回路３０７は、上
記信号検出信号３０５の出力区間、ディジタル値のパル
ス信号３０３の最大値から規定の値分下がった箇所間の
パルス間隔を測定し、これをパルス幅値３１０として出
力する。さらに、上記パルス到来時刻測定回路３０８
は、上記信号検出信号３０５の出力区間、ディジタル値
のパルス信号３０３の最大値から規定の値分下がった箇
所の前端部の到来時刻を測定し、これをパルス到来時刻
３１１として出力する。

【００１３】そしてデータ送出装置３１２は、上記各測
定回路３０６〜３０８の出力であるパルス振幅値３０
９，パルス幅値３１０及びパルス到来時刻値３１１を受
けて、これらを順次切り替えて、パルス諸元値３１３と
して出力する。さらにこのパルス諸元値３１３はソフト
ウェア系３２６に入力されて解析が行われる。このよう
にして入力されたアナログ値のパルス信号３０１のパル
ス諸元が測定される。

【００１４】

【発明が解決しようとする課題】従来の周波数測定装置
は以上のように構成されており、装置としての周波数分
解能は、周波数算出回路が本来性能として持っている分
解能に依存しており、分解能を向上させるためには、周
波数算出回路の分解能そのものを上げる必要があるが、
周波数算出回路は一般に構造が複雑であり、分解能を向
上することにより、さらに複雑化，大型化し、また信頼
性が落ちる等の問題があった。

【００１５】また、従来の時間間隔測定装置は以上のよ
うに構成されており、時間間隔の測定分解能を上げるた
めには、基準時間信号の周波数を高くすることが必要と
なる。しかし、数ｎｓ以下の分解能を得るためには、基
準時間信号の周波数にＵＨＦ〜マイクロ波帯を用いるこ
ととなり、ゲート回路，カウンタの実現が困難となるば
かりでなく、高価なものとなるなどの問題点があった。

【００１６】さらに、従来のパルス信号諸元測定装置は
以上のように構成されているので、アナログ値のパルス
信号をＡ／Ｄ変換してパルス諸元を出力するので各回路
はそれぞれ近接して設置する必要があり、必然的に空中
線からパルス信号諸元測定装置までのアナログ値のパル
ス信号の伝送距離が長くなり、アナログ伝送の欠点であ
る耐ノイズ性及び信頼性に劣るという問題点があった。

【００１７】また、パルス信号諸元測定装置を構成する
各回路を空中線側に近接して配置すると、ソフトウェア
系までのパルス情報の伝送距離が長くなり、情報の多さ
からパルス情報を伝送するための信号線数の増加もしく
は伝送時間の増加を招くという問題点があった。

【００１８】この発明は、上記のような問題点を解消す
るためになされたもので、周波数算出回路自体の性能を
向上することなく、周波数分解能を高めた周波数データ
を出力することができる周波数測定装置を得ることを目
的とする。また、安価で数ｎｓ以下の分解能を容易に得
ることができる時間間隔測定装置を提供することを目的
とする。さらに、信号線数をできるだけ少なくしつつ、
信頼性のある信号伝送を行うことができるパルス信号諸
元測定装置を得ることを目的とする。

【００１９】

【課題を解決するための手段】この発明に係る周波数測
定装置は、周波数算出回路の前段に逓倍器を付加したも
のである。

【００２０】また、この発明に係る時間間隔測定装置
は、２つの入力信号間の時間間隔で動作する積分器と、
該積分器出力をアナログ−ディジタル変換するＡ／Ｄ変
換器とを備え、上記時間間隔をＡ／Ｄ変換器の出力から
測定するようにしたものである。

【００２１】さらに、この発明に係るパルス信号測定装
置は、信号伝送をディジタル信号伝送とし、情報量の多
いデータは伝送先で測定するようにしたものである。

【００２２】

【作用】この発明における周波数測定装置は、逓倍器に
よって入力ＲＦ信号の周波数が逓倍されるため、周波数
算出回路の分解能以下の周波数が分解能範囲内に収まる
ようになる。

【００２３】また、この発明における時間間隔測定装置
は、アナログ積分器を用いて２つの入力信号間の時間間
隔を電圧に変換し、その電圧をＡ／Ｄ変換器によって時
間データに変換するようにしたから、上記時間間隔を、
その間一定電圧が入力に印加される積分器の出力として
とらえることができ、容易な方法で分解能を向上させる
ことができる。

【００２４】さらに、この発明におけるパルス信号測定
装置は、ディジタル伝送を行っているのでデータ伝送の
信頼性が高く、また、情報量の少ないデータのみ測定し
て伝送するようにしたので、少ない信号線数で、かつ短
時間でデータ伝送を行うことができる。

【００２５】

【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１は本発明の第１の実施例による周波数測
定装置を示す回路構成図であり、図において、図１４と
同一符号は同一または相当部分を示し、１０５は入力Ｒ
Ｆ信号の周波数を２倍に変換する２逓倍器であり、詳し
くはインダクタ１０５ａ〜１０５ｄ，ダイオード１０５
ｅ〜１０５ｈを用いて構成されている。１０２は従来の
ものと基本的に同一の周波数変換器であるが、２逓倍器
１０５で逓倍された後の周波数を周波数算出回路１０３
の周波数帯域内に含まれるようにシフト量を変更したも
のである。

【００２６】次に動作について図２を参照しつつ説明す
る。２逓倍器１０５は、入力周波数の倍の周波数を出力
するものであることは周知であるためここでは詳細な説
明は省略する。

【００２７】いまＲＦ入力端子１０１に、周波数ａ〜ｂ
（ａ＜ｂ）の信号が入力する場合を考える。逓倍器１０
５の倍率は「２」なので、入力信号の周波数は、ここを
通過することで２ａ〜２ｂに変換される。さらに、周波
数算出回路１０３の周波数帯域がｘ〜ｙ（ｘ＜ｙ）であ
るならば、周波数２ａ〜２ｂの信号を、周波数変換器１
０２で、式（１）の条件を満たすようにシフトする。 ２ａ＋Ｓ≧ｘ ２ｂ＋Ｓ≦ｙ （ただしＳはシフト量） ……（１）

【００２８】次いで以上のように変換された入力信号の
周波数を、周波数算出回路１０３で測定する。今、測定
した周波数データがＰであった場合、真の周波数Ｆは、 Ｆ＝（Ｐ−Ｓ）／２ ……（２） で表される。また、周波数算出回路１０３の周波数分解
能が△Ｐであるならば、真の周波数分解能△Ｆは、

【００２９】

【数１】

【００３０】となり、すなわち、周波数分解能が２倍細
かくなる。

【００３１】例えば、入力ＲＦ信号の周波数ａ＝１０．
８ＭＨｚとし、周波数算出回路１０３の周波数帯域が２
５ＭＨｚ，分解能が１ＭＨｚとした場合、２逓倍器１０
５で２１．６ＭＨｚに逓倍され、周波数変換器１０２で
例えば１０ＭＨｚシフトされた後、周波数算出回路１０
３にて３１ＭＨｚのＲＦ信号として認識され、ここで１
０ＭＨｚ減算したのち、１／２にされて１０．５ＭＨｚ
の周波数データとして出力端子１０４に出力される。

【００３２】このように本実施例によれば、周波数算出
回路１０３前段に２逓倍器１０５を設けたから、周波数
算出回路１０３の分解能以下の周波数は２逓倍されて、
周波数算出回路１０３の分解能で識別可能な周波数の信
号となり、後に逓倍器１０５の倍率（ここでは２）で除
算することで、ＲＦ入力信号の周波数データをより詳細
に算出することができ、周波数算出回路１０３自体の分
解能を向上させることなく、分解能を高めた周波数デー
タを得ることができる。

【００３３】実施例２．図３は本発明の第２の実施例に
よる周波数測定装置を示すブロック構成図であり、この
実施例では２逓倍器に代えて増幅器とフィルタにより逓
倍器を構成するようにしたものである。図において、１
０６は増幅器、１０７は増幅器１０６後段に配置された
フィルタである。

【００３４】次に動作について説明する。一般に増幅器
は入力信号を増幅するものであるが、入力信号と同じ周
波数の信号のみが出力されるわけではなく、同時に入力
信号の２倍あるいは３倍の周波数も出力されるのは周知
のとおりである。従って増幅器１０６後段にこの２倍
波、あるいは３倍波のみを通過させるようなフィルタ１
０７を設け、得られた２倍、あるいは３倍波を周波数算
出回路３の周波数帯域内に含まれるよう、周波数変換器
１０２のシフト量を変更することにより、フィルタ１０
７で２倍波を取り出した場合は、周波数分解能を２倍
に、また３倍波を取り出した場合は、周波数分解能を３
倍とすることができる。

【００３５】実施例３．図４は本発明の第３の実施例に
よる周波数測定装置を示すブロック構成図であり、この
実施例では、上記第１の実施例において２逓倍器をもう
一段、直列に設けることで、周波数分解能を４倍向上す
るようにしたものである。図において、１０８は２逓倍
器１０５と周波数変換器２との間に接続された２逓倍器
であり、構成は２逓倍器１０５と同一のものである。

【００３６】次に動作について説明する。二段の２逓倍
器１０５，１０８を通過した入力ＲＦ信号は、周波数が
４倍となるため、周波数算出回路１０３の周波数帯域に
含まれるように、周波数変換器１０２でこの４倍波の周
波数をシフトすることにより、周波数分解能を４倍に向
上することができる。

【００３７】なお、上記第１及び第３の実施例では逓倍
器として２逓倍器を用いたが、３，４倍等の逓倍器を用
いてもよい。また、上記第３の実施例では逓倍器を２段
に接続したが、逓倍器の接続段数はこれに限られるもの
ではなく、また倍率の異なる逓倍器を組み合わせるよう
にしてもよい。

【００３８】実施例４．図５は本発明の第４の実施例に
よる時間間隔測定装置を示す回路図であり、図５におい
て、図１５と同一符号は同一または相当部分を示し、２
０８は−Ｖ〔Ｖ〕の電圧を発生するＤＣ電源、２０９は
このＤＣ電源とアナログ積分器２１０との接断を行うス
イッチである。また上記アナログ積分器２１０は、オペ
レーショナルアンプ２１０ａ，抵抗２１０ｂ，コンデン
サ２１０ｃから構成されている。２１１はアナログ積分
器２１０の出力をリセットをするためのスイッチ、さら
に２１２はアナログ積分器２１０の出力をアナログ−デ
ィジタル変換するＡ／Ｄ変換器、２１３は時間データ出
力、２１４はスイッチ２０９，２１１及びＡ／Ｄ変換器
２１２を制御する制御回路である。

【００３９】次に動作について図６を参照しつつ説明す
る。スタート，ストップ信号入力２０４，２０５からの
スタート，ストップ信号Ａ，Ｂはスイッチ制御回路２１
４でスイッチ２０９の制御信号Ｃに変換される。スイッ
チ２０９は、制御信号Ｃによってスタート信号からスト
ップ信号までの間オン（接続状態）となる。この間、−
Ｖ〔Ｖ〕の電圧がスイッチ２０９を通して積分器２１０
に入力され、抵抗２１０ａによって決定された一定の電
流が、コンデンサ２１０ｃを充電する。このとき積分器
２１０の出力信号は図６中のＤに示す様に、時間に対し
て一定の傾きを持って増加する電圧となる。

【００４０】そしてストップ信号Ｂが入力すると同時に
スイッチ２０９はオフ（断状態）となり、積分器２１０
の出力電力の増加は停止し、電圧保持状態となる。また
同時に制御回路２１４からの制御信号Ｅの変化を受けて
Ａ／Ｄ変換器２１２が動作し、積分器２１０の出力電圧
をアナログ−ディジタル変換し、時間データ２１３とし
て出力される。このとき積分器２１０の出力電圧は、ス
タート信号Ａとストップ信号Ｂの時間間隔に比例した電
圧となるため、この電圧をＡ／Ｄ変換することにより入
力された２信号の時間間隔を測定することができる。Ａ
／Ｄ変換後、制御回路２１４から出力される積分器２１
０出力リセット信号（図中Ｆ）によりスイッチ２１１が
制御され、電圧保持状態となっている積分器２１０の出
力電圧をリセットし、次のスタート，ストップ信号を待
ち受ける状態となる。

【００４１】ここで、時間間隔の測定分解能は、時間に
対する積分器２１０の出力における電圧変化とＡ／Ｄ変
換器２１２の最小分解可能電圧（ＬＳＢ）によって決定
される。すなわち積分器２１０の電圧変化は、汎用の部
品で構成したものでも、数１０〔Ｖ／μｓ〕〜数１００
〔Ｖ／μｓ〕の応答を容易に得ることができるため、数
ｎｓ以下の時間でもＡ／Ｄ変換器２１２の最小分解可能
電圧以上の電圧変化に十分に変換することができる。こ
れにより、時間間隔の測定分解能を数ｎｓ以下にするこ
とが容易に可能となる。

【００４２】このように本実施例によれば、スタート信
号Ａが入力されたのちストップ信号Ｂが入力されるまで
の間でアナログ積分器２１０を作動させて電圧を取り出
し、これをＡ／Ｄ変換して時間データを得るようにした
から、スタート信号Ａが入力されてからストップ信号Ｂ
が入力されるまでの時間が連続的なアナログ量としてと
らえられ、高周波帯域の信号を用いることなく容易な構
成で時間間隔を数ｎｓ以下の分解能でもって測定するこ
とができる。

【００４３】実施例５．図７は本発明の第５の実施例に
よる時間間隔測定装置を示す回路図である。上記第４の
実施例では、スタート，ストップ信号の時間間隔が短
く、積分器の出力電圧がＡ／Ｄ変換器の最大入力電圧以
下の場合に適用できる回路を示したが、この実施例では
スタート，ストップ信号の時間間隔が長く、積分器の出
力電圧がＡ／Ｄ変換器の最大入力電圧以上の場合にも適
用できるようにしたものである。図において、２１５は
Ａ／Ｄ変換器２１２の最大入力電力Ｖmax 〔Ｖ〕と同一
の値を有するＤＣ電源であり、コンパレータ２１６の基
準電圧となるものである。またコンパレータ２１６には
積分器２１０の出力が比較電圧として入力されている。
２１７はコンパレータ２１６の出力パルスを計数するパ
ルスカウンタであり、２１８はそのＶmax 検出回数デー
タ出力である。さらに２１９は、制御回路２１４の積分
器出力リセット信号Ｆ、及び積分器２１０出力が積分器
出力リセット信号Ｇとして入力されるＯＲ回路であり、
その出力によってスイッチ２１１が制御されるようにな
っている。

【００４４】次に動作について図８を参照しつつ説明す
る。スタート信号Ａによって積分器２１０の出力はＤに
示す様に一定の傾きで増加する電圧となる。そして積分
器２１０の出力電圧がＡ／Ｄ変換器２１２の最大出力電
圧Ｖmax に達すると、電圧比較コンパレータ２１６でそ
の電圧が検出され、積分器出力リセット信号Ｇを出力
し、ＯＲ回路２１９を経由して、スイッチ２１１をオン
（接続状態）し、積分器２１０出力をリセットする。す
ると積分器２１０は初期の状態になり、再度一定の傾き
で増加する電圧を出力し、ストップ信号Ｂが入力するま
での間、上記動作を繰り返す。このときパルスカウンタ
２１７は、コンパレータ２１６の出力である積分器出力
リセット信号Ｇの出力回数を計数し、Ｖmax 検出回数デ
ータ２１８として出力する。なお、ストップ信号Ｂが入
力した後の動作は上記第４の実施例と同一であるためこ
こでは省略する。

【００４５】このように構成することで、長い時間間隔
の場合でもＶmax 検出回数データと時間データとから、
スタート，ストップ信号の時間間隔を前記の実施例と同
様の分解能で測定することができる。

【００４６】実施例６．図９は本発明の第６の実施例に
よる時間間隔測定装置を示す回路図である。上記第４及
び第５の実施例では、スタート，ストップ信号の入力す
る順序が決まっている場合について説明したが、この実
施例では入力信号の順序が不定の場合にも適用できるよ
うにしたものである。すなわち図９において２２０はＡ
入力がＢ入力よりも時間的に先に入力する場合にスイッ
チ制御信号Ｃを発生する第１の制御回路、２２１は逆に
Ｂ入力がＡ入力よりも先の場合にスイッチ制御信号Ｃを
発生する第２の制御回路、２２２〜２２４は前記第１及
び第２の制御回路２２０，２２１の出力信号を入力とす
るＯＲ回路、２２５はＡ，Ｂ入力の入力順序判定回路、
２２６は入力順序判定データ出力である。

【００４７】次に動作について図１０を参照しつつ説明
する。Ａ入力の後Ｂ入力が行われた場合には、第１の制
御回路２２０によりスイッチ制御信号Ｃが出力され、時
間間隔に応じたデータが出力される。一方、Ｂ入力の後
Ａ入力が行われた場合には、第２の制御回路２２１によ
りスイッチ制御信号Ｃが出力され、時間間隔に応じたデ
ータが出力される。このようにして上記第４，第５の実
施例と同様の分解能が得られるとともに、上記Ａ，Ｂ信
号入力時に入力順序判定回路２５により、その入力順を
判定することができ、任意の順で入力される２つの信号
間の時間を測定することができる。

【００４８】実施例７．図１１は本発明の第７の実施例
によるパルス信号諸元測定装置を示すブロック構成図で
あり、図１７と同一符号は同一または相当部分を示し、
３２７はパルス信号諸元測定装置であり、３１４はパル
ス振幅測定回路３０６，パルス幅測定回路３０７の出力
であるパルス振幅値３０９及びパルス幅値３１０を順次
切り替えて伝送データ３１５として送信するデータ送信
回路である。３１６は伝送データ３１５を受信し、これ
をパルス振幅／パルス幅データ３１７として出力するデ
ータ受信回路である。３１８は信号検出信号３０５の到
来時刻を測定するパルス到来時刻測定回路、３１１はパ
ルス到来時刻測定回路３０５の出力であるパルス到来時
刻値、３１９はパルス到来時刻信号３１１と上記パルス
振幅／パルス幅データ３１７とを合成し、パルス情報３
１３として出力するデータ合成回路である。

【００４９】次に動作について説明する。空中線３２５
から送られてきたアナログ値のパルス信号３０１がＡ／
Ｄ変換回路３０２に入力すると、一定の時間毎にアナロ
グ／ディジタル変換が行なわれ、アナログ値がディジタ
ル値に変換されてディジタル値のパルス信号３０３とな
って出力される。次いでスレッショルド検出回路３０４
は、スレッショルドレベルに基づき信号と不要信号（雑
音）とを分離し、ディジタル値のパルス信号３０３か
ら、信号検出信号３０５を出力する。

【００５０】そして後段に配置されたパルス振幅測定回
路３０６は、信号検出信号３０５の出力区間、ディジタ
ル値のパルス信号３０３の最大値を測定し、これをパル
ス振幅値３０９として出力する。また、パルス幅測定回
路３０７は、信号検出信号３０５の出力区間、ディジタ
ル値のパルス信号３０３の最大値から規定の値分下がっ
た箇所間の間隔を測定し、これをパルス幅値３１０とし
て出力する。

【００５１】そしてデータ送信回路３１４は、各測定回
路３０６，３０７の出力であるパルス振幅値３０９及び
パルス幅値３１０を受けて、これを順次切り替えて伝送
データ３１５として後段のデータ受信回路３１６へ送信
する。データ受信回路３１６はこの伝送データ３１５を
受信し、パルス振幅／パルス幅データ３１７として出力
する。上記構成において、比較的情報量の少ないデータ
を取り扱うパルス振幅測定回路３０６及びパルス幅測定
回路３０７はＡ／Ｄ変換器３０２近傍に配置され、それ
ぞれの処理結果がデータ送信回路３１４を介して、デー
タ合成回路３１９近傍に配置されたデータ受信回路３１
６に伝送されるようになっている。

【００５２】一方、パルス到来時刻測定回路３１８は信
号検出信号３０５の到来時刻を測定し、パルス到来時刻
値３１１を出力する。このパルス到来時刻測定回路３１
８はデータ合成回路３１９の近傍に配置されており、比
較的情報量の多いパルス到来時刻値３１１はここで測定
されるようになっている。

【００５３】そしてデータ合成回路３１９は上記パルス
到来時刻値３１１と上記パルス振幅／パルス幅データ３
１７とを合成し、これをパルス情報３１３として出力す
る。その後パルス情報３１３はソフトウェア系３２６に
て解析される。以上のようにして、空中線３２６で受信
したアナログ値のパルス信号３０１が短い距離でパルス
信号諸元測定装置３２７に伝送されるとともに、信号配
線の増加を招くことなく、空中線３２５から離れたとこ
ろでパルス情報３１３を得ることができる。

【００５４】このように本実施例によれば、比較的情報
量の少なパルス振幅値３０９及びパルス幅値３１０は、
空中線３２５近傍に配置されたパルス振幅測定回路３０
６及びパルス幅測定回路３０７で判定し、これらの値を
データ送信回路３１４を用いて、データ合成回路３１９
近傍に配置されたデータ受信回路３１６に伝送する一
方、比較的情報量の多いパルス到来時刻値３１１はデー
タ合成回路３１９近傍に配置されたパルス到来時刻測定
回路３１８で判定するようにしたから、パルス信号諸元
測定装置３２７を構成する各回路を隔てて配置すること
ができ、信号線数の減少，データ伝送の信頼性の向上，
伝送時間の短縮を図ることができる。

【００５５】実施例８．図１２は本発明の第８の実施例
によるパルス信号諸元測定装置を示すブロック構成図で
ある。上記第７の実施例では信号検出信号３０５から比
較的情報量の多いものとしてパルス到来時刻値３１１の
みを判定するようにしたが、この実施例では、パルス到
来時刻値３１１以外に比較的情報量の多いものとしてパ
ルス間隔値を求めるようにしたものである。

【００５６】すなわち図１２において、３２８はパルス
信号諸元測定装置であり、パルス到来時刻測定回路３１
８近傍にパルス間隔測定回路３２０が配置されており、
パルス間隔測定回路３２０は、信号検出信号３０５の到
来間隔を測定し、これをパルス間隔値３２１として出力
する。そしてデータ合成回路３１９は、このパルス間隔
値３２１と、パルス到来時刻値３１１及び、パルス振幅
／パルス幅データ３１７とを合成し、パルス情報３１３
として出力する。以上により入力パルスのパルス間隔，
パルス到来時刻，パルス振幅及びパルス幅を測定するこ
とができる。

【００５７】実施例９．図１３は本発明の第９の実施例
によるパルス信号諸元測定装置を示すブロック構成図で
ある。上記第７及び第８の実施例では、データ送信回路
とデータ受信回路間の伝送データを並列伝送により伝送
するようにしたが、この実施例では直列伝送により伝送
するようにしたものである。

【００５８】すなわち図１３において、３２９はパルス
信号諸元測定装置であり、データ送信回路３１４の出力
は、該回路近傍に配置された並列／直列変換回路３２
２、及びデータ合成回路３１３近傍に配置された直列／
並列変換回路３２３を介してデータ合成回路３１９に入
力されるように構成されている。

【００５９】次に動作について説明する。データ伝送回
路３１４はパルス振幅値３０９及びパルス幅値３１０を
伝送データ３１５として並列に出力する。そして並列／
直列変換回路３２２で伝送データ３１５は並列から直列
に変換され、直列伝送データ３２４として出力する。直
列／並列変換回路３２３は、この直列伝送データ３２４
を再度並列データに変換してパルス振幅／パルス幅デー
タ３１７として出力する。

【００６０】以上のように構成することで、データ伝送
回路３１４の出力に用いられる信号線の本数を削減する
ことができる。

【００６１】

【発明の効果】以上のように、この発明に係る周波数測
定装置によれば、逓倍器を用いて入力信号の周波数を逓
倍して周波数算出回路に入力するようにしたから、周波
数算出回路の性能を変更することなく、容易な構成でよ
り分解能の良い周波数測定を行うことができる効果があ
る。

【００６２】また、この発明に係る時間間隔測定装置に
よれば、積分器を用いて２つの入力信号間の時間間隔を
電圧に変換して測定するようにしたので、安価で高分解
能な時間間隔測定装置が得られるという効果がある。

【００６３】さらに、この発明に係るパルス信号諸元測
定装置によれば、信号伝送をディジタル伝送とし、情報
量の多いデータは伝送先で測定するようにしたので、デ
ータ伝送の信頼性の向上、及び信号線数の減少，伝送時
間の短縮を図ることができる効果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施例による周波数測定装置
の構成図。

【図２】上記実施例による周波数測定装置の動作を説明
するための図。

【図３】この発明の第２の実施例による周波数測定装置
の構成図。

【図４】この発明の第３の実施例による周波数測定装置
の構成図。

【図５】この発明の第４の実施例による時間間隔測定装
置の構成図。

【図６】上記実施例による時間間隔測定装置の動作波形
図。

【図７】この発明の第５の実施例による時間間隔測定装
置の構成図。

【図８】上記実施例による時間間隔測定装置の動作波形
図。

【図９】この発明の第６の実施例による時間間隔測定装
置の構成図。

【図１０】上記実施例による時間間隔測定装置の動作波
形図。

【図１１】この発明の第７の実施例によるパルス信号諸
元測定装置のブロック構成図。

【図１２】この発明の第８の実施例によるパルス信号諸
元測定装置のブロック構成図。

【図１３】この発明の第９の実施例によるパルス信号諸
元測定装置のブロック構成図。

【図１４】従来の周波数測定装置の構成図。

【図１５】従来の時間間隔測定装置のブロック構成図。

【図１６】上記時間間隔測定装置の動作波形図。

【図１７】従来のパルス信号諸元測定装置のブロック構
成図。

【符号の説明】

１０１ ＲＦ入力端子 １０２ 周波数変換器 １０３ 周波数算出回路 １０４ 出力端子 １０５ ２逓倍器 １０６ 増幅器 １０７ フィルタ １０８ ２逓倍器 ２０４ スタート信号入力 ２０５ ストップ信号入力 ２０８ ＤＣ電源 ２０９ スイッチ ２１０ 積分器 ２１０ａ オペレーションアンプ ２１０ｂ 抵抗 ２１０ｃ コンデンサ ２１１ スイッチ ２１２ Ａ／Ｄ変換器 ２１３ 時間データ出力 ２１４ 制御回路 ２１５ ＤＣ電源 ２１６ コンパレータ ２１７ パルスカウンタ ２１８ Ｖmax 検出回数データ出力 ２１９ ＯＲ回路 ２２０ 第１の制御回路 ２２１ 第２の制御回路 ２２２〜２２４ ＯＲ回路 ２２５ 入力順序判定回路 ２２６ 入力順序判定データ出力 ３０１ アナログ値のパルス信号 ３０２ Ａ／Ｄ変換回路 ３０３ ディジタル値のパルス信号 ３０４ スレッシュルド検出回路 ３０５ 信号検出信号 ３０６ パルス振幅測定回路 ３０７ パルス幅測定回路 ３０９ パルス振幅値 ３１０ パルス幅値 ３１１ パルス到来時刻値 ３１３ パルス情報 ３１４ データ送信回路 ３１５ 伝送データ ３１６ データ受信回路 ３１７ パルス振幅／パルス幅データ ３１８ パルス致来時刻測定回路 ３１９ データ合成回路 ３２０ パルス間隔測定回路 ３２１ パルス間隔値 ３２５ 空中線 ３２６ ソフトウェア系 ３２７ パルス信号諸元測定装置 ３２８ パルス信号諸元測定装置 ３２９ パルス信号諸元測定装置

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０１Ｓ 7/38 8940−5Ｊ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入力信号の周波数を算出する周波数測定
   装置において、 入力信号の周波数を逓倍して出力する逓倍器と、 入力信号の周波数の測定を行う周波数算出回路とを備
   え、 上記逓倍器で逓倍された入力信号を上記周波数算出回路
   に入力するように構成したことを特徴とする周波数測定
   装置。
2. 【請求項２】 請求項１記載の周波数測定装置におい
   て、 上記逓倍器を複数段直列接続したことを特徴とする周波
   数測定装置。
3. 【請求項３】 入力信号の周波数を算出する周波数測定
   装置において、 入力信号の周波数を増幅する増幅器と、 該増幅器出力から所望の周波数の信号を選択して取り出
   すフィルタ回路と、 上記入力信号の周波数の測定を行う周波数算出回路とを
   備え、 上記フィルタ回路により取り出された信号を上記周波数
   算出回路に入力するように構成したことを特徴とする周
   波数測定装置。
4. 【請求項４】 異なるタイミングで入力された２つの入
   力信号間の時間間隔を測定する時間間隔測定装置におい
   て、 最初の信号が入力されてから次の信号が入力されるまで
   の期間において動作するアナログ積分器と、 該アナログ積分器の出力をディジタル値に変換するＡ／
   Ｄ変換器とを備え、 上記２つの入力信号の入力時間間隔において得られたア
   ナログ積分器の電圧をＡ／Ｄ変換して上記時間間隔を測
   定するようにしたことを特徴とする時間間隔測定装置。
5. 【請求項５】 請求項４記載の時間間隔測定装置におい
   て、 上記積分器出力の最大値を検知して検知信号を出力する
   最大値検知器と、 該検知出力を受けて上記アナログ積分器の動作をリセッ
   トするリセットスイッチと、 上記最大値検知器から出力される上記検知信号の出力回
   数を計数するカウンタとを設け、 上記最初の信号が入力されてから次の信号が入力される
   までの期間における上記アナログ積分器の充，放電回
   数、及びその１回の充，放電時間との関係から上記２つ
   の入力信号間の時間間隔を測定することを特徴とする時
   間間隔測定装置。
6. 【請求項６】 請求項４記載の時間間隔測定装置におい
   て、 上記２つの入力信号として、それぞれパルス周期の異な
   る２種類の信号を用い、 上記入力された信号の種類を判定する信号判定回路を設
   けたことを特徴とする時間間隔測定装置。
7. 【請求項７】 入力されたアナログ値のパルス信号の諸
   元を測定するパルス信号諸元測定装置において、 上記パルス信号をディジタル値に変換するＡ／Ｄ変換器
   と、 上記ディジタル値に変換されたパルス信号から情報量の
   少ない信号諸元値を測定する第１の測定回路と、 上記ディジタル値に変換されたパルス信号から情報量の
   多い信号諸元値を測定する第２の測定回路と、 上記第１の測定回路出力を送信する送信回路と、 該送信回路出力を受ける受信回路と、 該受信回路出力および上記第２の測定回路出力とを受
   け、これら出力を合成して出力する合成回路とを備えた
   ことを特徴とするパルス信号諸元測定装置。
8. 【請求項８】 請求項７記載のパルス信号諸元測定装置
   において、 上記送信回路後段に、該送信回路出力を直列データに変
   換する並列／直列変換回路と、該並列／直列変換回路出
   力を受け、上記直列データを並列データに変換する直列
   ／並列変換回路とを設けたことを特徴とするパルス信号
   諸元測定装置。
9. 【請求項９】 請求項７記載のパルス信号諸元測定装置
   において、 上記第１の測定回路は、情報量の少ない信号諸元値とし
   て、パルス振幅値，パルス幅値を測定するものであり、 上記第２の測定回路は、情報量の多い信号諸元値とし
   て、パルス到来時刻値を測定するものであることを特徴
   とするパルス信号諸元測定装置。
10. 【請求項１０】 請求項９記載のパルス信号諸元測定装
    置において、 上記第２の測定回路は、情報量の多い信号諸元値とし
    て、パルス到来時刻値に加えて、パルス到来間隔値を測
    定するものであることを特徴とするパルス信号諸元測定
    装置。