JPH0611731A - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JPH0611731A JPH0611731A JP19324892A JP19324892A JPH0611731A JP H0611731 A JPH0611731 A JP H0611731A JP 19324892 A JP19324892 A JP 19324892A JP 19324892 A JP19324892 A JP 19324892A JP H0611731 A JPH0611731 A JP H0611731A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- pixel
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス液晶表示装置の画像書
き込み動作を安定化する。 【構成】 アクティブマトリクス液晶表示装置は、一対
の基板とその間に保持された液晶層とから構成されてい
る。一方の基板には、信号ライン２とゲートライン１が
行列状に配列されているとともに、各交点に画素電極及
びこの画素電極を駆動する画素トランジスタ４等からな
る液晶画素３が設けられている。他方の基板には対向電
極が形成されており所定の電位Ｖｃｏｍに保持されてい
る。信号ライン２には放電用トランジスタ７が接続され
ており、各行の液晶画素３に保持された画像信号の電位
を書き換える前に所定の電位例えば対向電極電位Ｖｃｏ
ｍに調整する様にしている。この為、極性反転駆動を行
なった場合従来に比し書き換えに必要な電荷の充電量が
約半減する。従って、速やかな書き換え動作が可能とな
り書き込み不足を抑制できる。
き込み動作を安定化する。 【構成】 アクティブマトリクス液晶表示装置は、一対
の基板とその間に保持された液晶層とから構成されてい
る。一方の基板には、信号ライン２とゲートライン１が
行列状に配列されているとともに、各交点に画素電極及
びこの画素電極を駆動する画素トランジスタ４等からな
る液晶画素３が設けられている。他方の基板には対向電
極が形成されており所定の電位Ｖｃｏｍに保持されてい
る。信号ライン２には放電用トランジスタ７が接続され
ており、各行の液晶画素３に保持された画像信号の電位
を書き換える前に所定の電位例えば対向電極電位Ｖｃｏ
ｍに調整する様にしている。この為、極性反転駆動を行
なった場合従来に比し書き換えに必要な電荷の充電量が
約半減する。従って、速やかな書き換え動作が可能とな
り書き込み不足を抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は行列状に配列された画素
を有するアクティブマトリクス液晶表示装置に関する。
より詳しくは、行毎に画像信号の書き換えを行なう際画
素電位の安定化を図る駆動技術に関する。
を有するアクティブマトリクス液晶表示装置に関する。
より詳しくは、行毎に画像信号の書き換えを行なう際画
素電位の安定化を図る駆動技術に関する。
【０００２】
【従来の技術】図６を参照して従来のアクティブマトリ
クス液晶表示装置の一般的な構成を簡潔に説明する。複
数のゲートライン１０１と複数の信号ライン１０２は互
いに直交する様に配列されている。各交点には液晶画素
１０３が形成されている。個々の画素１０３は液晶セル
ＬＣと補助容量ＣＳと画素トランジスタ１０４とから構
成されている。液晶セルは共通の対向電極と個々の画素
電極との間に挟持された液晶からなる。対向電極には一
定の電圧Ｖｃｏｍが印加されている。画素トランジスタ
１０４のゲート電極にはゲートライン１０１が接続され
ており、ドレイン電極には信号ライン１０２が接続され
ており、ソース電極には対応液晶セルの画素電極が接続
されている。画素トランジスタ１０４はゲートライン１
０１を介して選択された時信号ライン１０２から画像信
号をサンプリングし液晶セルＬＣを駆動する。液晶画素
１０３は線順次で行毎に選択される。選択された各行の
画素に対して、例えば点順次で画像信号が書き込まれ
る。
クス液晶表示装置の一般的な構成を簡潔に説明する。複
数のゲートライン１０１と複数の信号ライン１０２は互
いに直交する様に配列されている。各交点には液晶画素
１０３が形成されている。個々の画素１０３は液晶セル
ＬＣと補助容量ＣＳと画素トランジスタ１０４とから構
成されている。液晶セルは共通の対向電極と個々の画素
電極との間に挟持された液晶からなる。対向電極には一
定の電圧Ｖｃｏｍが印加されている。画素トランジスタ
１０４のゲート電極にはゲートライン１０１が接続され
ており、ドレイン電極には信号ライン１０２が接続され
ており、ソース電極には対応液晶セルの画素電極が接続
されている。画素トランジスタ１０４はゲートライン１
０１を介して選択された時信号ライン１０２から画像信
号をサンプリングし液晶セルＬＣを駆動する。液晶画素
１０３は線順次で行毎に選択される。選択された各行の
画素に対して、例えば点順次で画像信号が書き込まれ
る。
【０００３】一般に液晶の劣化を防ぐ為交流駆動が行な
われる。これは、対向電極の電位Ｖｃｏｍに対し画像信
号の振幅を正負に極性反転して行なう。極性反転は１フ
ィールド毎に行なう１Ｆ反転か、１行毎に行なう１Ｈ反
転の二通りの方法がある。１Ｆ反転はフリッカが生じる
という不具合があるので、一般的に１Ｈ反転が採用され
る事が多い。
われる。これは、対向電極の電位Ｖｃｏｍに対し画像信
号の振幅を正負に極性反転して行なう。極性反転は１フ
ィールド毎に行なう１Ｆ反転か、１行毎に行なう１Ｈ反
転の二通りの方法がある。１Ｆ反転はフリッカが生じる
という不具合があるので、一般的に１Ｈ反転が採用され
る事が多い。
【０００４】
【発明が解決しようとする課題】図７は１Ｈ反転駆動の
タイミングチャートである。行毎の画素選択は水平同期
信号ＨＤに従って制御される。画像信号の極性反転は水
平同期信号の周期に対応して行なわれる。例えば（ｊ−
１）行目の画素に対して正極性の画像信号が書き込まれ
た場合には、次のｊ行目の画素には負極性の画像信号が
書き込まれる。ｊ行目の画素が選択された状態で、水平
駆動回路のシフトレジスタに水平スタート信号ＨＳＴが
入力されると、各信号ラインを介して順次ｊ行目の画素
に画像信号が書き込まれる。
タイミングチャートである。行毎の画素選択は水平同期
信号ＨＤに従って制御される。画像信号の極性反転は水
平同期信号の周期に対応して行なわれる。例えば（ｊ−
１）行目の画素に対して正極性の画像信号が書き込まれ
た場合には、次のｊ行目の画素には負極性の画像信号が
書き込まれる。ｊ行目の画素が選択された状態で、水平
駆動回路のシフトレジスタに水平スタート信号ＨＳＴが
入力されると、各信号ラインを介して順次ｊ行目の画素
に画像信号が書き込まれる。
【０００５】１画素に割り当てられる書き込み時間はΔ
Ｔで表わされており、極めて短い。この１Ｈ反転駆動に
おいて各画素に画像信号を書き込む場合、前回の選択期
間中正極性の画像信号Ｖｃｏｍ＋Ｖを書き込んだ時に
は、今回の選択では負極性の画像信号Ｖｃｏｍ−Ｖを書
き込む事になる。しかしながら、当該画素には前回の画
像信号Ｖｃｏｍ＋Ｖが保持されているので、Ｖｃｏｍ−
Ｖを書き込む為には、２Ｖ分の電荷を画素に充電する必
要がある。しかしながら、各画素に割り当てられた書き
込み時間は極めて短い為、充電不足が生じ所定の画像信
号レベルが得られない為電圧シフトΔＶが生じ輝点欠陥
や表示ムラ等の画像不均一性が生じるという課題があっ
た。
Ｔで表わされており、極めて短い。この１Ｈ反転駆動に
おいて各画素に画像信号を書き込む場合、前回の選択期
間中正極性の画像信号Ｖｃｏｍ＋Ｖを書き込んだ時に
は、今回の選択では負極性の画像信号Ｖｃｏｍ−Ｖを書
き込む事になる。しかしながら、当該画素には前回の画
像信号Ｖｃｏｍ＋Ｖが保持されているので、Ｖｃｏｍ−
Ｖを書き込む為には、２Ｖ分の電荷を画素に充電する必
要がある。しかしながら、各画素に割り当てられた書き
込み時間は極めて短い為、充電不足が生じ所定の画像信
号レベルが得られない為電圧シフトΔＶが生じ輝点欠陥
や表示ムラ等の画像不均一性が生じるという課題があっ
た。
【０００６】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はアクティブマトリクス液晶表示装置
の極性反転駆動を行なう際画像信号の書き込み動作を安
定化する事を目的とする。かかる目的を達成する為に以
下の手段を講じた。即ち、本発明にかかるアクティブマ
トリクス液晶表示装置は、基本的な構成要素として、信
号ラインとゲートラインが行列状に配列され各交点に画
素電極及びこの画素電極を駆動する画素トランジスタを
有する一方の基板と、対向電極を有し前記一方の基板と
対向配置された他方の基板と、両方の基板に保持された
液晶層とから構成されている。本発明の特徴事項とし
て、各行の画素電極に保持される画像信号の電位を書き
換える前に所定の電位に調整する放電用素子を各信号ラ
インに接続するという手段を講じた。例えば、画素電極
の電位は放電により対向電極の電位と同電位に調整され
る。
題に鑑み、本発明はアクティブマトリクス液晶表示装置
の極性反転駆動を行なう際画像信号の書き込み動作を安
定化する事を目的とする。かかる目的を達成する為に以
下の手段を講じた。即ち、本発明にかかるアクティブマ
トリクス液晶表示装置は、基本的な構成要素として、信
号ラインとゲートラインが行列状に配列され各交点に画
素電極及びこの画素電極を駆動する画素トランジスタを
有する一方の基板と、対向電極を有し前記一方の基板と
対向配置された他方の基板と、両方の基板に保持された
液晶層とから構成されている。本発明の特徴事項とし
て、各行の画素電極に保持される画像信号の電位を書き
換える前に所定の電位に調整する放電用素子を各信号ラ
インに接続するという手段を講じた。例えば、画素電極
の電位は放電により対向電極の電位と同電位に調整され
る。
【０００７】
【作用】本発明においては、例えば（ｊ−１）行目の画
素電極に画像信号を書き込んだ後、ｊ行目の画素電極に
画像信号を書き込む直前信号ラインを介して当該ｊ行目
の画素電極に保持されていた前の電荷を放電用素子によ
り放電する様にしている。なお、この放電用素子は画素
トランジスタと同様に例えば薄膜トランジスタで構成す
る事ができる。この放電により、画素電極の電位は例え
ば対向電極電位Ｖｃｏｍと同電位になる様に調整され
る。従って、従来２Ｖ分の電荷を充電して画素書き込み
を行なう必要があったのに対して、本発明によれば１Ｖ
分に相当する電荷の充電で済み、書き込み不足による輝
点欠陥やムラ欠陥を改善する事ができる。なお上述の例
では画素電位を対向電極電位と等しくなる様にリセット
したが、本発明はこれに限られるものではない。極性反
転に応じて調整電位を適宜切り換える様にしても良い。
素電極に画像信号を書き込んだ後、ｊ行目の画素電極に
画像信号を書き込む直前信号ラインを介して当該ｊ行目
の画素電極に保持されていた前の電荷を放電用素子によ
り放電する様にしている。なお、この放電用素子は画素
トランジスタと同様に例えば薄膜トランジスタで構成す
る事ができる。この放電により、画素電極の電位は例え
ば対向電極電位Ｖｃｏｍと同電位になる様に調整され
る。従って、従来２Ｖ分の電荷を充電して画素書き込み
を行なう必要があったのに対して、本発明によれば１Ｖ
分に相当する電荷の充電で済み、書き込み不足による輝
点欠陥やムラ欠陥を改善する事ができる。なお上述の例
では画素電位を対向電極電位と等しくなる様にリセット
したが、本発明はこれに限られるものではない。極性反
転に応じて調整電位を適宜切り換える様にしても良い。
【０００８】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス液晶表示装置の基本的な構成を示す模式的なブロ
ック図である。本装置はｎ本のゲートライン１とｍ本の
信号ライン２とが互いに直交配列した構造を有してい
る。ゲートライン１と信号ライン２の各交点には液晶画
素３が形成されており、全体として行列状に集積され表
示画面を構成する。個々の液晶画素３は液晶セルＬＣと
補助容量ＣＳと画素トランジスタ４とから構成されてい
る。液晶セルＬＣは共通の対向電極と個々の画素電極と
の間に保持された液晶から構成されている。画素電極は
一方の基板内表面に形成され、対向電極は他方の基板の
内表面に形成される。画素トランジスタ４のゲート電極
はゲートライン１に接続され、ドレイン電極は信号ライ
ン２に接続され、ソース電極は対応する液晶画素３の画
素電極に接続される。画素トランジスタ４は例えば多結
晶シリコン薄膜からなる薄膜トランジスタである。
詳細に説明する。図１は本発明にかかるアクティブマト
リクス液晶表示装置の基本的な構成を示す模式的なブロ
ック図である。本装置はｎ本のゲートライン１とｍ本の
信号ライン２とが互いに直交配列した構造を有してい
る。ゲートライン１と信号ライン２の各交点には液晶画
素３が形成されており、全体として行列状に集積され表
示画面を構成する。個々の液晶画素３は液晶セルＬＣと
補助容量ＣＳと画素トランジスタ４とから構成されてい
る。液晶セルＬＣは共通の対向電極と個々の画素電極と
の間に保持された液晶から構成されている。画素電極は
一方の基板内表面に形成され、対向電極は他方の基板の
内表面に形成される。画素トランジスタ４のゲート電極
はゲートライン１に接続され、ドレイン電極は信号ライ
ン２に接続され、ソース電極は対応する液晶画素３の画
素電極に接続される。画素トランジスタ４は例えば多結
晶シリコン薄膜からなる薄膜トランジスタである。
【０００９】ｎ本のゲートライン１は垂直駆動回路を構
成する垂直シフトレジスタ５に接続されている。この垂
直シフトレジスタ５は一対のクロック信号ＶＣＫ１，Ｖ
ＣＫ２により駆動され、垂直スタート信号ＶＳＴに応答
して、順次ｎ本のゲートライン１を選択走査する。選択
走査された信号ライン２に接続する画素トランジスタ４
が導通し当該行に属する液晶画素３が一斉に選択され
る。
成する垂直シフトレジスタ５に接続されている。この垂
直シフトレジスタ５は一対のクロック信号ＶＣＫ１，Ｖ
ＣＫ２により駆動され、垂直スタート信号ＶＳＴに応答
して、順次ｎ本のゲートライン１を選択走査する。選択
走査された信号ライン２に接続する画素トランジスタ４
が導通し当該行に属する液晶画素３が一斉に選択され
る。
【００１０】一方ｍ本の信号ライン２は各々対応する水
平スイッチＨＳＷを介して画像信号ラインに接続されて
いる。この画像信号ラインには、例えばＲＧＢカラー画
像信号が供給される。各信号ライン２に接続された水平
スイッチＨＳＷは水平駆動回路を構成する水平シフトレ
ジスタ６により切り換え駆動される。水平シフトレジス
タ６は一対の水平クロック信号ＨＣＫ１，ＨＣＫ２に従
って動作し、水平スタート信号ＨＳＴに応答して順次Ｈ
ＳＷを切り換え選択する。順次導通した水平スイッチＨ
ＳＷを介して各信号ライン２に画像信号がサンプリング
され、選択された行の液晶画素３に画素トランジスタ４
を介して書き込まれる。水平スイッチＨＳＷや水平シフ
トレジスタ６あるいは垂直シフトレジスタ５を構成する
トランジスタ群も画素トランジスタ４と同様に多結晶シ
リコン等の薄膜トランジスタから構成されている。
平スイッチＨＳＷを介して画像信号ラインに接続されて
いる。この画像信号ラインには、例えばＲＧＢカラー画
像信号が供給される。各信号ライン２に接続された水平
スイッチＨＳＷは水平駆動回路を構成する水平シフトレ
ジスタ６により切り換え駆動される。水平シフトレジス
タ６は一対の水平クロック信号ＨＣＫ１，ＨＣＫ２に従
って動作し、水平スタート信号ＨＳＴに応答して順次Ｈ
ＳＷを切り換え選択する。順次導通した水平スイッチＨ
ＳＷを介して各信号ライン２に画像信号がサンプリング
され、選択された行の液晶画素３に画素トランジスタ４
を介して書き込まれる。水平スイッチＨＳＷや水平シフ
トレジスタ６あるいは垂直シフトレジスタ５を構成する
トランジスタ群も画素トランジスタ４と同様に多結晶シ
リコン等の薄膜トランジスタから構成されている。
【００１１】本発明の特徴事項として、各信号ライン２
には放電用素子例えば放電用トランジスタ７が接続され
ている。放電用トランジスタ７のゲート電極は共通に結
線されており制御信号ＶＳに応答してスイッチングを行
なう。個々の放電用トランジスタ７のドレイン電極は対
応する信号ライン２に接続されているとともに、そのソ
ース電極は対向電極に共通結線されている。個々の放電
用トランジスタ７は対応する信号ライン２を介して、選
択された行の液晶画素３に蓄積されていた電荷を放電し
対向電極電位Ｖｃｏｍにリセットする為のものである。
放電用トランジスタ７は例えば水平スイッチＨＳＷを構
成するトランジスタと同等のものでよく、ＨＳＷを形成
する際同時に薄膜トランジスタとして作成する事が可能
である。
には放電用素子例えば放電用トランジスタ７が接続され
ている。放電用トランジスタ７のゲート電極は共通に結
線されており制御信号ＶＳに応答してスイッチングを行
なう。個々の放電用トランジスタ７のドレイン電極は対
応する信号ライン２に接続されているとともに、そのソ
ース電極は対向電極に共通結線されている。個々の放電
用トランジスタ７は対応する信号ライン２を介して、選
択された行の液晶画素３に蓄積されていた電荷を放電し
対向電極電位Ｖｃｏｍにリセットする為のものである。
放電用トランジスタ７は例えば水平スイッチＨＳＷを構
成するトランジスタと同等のものでよく、ＨＳＷを形成
する際同時に薄膜トランジスタとして作成する事が可能
である。
【００１２】次に、図２，図３及び図４を参照して本発
明にかかるアクティブマトリクス液晶表示装置の動作を
詳細に説明する。最初に、図２は図１に示した垂直シフ
トレジスタの動作を説明する為のタイミングチャートで
ある。垂直シフトレジスタは垂直同期信号ＶＤに従って
フィールド毎にゲートラインの線順次走査を行なう。垂
直同期信号ＶＤが発生した後入力される垂直スタート信
号ＶＳＴに応答して垂直シフトレジスタ５は順次ゲート
信号をゲートラインに供給する。垂直シフトレジスタは
一対の垂直クロック信号ＶＣＫ１，ＶＣＫ２に応答して
動作し、１番目からｎ番目のゲートラインを線順次でア
クセスする。本実施例では１Ｈ反転駆動が行なわれる。
従って、ゲートラインの線順次選択に合わせて画像信号
の極性反転が行なわれる。
明にかかるアクティブマトリクス液晶表示装置の動作を
詳細に説明する。最初に、図２は図１に示した垂直シフ
トレジスタの動作を説明する為のタイミングチャートで
ある。垂直シフトレジスタは垂直同期信号ＶＤに従って
フィールド毎にゲートラインの線順次走査を行なう。垂
直同期信号ＶＤが発生した後入力される垂直スタート信
号ＶＳＴに応答して垂直シフトレジスタ５は順次ゲート
信号をゲートラインに供給する。垂直シフトレジスタは
一対の垂直クロック信号ＶＣＫ１，ＶＣＫ２に応答して
動作し、１番目からｎ番目のゲートラインを線順次でア
クセスする。本実施例では１Ｈ反転駆動が行なわれる。
従って、ゲートラインの線順次選択に合わせて画像信号
の極性反転が行なわれる。
【００１３】図３は図１に示した水平シフトレジスタの
動作を説明する為のタイミングチャートである。水平シ
フトレジスタ６は水平同期信号ＨＤに従って、選択され
た行の液晶画素に対する画像書き込みを制御する。本例
では、各行に対する書き込みは一斉に行なわれるのでは
なく、画素毎に順次行なわれる。水平同期信号ＨＤが発
生した後水平スタート信号ＨＳＴが水平シフトレジスタ
６に入力され動作を開始する。水平シフトレジスタ６は
一対の水平クロック信号ＨＣＫ１，ＨＣＫ２に従って駆
動し、順次水平スイッチＨＳＷを導通して、１番目から
ｍ番目の信号ラインに画像信号をサンプリングする。こ
の際、１Ｈ反転を行なうので、例えば１行前の（ｊ−
１）行目で正極性の画像信号が書き込まれた場合には、
今回のｊ行に対して負極性の画像信号が書き込まれる。
動作を説明する為のタイミングチャートである。水平シ
フトレジスタ６は水平同期信号ＨＤに従って、選択され
た行の液晶画素に対する画像書き込みを制御する。本例
では、各行に対する書き込みは一斉に行なわれるのでは
なく、画素毎に順次行なわれる。水平同期信号ＨＤが発
生した後水平スタート信号ＨＳＴが水平シフトレジスタ
６に入力され動作を開始する。水平シフトレジスタ６は
一対の水平クロック信号ＨＣＫ１，ＨＣＫ２に従って駆
動し、順次水平スイッチＨＳＷを導通して、１番目から
ｍ番目の信号ラインに画像信号をサンプリングする。こ
の際、１Ｈ反転を行なうので、例えば１行前の（ｊ−
１）行目で正極性の画像信号が書き込まれた場合には、
今回のｊ行に対して負極性の画像信号が書き込まれる。
【００１４】本発明の特徴事項として、制御信号ＶＳが
水平周期に従って生成される。図３に示す様に、制御信
号ＶＳのパルスは、水平同期信号ＨＤのパルスが発生し
た後水平スタート信号ＨＳＴのパルスが発生する直前に
出力される。換言すると、例えばｊ行目の画素が選択さ
れた直後で且つ画素に対する書き込みが開始される直前
に、制御信号ＶＳのパルスが発生する。従って、制御信
号ＶＳのパルスが発生した時点では、各信号ラインは対
応する画素トランジスタを介して画素電極に電気的に導
通しているが、未だ画像信号がサンプリング供給されて
いない状態にある。
水平周期に従って生成される。図３に示す様に、制御信
号ＶＳのパルスは、水平同期信号ＨＤのパルスが発生し
た後水平スタート信号ＨＳＴのパルスが発生する直前に
出力される。換言すると、例えばｊ行目の画素が選択さ
れた直後で且つ画素に対する書き込みが開始される直前
に、制御信号ＶＳのパルスが発生する。従って、制御信
号ＶＳのパルスが発生した時点では、各信号ラインは対
応する画素トランジスタを介して画素電極に電気的に導
通しているが、未だ画像信号がサンプリング供給されて
いない状態にある。
【００１５】図４は個々の放電用トランジスタの動作を
説明する為のタイミングチャートである。このタイミン
グチャートでは、前段の（ｊ−１）行の画素に対してＶ
ｃｏｍ＋Ｖの画像信号が書き込まれ、当該段のｊ行目の
画素に極性反転されたＶｃｏｍ−Ｖの画像信号が書き込
まれる。前述した様に、制御信号ＶＳのパルスが発生し
た時点では、既にｊ行目の画素が選択されている。従っ
て、各画素に保持されていた電荷は、放電用トランジス
タが一斉に導通する事により全ての信号ラインを介して
対向電極側に放電される。従って、画像信号レベルはＶ
ｃｏｍ＋Ｖから速やかに対向電極電位Ｖｃｏｍにまでリ
セットされる。その後、各信号ラインに順次極性反転さ
れた画像信号がサンプリングされる。１個の画素に割り
当てられた書き込み時間ΔＴの間に−Ｖ分に相当する電
荷を充電すれば良い。従来に比し電荷量が半減するの
で、十分な書き込みが行なえ電圧シフトΔＶは実質的に
零になる。
説明する為のタイミングチャートである。このタイミン
グチャートでは、前段の（ｊ−１）行の画素に対してＶ
ｃｏｍ＋Ｖの画像信号が書き込まれ、当該段のｊ行目の
画素に極性反転されたＶｃｏｍ−Ｖの画像信号が書き込
まれる。前述した様に、制御信号ＶＳのパルスが発生し
た時点では、既にｊ行目の画素が選択されている。従っ
て、各画素に保持されていた電荷は、放電用トランジス
タが一斉に導通する事により全ての信号ラインを介して
対向電極側に放電される。従って、画像信号レベルはＶ
ｃｏｍ＋Ｖから速やかに対向電極電位Ｖｃｏｍにまでリ
セットされる。その後、各信号ラインに順次極性反転さ
れた画像信号がサンプリングされる。１個の画素に割り
当てられた書き込み時間ΔＴの間に−Ｖ分に相当する電
荷を充電すれば良い。従来に比し電荷量が半減するの
で、十分な書き込みが行なえ電圧シフトΔＶは実質的に
零になる。
【００１６】図５は本発明にかかるアクティブマトリク
ス液晶表示装置の他の実施例を示す模式的なブロック図
である。基本的に、図１に示した実施例と同一の構成を
有しており、理解を容易にする為に対応する部分には対
応する参照番号あるいは参照符号を付してある。図１に
示す実施例と異なる点は、放電用トランジスタ７のソー
ス電極が対向電極に接続されているのではなく、共通の
切り換えスイッチＳＷを介して選択的に異なった２レベ
ルの定電位ラインに接続されている事である。２つの異
なった電位レベルは、例えばＶｃｏｍ＋Ｖ／２とＶｃｏ
ｍ−Ｖ／２とに設定されている。この切り換えスイッチ
ＳＷは極性反転に応じて交互に切り換え駆動される。例
えば、（ｊ−１）行目で正極性の画像信号を書き込む場
合にはＶｃｏｍ＋Ｖ／２側に切り換えられ、ｊ行目で負
極性の画像信号を書き込む場合にはＶｃｏｍ−Ｖ／２側
に接続される。この様にすると、ｊ行目の書き込み動作
を開始する直前に、各画素の電位はＶｃｏｍ−Ｖ／２に
リセットされる。従って、各画素に充電する電荷は最大
でＶ／２に相当する分で良く、一層書き込み効率が改善
できる。
ス液晶表示装置の他の実施例を示す模式的なブロック図
である。基本的に、図１に示した実施例と同一の構成を
有しており、理解を容易にする為に対応する部分には対
応する参照番号あるいは参照符号を付してある。図１に
示す実施例と異なる点は、放電用トランジスタ７のソー
ス電極が対向電極に接続されているのではなく、共通の
切り換えスイッチＳＷを介して選択的に異なった２レベ
ルの定電位ラインに接続されている事である。２つの異
なった電位レベルは、例えばＶｃｏｍ＋Ｖ／２とＶｃｏ
ｍ−Ｖ／２とに設定されている。この切り換えスイッチ
ＳＷは極性反転に応じて交互に切り換え駆動される。例
えば、（ｊ−１）行目で正極性の画像信号を書き込む場
合にはＶｃｏｍ＋Ｖ／２側に切り換えられ、ｊ行目で負
極性の画像信号を書き込む場合にはＶｃｏｍ−Ｖ／２側
に接続される。この様にすると、ｊ行目の書き込み動作
を開始する直前に、各画素の電位はＶｃｏｍ−Ｖ／２に
リセットされる。従って、各画素に充電する電荷は最大
でＶ／２に相当する分で良く、一層書き込み効率が改善
できる。
【００１７】
【発明の効果】以上説明した様に、本発明によれば、ア
クティブマトリクス液晶表示装置において、各信号ライ
ン毎に画像信号サンプリング用の水平スイッチトランジ
スタとは別に、追加の放電用トランジスタを接続し、各
行の書き込み動作を行なう直前に、一旦当該行の画素に
保持されていた信号電荷を放電する様にしている。例え
ば、画像信号を書き込む直前に信号ラインの電位は対向
電極電位にリセットされる。従って、極性反転された画
像信号を画素に書き込む際には従来必要とした電荷量の
半分程度の電荷を充電すれば良く、書き込み不足による
輝点欠陥やムラ不良を改善する事ができ、均一な表示画
面を得る事が可能になるという効果がある。
クティブマトリクス液晶表示装置において、各信号ライ
ン毎に画像信号サンプリング用の水平スイッチトランジ
スタとは別に、追加の放電用トランジスタを接続し、各
行の書き込み動作を行なう直前に、一旦当該行の画素に
保持されていた信号電荷を放電する様にしている。例え
ば、画像信号を書き込む直前に信号ラインの電位は対向
電極電位にリセットされる。従って、極性反転された画
像信号を画素に書き込む際には従来必要とした電荷量の
半分程度の電荷を充電すれば良く、書き込み不足による
輝点欠陥やムラ不良を改善する事ができ、均一な表示画
面を得る事が可能になるという効果がある。
【図１】本発明にかかるアクティブマトリクス液晶表示
装置の一実施例を示す模式的なブロック図である。
装置の一実施例を示す模式的なブロック図である。
【図２】図１に示す実施例に含まれる垂直シフトレジス
タの動作を説明する為のタイミングチャートである。
タの動作を説明する為のタイミングチャートである。
【図３】同じく水平シフトレジスタの動作を説明する為
のタイミングチャートである。
のタイミングチャートである。
【図４】同じく放電用トランジスタの動作を説明する為
のタイミングチャートである。
のタイミングチャートである。
【図５】本発明にかかるアクティブマトリクス液晶表示
装置の他の実施例を示す模式的なブロック図である。
装置の他の実施例を示す模式的なブロック図である。
【図６】従来のアクティブマトリクス液晶表示装置の一
般的な構成を示すブロック図である。
般的な構成を示すブロック図である。
【図７】従来のアクティブマトリクス液晶表示装置の課
題を説明する為のタイミングチャートである。
題を説明する為のタイミングチャートである。
１ ゲートライン ２ 信号ライン ３ 液晶画素 ４ 画素トランジスタ ５ 垂直シフトレジスタ ６ 水平シフトレジスタ ７ 放電用トランジスタ ＬＣ 液晶セル Ｖｃｏｍ 対向電極電位 ＶＳ 制御信号
Claims (7)
- 【請求項１】 信号ラインとゲートラインが行列状に配
列され、各交点に画素電極及びこの画素電極を駆動する
画素トランジスタを有する一方の基板と、対向電極を有
し前記一方の基板と対向配置された他方の基板と、両方
の基板に保持された液晶層とを有するアクティブマトリ
クス液晶表示装置において、 各行の画素電極に保持された画像信号の電位を書き換え
る前に所定の電位に調整する放電用素子を各信号ライン
に接続した事を特徴とするアクティブマトリクス液晶表
示装置。 - 【請求項２】 前記画素トランジスタが多結晶半導体膜
からなる薄膜トランジスタであるとともに、前記一方の
基板上に水平駆動回路及び垂直駆動回路が形成されてい
る事を特徴とする請求項１記載のアクティブマトリクス
液晶表示装置。 - 【請求項３】 画素電極の電位が、放電により対向電極
の電位と同電位に調整される事を特徴とする請求項１記
載のアクティブマトリクス液晶表示装置。 - 【請求項４】 画像信号の反転に応じて信号ラインの電
位を異なる２レベルの電位に切り換える手段を、前記放
電用素子に接続した事を特徴とする請求項１記載のアク
ティブマトリクス液晶表示装置。 - 【請求項５】 前記放電用素子も薄膜トランジスタから
構成されている事を特徴とする請求項２記載の液晶表示
装置。 - 【請求項６】 信号ラインとゲートラインが行列状に配
列され、各交点に画素電極及びこの画素電極を駆動する
画素トランジスタを有する一方の基板と、対向電極を有
し前記一方の基板と対向配置された他方の基板と、両方
の基板に保持された液晶層とを有するアクティブマトリ
クス液晶表示装置の駆動方法において、 （ｊ−１）行目の画素電極に画像信号を書き込んだ後、
ｊ行目の画素電極に画像信号を書き込む直前信号ライン
を介して当該ｊ行目の画素電極に保持されていた前の電
荷を放電する事を特徴とするアクティブマトリクス液晶
表示装置の駆動方法。 - 【請求項７】 当該画素電極の電位を対向電極電位まで
放電した後、画像信号の書き込みを行なう事を特徴とす
る請求項６記載のアクティブマトリクス液晶表示装置の
駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19324892A JP3128965B2 (ja) | 1992-06-25 | 1992-06-25 | アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19324892A JP3128965B2 (ja) | 1992-06-25 | 1992-06-25 | アクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0611731A true JPH0611731A (ja) | 1994-01-21 |
| JP3128965B2 JP3128965B2 (ja) | 2001-01-29 |
Family
ID=16304799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19324892A Ceased JP3128965B2 (ja) | 1992-06-25 | 1992-06-25 | アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128965B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185115A (ja) * | 1997-07-16 | 1999-03-30 | Seiko Epson Corp | 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器 |
| JP2002244622A (ja) * | 2001-02-14 | 2002-08-30 | Hitachi Ltd | 液晶駆動回路および液晶表示装置 |
| JP2003295829A (ja) * | 2002-03-28 | 2003-10-15 | Seiko Epson Corp | 電気光学装置及びその駆動方法並びに電子機器及び投射型表示装置 |
| KR100419088B1 (ko) * | 1996-08-30 | 2004-04-03 | 삼성전자주식회사 | 공통 전압 자동 조절 장치 |
| JP2004206075A (ja) * | 2002-12-10 | 2004-07-22 | Hitachi Ltd | 液晶表示装置の駆動方法および液晶表示装置 |
| JP2004233386A (ja) * | 2003-01-28 | 2004-08-19 | Sony Corp | 液晶駆動回路及びアクティブマトリクス型液晶表示装置 |
| US7091965B2 (en) | 2002-02-08 | 2006-08-15 | Seiko Epson Corporation | Display device, method of driving the same, and electronic equipment |
| JP2006308982A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| JP2008146086A (ja) * | 2007-12-28 | 2008-06-26 | Seiko Epson Corp | 電気光学装置の駆動方法 |
| US20090021511A1 (en) * | 2007-07-17 | 2009-01-22 | Au Optronics Corp. | Voltaic Level Adjusting Circuit, Method, and Display Apparatus Comprising the Same |
| US8159438B2 (en) | 2002-04-30 | 2012-04-17 | Sony Corporation | Liquid crystal display device, drive method thereof, and mobile terminal |
-
1992
- 1992-06-25 JP JP19324892A patent/JP3128965B2/ja not_active Ceased
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419088B1 (ko) * | 1996-08-30 | 2004-04-03 | 삼성전자주식회사 | 공통 전압 자동 조절 장치 |
| JPH1185115A (ja) * | 1997-07-16 | 1999-03-30 | Seiko Epson Corp | 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器 |
| JP2002244622A (ja) * | 2001-02-14 | 2002-08-30 | Hitachi Ltd | 液晶駆動回路および液晶表示装置 |
| US7091965B2 (en) | 2002-02-08 | 2006-08-15 | Seiko Epson Corporation | Display device, method of driving the same, and electronic equipment |
| JP2003295829A (ja) * | 2002-03-28 | 2003-10-15 | Seiko Epson Corp | 電気光学装置及びその駆動方法並びに電子機器及び投射型表示装置 |
| US8159438B2 (en) | 2002-04-30 | 2012-04-17 | Sony Corporation | Liquid crystal display device, drive method thereof, and mobile terminal |
| JP2004206075A (ja) * | 2002-12-10 | 2004-07-22 | Hitachi Ltd | 液晶表示装置の駆動方法および液晶表示装置 |
| JP2004233386A (ja) * | 2003-01-28 | 2004-08-19 | Sony Corp | 液晶駆動回路及びアクティブマトリクス型液晶表示装置 |
| JP2006308982A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| US20090021511A1 (en) * | 2007-07-17 | 2009-01-22 | Au Optronics Corp. | Voltaic Level Adjusting Circuit, Method, and Display Apparatus Comprising the Same |
| JP2008146086A (ja) * | 2007-12-28 | 2008-06-26 | Seiko Epson Corp | 電気光学装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3128965B2 (ja) | 2001-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7403185B2 (en) | Liquid crystal display device and method of driving the same | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| US7136040B1 (en) | Liquid crystal display and a method for driving the same | |
| US7193601B2 (en) | Active matrix liquid crystal display | |
| NL1002584C2 (nl) | Aandrijf schakeling. | |
| US8232932B2 (en) | Display device | |
| JPH075852A (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
| KR101026802B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US7173592B2 (en) | Display device and its driving method, and projection-type display device | |
| US20060119755A1 (en) | Liquid crystal display device | |
| KR100678544B1 (ko) | 액정 표시 장치 | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US7463232B2 (en) | Thin film transistor LCD structure and driving method thereof | |
| JPH0980386A (ja) | 液晶表示装置 | |
| JP2002503358A (ja) | アクティブマトリックス液晶表示装置 | |
| JP4007239B2 (ja) | 表示装置 | |
| JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JPH07199154A (ja) | 液晶表示装置 | |
| JP2004354742A (ja) | 液晶表示装置、液晶表示装置の駆動方法および製造方法 | |
| JP3900256B2 (ja) | 液晶駆動装置および液晶表示装置 | |
| JPH10186326A (ja) | マトリックス型液晶表示装置 | |
| JP3481349B2 (ja) | 画像表示装置 | |
| JP2008233283A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0973065A (ja) | 液晶駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition |