JPH06117942A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06117942A JPH06117942A JP4266390A JP26639092A JPH06117942A JP H06117942 A JPH06117942 A JP H06117942A JP 4266390 A JP4266390 A JP 4266390A JP 26639092 A JP26639092 A JP 26639092A JP H06117942 A JPH06117942 A JP H06117942A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- temperature
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】
【目的】主半導体素子の過熱保護のための温度検出用素
子を他の素子の寄生効果による破壊が起こることなく、
しかも正確に温度を検出できるように内蔵した半導体装
置を提供する。 【構成】温度検出用素子を主半導体素子の半導体素子上
に絶縁膜を介して形成した半導体層を用いて作成する。
半導体素体に集積するのではないため寄生効果は生じな
い。温度検出用素子としては、例えば多結晶シリコン層
に不純物を注入して形成したｐ+ 層とｎ+ 層からなるダ
イオードを用い、そのアバランシエ電圧の温度変化を利
用して主半導体素子を過熱から保護する。
子を他の素子の寄生効果による破壊が起こることなく、
しかも正確に温度を検出できるように内蔵した半導体装
置を提供する。 【構成】温度検出用素子を主半導体素子の半導体素子上
に絶縁膜を介して形成した半導体層を用いて作成する。
半導体素体に集積するのではないため寄生効果は生じな
い。温度検出用素子としては、例えば多結晶シリコン層
に不純物を注入して形成したｐ+ 層とｎ+ 層からなるダ
イオードを用い、そのアバランシエ電圧の温度変化を利
用して主半導体素子を過熱から保護する。
Description
【０００１】
【産業上の利用分野】本発明は、電力のスイッチングに
用いられる過熱保護機能を内蔵した半導体装置に関す
る。
用いられる過熱保護機能を内蔵した半導体装置に関す
る。
【０００２】
【従来の技術】電力のスイッチングに用いられる半導体
装置は、過電流により熱的破壊が起こるおそれがある。
そのために過熱保護機能を内蔵していることが望まれ
る。このような過熱保護機能には、ダイオードの順特性
あるいは逆特性の温度による変化が利用される。図２は
従来の過熱保護機能付きの絶縁ゲート型バイポーラトラ
ンジスタ（以下ＩＧＢＴと記す）を示す。ＩＧＢＴは、
ｐ+ 基板３の上にｎ+ バッファ層を介して積層されたｎ
- 層１の表面層に選択的にｐベース層領域４を、さらに
そのｐベース層領域４の表面層に選択的にｎ+ ソース領
域５をそれぞれ形成し、ｐベース領域４およびｎ+ ソー
ス領域５の表面をソース端子Ｓに接続されるソース電極
６により電気的に短絡し、ｐベース領域４のｎ+ ソース
領域５とｎ-層１の露出部とにはさまれた領域の上にゲ
ート酸化膜７を介してソース電極６と絶縁膜９で絶縁さ
れるゲート電極８を設け、さらにｐ+ 基板３の裏面にド
レイン端子Ｄに接続されるドレイン電極１０を接触させ
ることによりできあがる。過熱検出用ダイオードは、ｎ
+ 層１の表面層にｐベース領域４を距離をとって形成さ
れたｐ+ 領域２１と、その表面層に選択的に形成された
ｎ+ 領域２２とからなる。そしてｐ+ 領域２１にアノー
ド端子Ａに接続されるアノード電極１１、ｎ+ 領域２３
にカソード端子Ｃに接続されるカソード電極１２が接続
している。通常のスイッチング動作では、ゲート電極８
にしきい値以上の電圧を印加すると、ｎ+ソース領域５
から電子がｎ- 層１、ｎ+ バッファ層２に注入される。
ｐ+ 基板１０には正の電圧がかかつており、このｐ+ 領
域３から正孔の注入がおこり、内蔵されているｐ+ 基板
３、ｎ+ バッファ層２およびｎ- 層１、ｐベース領域４
からなるＰＮＰトランジスタが動作し、ＩＧＢＴがオン
する。このＩＧＢＴは、ゲート電極８にしきい値以下の
電圧を印加すると、ｎ+ ソース領域４からの電子注入が
止まるのでオフすることができる。ＩＧＢＴを一定の周
波数で動作させた場合、素子のスイッチング損失や定常
損失によって熱が発生し、ｎ- 層１全体の温度が上昇す
る。
装置は、過電流により熱的破壊が起こるおそれがある。
そのために過熱保護機能を内蔵していることが望まれ
る。このような過熱保護機能には、ダイオードの順特性
あるいは逆特性の温度による変化が利用される。図２は
従来の過熱保護機能付きの絶縁ゲート型バイポーラトラ
ンジスタ（以下ＩＧＢＴと記す）を示す。ＩＧＢＴは、
ｐ+ 基板３の上にｎ+ バッファ層を介して積層されたｎ
- 層１の表面層に選択的にｐベース層領域４を、さらに
そのｐベース層領域４の表面層に選択的にｎ+ ソース領
域５をそれぞれ形成し、ｐベース領域４およびｎ+ ソー
ス領域５の表面をソース端子Ｓに接続されるソース電極
６により電気的に短絡し、ｐベース領域４のｎ+ ソース
領域５とｎ-層１の露出部とにはさまれた領域の上にゲ
ート酸化膜７を介してソース電極６と絶縁膜９で絶縁さ
れるゲート電極８を設け、さらにｐ+ 基板３の裏面にド
レイン端子Ｄに接続されるドレイン電極１０を接触させ
ることによりできあがる。過熱検出用ダイオードは、ｎ
+ 層１の表面層にｐベース領域４を距離をとって形成さ
れたｐ+ 領域２１と、その表面層に選択的に形成された
ｎ+ 領域２２とからなる。そしてｐ+ 領域２１にアノー
ド端子Ａに接続されるアノード電極１１、ｎ+ 領域２３
にカソード端子Ｃに接続されるカソード電極１２が接続
している。通常のスイッチング動作では、ゲート電極８
にしきい値以上の電圧を印加すると、ｎ+ソース領域５
から電子がｎ- 層１、ｎ+ バッファ層２に注入される。
ｐ+ 基板１０には正の電圧がかかつており、このｐ+ 領
域３から正孔の注入がおこり、内蔵されているｐ+ 基板
３、ｎ+ バッファ層２およびｎ- 層１、ｐベース領域４
からなるＰＮＰトランジスタが動作し、ＩＧＢＴがオン
する。このＩＧＢＴは、ゲート電極８にしきい値以下の
電圧を印加すると、ｎ+ ソース領域４からの電子注入が
止まるのでオフすることができる。ＩＧＢＴを一定の周
波数で動作させた場合、素子のスイッチング損失や定常
損失によって熱が発生し、ｎ- 層１全体の温度が上昇す
る。
【０００３】図３はｐ+ 領域２１とｎ+ 領域２２とから
なる過熱検出ダイオードの順方向Ｉ−Ｖ特性を示し、線
３１は室温時、線３２は高温時である。従ってｎ- 層１
の温度上昇を飽和電圧の低下から検知できるので電極１
１、１２から取出す電気信号によって、例えばゲート電
極８への印加電圧を下げることにより電流を制限する動
作を行わせれば、ＩＧＢＴを過熱から保護することがで
きる。図４は過熱検出ダイオードの逆方向もれ電流特性
を示し、点４１は室温時、点４２高温時の一定電圧に対
するもれ電流である。従ってもれ電流の増加から温度上
昇を検知して電流を制限する動作を行わせることもでき
る。
なる過熱検出ダイオードの順方向Ｉ−Ｖ特性を示し、線
３１は室温時、線３２は高温時である。従ってｎ- 層１
の温度上昇を飽和電圧の低下から検知できるので電極１
１、１２から取出す電気信号によって、例えばゲート電
極８への印加電圧を下げることにより電流を制限する動
作を行わせれば、ＩＧＢＴを過熱から保護することがで
きる。図４は過熱検出ダイオードの逆方向もれ電流特性
を示し、点４１は室温時、点４２高温時の一定電圧に対
するもれ電流である。従ってもれ電流の増加から温度上
昇を検知して電流を制限する動作を行わせることもでき
る。
【０００４】
【発明が解決しようとする課題】しかし、図２に示した
半導体装置のＩＧＢＴをターンオフする際、ｎ- 層１か
ら少数キャリアである正孔がｐ+ 領域２１に注入され、
ｐ+ 基板３、ｎ+ バッファ層２およびｎ- 層１、ダイオ
ードｐ+ 領域２１、ｎ+ 領域２２からなる寄生サイリス
タが誤動作し、ゲート電極８による制御ができなくな
り、ラッチアップ破壊に至る。このような寄生サイリス
タの形成を避けるために、温度検出用素子を保護対象素
子と別個にして外付けすれば、保護対象素子の半導体素
体の正確な温度検出ができない。
半導体装置のＩＧＢＴをターンオフする際、ｎ- 層１か
ら少数キャリアである正孔がｐ+ 領域２１に注入され、
ｐ+ 基板３、ｎ+ バッファ層２およびｎ- 層１、ダイオ
ードｐ+ 領域２１、ｎ+ 領域２２からなる寄生サイリス
タが誤動作し、ゲート電極８による制御ができなくな
り、ラッチアップ破壊に至る。このような寄生サイリス
タの形成を避けるために、温度検出用素子を保護対象素
子と別個にして外付けすれば、保護対象素子の半導体素
体の正確な温度検出ができない。
【０００５】本発明の目的は、この問題を解決し、寄生
素子を形成することなく、しかも保護対象素子の半導体
素体の温度を正確に反映する特性を示す温度検出用素子
を内蔵する半導体装置を提供することにある。
素子を形成することなく、しかも保護対象素子の半導体
素体の温度を正確に反映する特性を示す温度検出用素子
を内蔵する半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、主半導体素子のほかにその素子の過熱
保護のための温度検出用素子とを備えた半導体装置にお
いて、温度検出用素子が主半導体素子の半導体素体の表
面上に絶縁膜を介して形成された半導体層を基体とする
ものとする。そして、温度検出用素子が主半導体素子の
表面上に絶縁膜を介して形成された半導体層の第一導電
形の領域とその領域に隣接する第二導電形の領域よりな
るダイオードであること、そのダイオードの半導体層が
多結晶シリコン層であること、さらにそのダイオードの
領域の少なくとも一方が５×１０ 14Cm-2以下のドーズ量
の不純物導入によって形成されたことが有効である。
めに、本発明は、主半導体素子のほかにその素子の過熱
保護のための温度検出用素子とを備えた半導体装置にお
いて、温度検出用素子が主半導体素子の半導体素体の表
面上に絶縁膜を介して形成された半導体層を基体とする
ものとする。そして、温度検出用素子が主半導体素子の
表面上に絶縁膜を介して形成された半導体層の第一導電
形の領域とその領域に隣接する第二導電形の領域よりな
るダイオードであること、そのダイオードの半導体層が
多結晶シリコン層であること、さらにそのダイオードの
領域の少なくとも一方が５×１０ 14Cm-2以下のドーズ量
の不純物導入によって形成されたことが有効である。
【０００７】
【作用】温度検出素子が保護対称である主素子の半導体
素体に接して形成されるため、半導体素体の温度を正確
に検出できるが、半導体素体とは電気的に絶縁されてい
るために他の素子の寄生効果による破壊の起きることが
ない。
素体に接して形成されるため、半導体素体の温度を正確
に検出できるが、半導体素体とは電気的に絶縁されてい
るために他の素子の寄生効果による破壊の起きることが
ない。
【０００８】
【実施例】図１は、図２の半導体装置と同一の機能をも
つ本発明の一実施例の半導体装置を示し、図２と共通の
部分には同一の符号が付されている。図２と異なる点
は、過熱検出用ダイオードがｎ- 層１の表面層に形成さ
れないで、表面上のゲート酸化膜７につづく０．６〜
１．０μｍの厚さの絶縁膜１３の上に堆積した約１μｍ
の厚さの多結晶シリコン層にイオン注入して形成したｐ
+ 層１４とｎ+ 層１５とからなることである。そして、
このｐ+ 多結晶シリコン層１４、ｎ+ 多結晶シリコン層
１５の表面上に、端子Ａに接続されるアノード電極１
１、端子Ｃに接続されるカソード電極１２がそれぞれ設
けられている。
つ本発明の一実施例の半導体装置を示し、図２と共通の
部分には同一の符号が付されている。図２と異なる点
は、過熱検出用ダイオードがｎ- 層１の表面層に形成さ
れないで、表面上のゲート酸化膜７につづく０．６〜
１．０μｍの厚さの絶縁膜１３の上に堆積した約１μｍ
の厚さの多結晶シリコン層にイオン注入して形成したｐ
+ 層１４とｎ+ 層１５とからなることである。そして、
このｐ+ 多結晶シリコン層１４、ｎ+ 多結晶シリコン層
１５の表面上に、端子Ａに接続されるアノード電極１
１、端子Ｃに接続されるカソード電極１２がそれぞれ設
けられている。
【０００９】このアノード電極１１およびカソード電極
１２から得られるダイオードの順方向特性あるいは逆方
向特性に依存する信号を、端子ＡおよびＣからゲート電
圧の制御回路に入力してＩＧＢＴを過熱より保護する。
この半導体装置では、温度検出用のダイオードがｎ- 層
と絶縁膜１３を介して形成されているので、ターンオフ
時のｄｖ／ｄｔによるキャリアによって寄生サイリスタ
が動作するのを阻止することができる。なお、逆方向の
降服電圧を温度上昇の検知に用いる場合、図５に示すよ
うに室温での逆方向Ｉ−Ｖ特性４３と高温での逆方向Ｉ
−Ｖ特性４４とがソフトであると、電圧検知の分解能が
低下し、これが温度検出の誤差につながる。しかし、ｐ
+ 多結晶シリコン層１４、ｎ+ 多結晶シリコン層１５の
いずれか一方が５×１０14Cm-2以下のドーズ量のイオン
注入によって形成された場合には、逆方向Ｉ−Ｖ特性は
図６に示すようにアバランシエ特性となり、温度上昇と
共にアバランシエ電圧が上昇し、温度検出の分解能が向
上した。
１２から得られるダイオードの順方向特性あるいは逆方
向特性に依存する信号を、端子ＡおよびＣからゲート電
圧の制御回路に入力してＩＧＢＴを過熱より保護する。
この半導体装置では、温度検出用のダイオードがｎ- 層
と絶縁膜１３を介して形成されているので、ターンオフ
時のｄｖ／ｄｔによるキャリアによって寄生サイリスタ
が動作するのを阻止することができる。なお、逆方向の
降服電圧を温度上昇の検知に用いる場合、図５に示すよ
うに室温での逆方向Ｉ−Ｖ特性４３と高温での逆方向Ｉ
−Ｖ特性４４とがソフトであると、電圧検知の分解能が
低下し、これが温度検出の誤差につながる。しかし、ｐ
+ 多結晶シリコン層１４、ｎ+ 多結晶シリコン層１５の
いずれか一方が５×１０14Cm-2以下のドーズ量のイオン
注入によって形成された場合には、逆方向Ｉ−Ｖ特性は
図６に示すようにアバランシエ特性となり、温度上昇と
共にアバランシエ電圧が上昇し、温度検出の分解能が向
上した。
【００１０】
【発明の効果】本発明によれば、温度検出素子を主素子
の半導体素体上に絶縁膜を介して設けることにより、寄
生素子が形成されることがなくなり、しかも半導体素体
の温度を正確に検出できるため、安全動作領域の拡大し
た過熱保護機能内蔵の半導体装置が得られた。
の半導体素体上に絶縁膜を介して設けることにより、寄
生素子が形成されることがなくなり、しかも半導体素体
の温度を正確に検出できるため、安全動作領域の拡大し
た過熱保護機能内蔵の半導体装置が得られた。
【図１】本発明の一実施例のＩＧＢＴを主素子とする過
熱保護機能内蔵の半導体装置の断面図
熱保護機能内蔵の半導体装置の断面図
【図２】従来のＩＧＢＴを主素子とする過熱保護機能内
蔵の半導体装置の断面図
蔵の半導体装置の断面図
【図３】温度検出用ダイオードの順方向電流電圧温度特
性線図
性線図
【図４】温度検出用ダイオードの逆方向もれ電流温度特
性図
性図
【図５】温度検出用ダイオードの逆方向電流電圧温度特
性線図
性線図
【図６】本発明の一実施例の半導体装置の温度検出用ダ
イオートの逆方向電流電圧温度特性線図
イオートの逆方向電流電圧温度特性線図
１ ｎ- 層 ２ ｎ+ バッファ層 ３ ｐ+ 基板 ４ ｐベース領域 ５ ｎ+ ソース領域 ６ ソース電極 ７ ゲート酸化膜 ８ ゲート電極 １０ ドレイン電極 １１ アノード電極 １２ カソード電極 １３ 絶縁膜 １４ ｐ+ 多結晶シリコン層 １５ ｎ+ 多結晶シリコン層
Claims (4)
- 【請求項１】主半導体素子のほかにその素子の過熱保護
のための温度検出用素子を備えたものにおいて、温度検
出用素子が主半導体素子の半導体素体の表面上に絶縁膜
を介して形成された半導体層を基体とすることを特徴と
する半導体装置。 - 【請求項２】温度検出用素子が主半導体素子の表面上に
絶縁膜を介して形成された半導体層の第一導電形の領域
とその領域に隣接する第二導電形の領域とよりなるダイ
オードである請求項１記載の半導体装置。 - 【請求項３】半導体層が多結晶シリコン層である請求項
２記載の半導体装置。 - 【請求項４】ダイオードの領域の少なくとも一方が５×
１０14Cm-2以下のドーズ量の不純物導入によって形成さ
れた請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4266390A JPH06117942A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4266390A JPH06117942A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06117942A true JPH06117942A (ja) | 1994-04-28 |
Family
ID=17430274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4266390A Pending JPH06117942A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06117942A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004017507A1 (ja) * | 2002-08-13 | 2004-02-26 | Sanken Electric Co., Ltd. | 過熱保護装置 |
| US7566845B2 (en) | 2005-12-20 | 2009-07-28 | Sanken Electric Co., Ltd. | Overheat protection circuit for power supply devices and direct-current power supply device |
| JP2009283717A (ja) * | 2008-05-22 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US8089134B2 (en) | 2008-02-06 | 2012-01-03 | Fuji Electric Sytems Co., Ltd. | Semiconductor device |
| WO2013015014A1 (ja) | 2011-07-22 | 2013-01-31 | 富士電機株式会社 | 超接合半導体装置 |
| CN105308754A (zh) * | 2013-12-12 | 2016-02-03 | 富士电机株式会社 | 半导体装置及其制造方法 |
| CN109728081A (zh) * | 2017-10-31 | 2019-05-07 | 比亚迪股份有限公司 | 一种igbt芯片及其制备方法 |
-
1992
- 1992-10-06 JP JP4266390A patent/JPH06117942A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004017507A1 (ja) * | 2002-08-13 | 2004-02-26 | Sanken Electric Co., Ltd. | 過熱保護装置 |
| US7215525B2 (en) | 2002-08-13 | 2007-05-08 | Sanken Electric Co., Ltd. | Overheat protector for a dc-to-dc converter or the like |
| US7566845B2 (en) | 2005-12-20 | 2009-07-28 | Sanken Electric Co., Ltd. | Overheat protection circuit for power supply devices and direct-current power supply device |
| US8089134B2 (en) | 2008-02-06 | 2012-01-03 | Fuji Electric Sytems Co., Ltd. | Semiconductor device |
| JP2009283717A (ja) * | 2008-05-22 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US7943439B2 (en) | 2008-05-22 | 2011-05-17 | Fuji Electric Systems Co., Ltd. | Method for manufacturing semiconductor apparatus |
| WO2013015014A1 (ja) | 2011-07-22 | 2013-01-31 | 富士電機株式会社 | 超接合半導体装置 |
| CN105308754A (zh) * | 2013-12-12 | 2016-02-03 | 富士电机株式会社 | 半导体装置及其制造方法 |
| US9780012B2 (en) | 2013-12-12 | 2017-10-03 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| DE112014005661B4 (de) | 2013-12-12 | 2023-01-12 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| CN109728081A (zh) * | 2017-10-31 | 2019-05-07 | 比亚迪股份有限公司 | 一种igbt芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631494A (en) | Power semiconductor device with low on-state voltage | |
| JP3538505B2 (ja) | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 | |
| JP3914328B2 (ja) | 電流検出セル付トレンチゲート半導体装置および電力変換装置 | |
| US4139935A (en) | Over voltage protective device and circuits for insulated gate transistors | |
| US5557128A (en) | Insulated-gate type bipolar transistor | |
| JP3294895B2 (ja) | 半導体デバイス | |
| US4072976A (en) | Gate protection device for MOS circuits | |
| JPH0752771B2 (ja) | 半導体装置 | |
| US5936267A (en) | Insulated gate thyristor | |
| US4509089A (en) | Two-pole overcurrent protection device | |
| US5559355A (en) | Vertical MOS semiconductor device | |
| JPH0851202A (ja) | 半導体双方向性スイッチおよびその駆動方法 | |
| US3622845A (en) | Scr with amplified emitter gate | |
| JP3911719B2 (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
| US6380565B1 (en) | Bidirectional switch with increased switching breakdown voltage | |
| US6927427B2 (en) | Bidirectional static switch responsive in quadrants Q4 and Q1 | |
| JP3635098B2 (ja) | サイリスタおよびそのアセンブリ | |
| JPH07297392A (ja) | 温度検出部を備えた半導体素子 | |
| US4502072A (en) | FET Controlled thyristor | |
| JP3182848B2 (ja) | 半導体装置 | |
| US5293054A (en) | Emitter switched thyristor without parasitic thyristor latch-up susceptibility | |
| JPH0936356A (ja) | 温度検知部内蔵型バイポーラ半導体素子の使用方法 | |
| JPS6364907B2 (ja) | ||
| US6521919B2 (en) | Semiconductor device of reduced thermal resistance and increased operating area | |
| JPH05218311A (ja) | 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス |