JPH06120417A - Multi-chip module mounting structure and manufacturing method thereof - Google Patents
Multi-chip module mounting structure and manufacturing method thereofInfo
- Publication number
- JPH06120417A JPH06120417A JP29788892A JP29788892A JPH06120417A JP H06120417 A JPH06120417 A JP H06120417A JP 29788892 A JP29788892 A JP 29788892A JP 29788892 A JP29788892 A JP 29788892A JP H06120417 A JPH06120417 A JP H06120417A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- package
- lead
- semiconductor element
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 検査工程における配線基板のパッドの損傷を
防止して生産性の向上を図るとともに、各部の接続の製
造中における信頼性を向上させる。
【構成】 4個の半導体素子100a〜100dを1つの配線基
板200 に実装した半導体装置を気密封止型のパッケージ
に収納したマルチチップモジュールの実装構造であっ
て、リード300 とプリント基板との接続を接続するリー
ド接続用材料630 よりも高い融点を有する半導体素子接
続用材料610 で半導体素子100a〜100dと配線基板200 と
接続するとともに、半導体素子接続用材料610 よりも高
い融点を有する配線基板接続用材料620 でリード300 と
配線基板200 とを接続し、半導体素子接続用材料610 の
接続に要する温度よりも低い温度で硬化する封止材料70
0 によってパッケージ400 を気密封止する。
(57) [Abstract] [Purpose] To prevent damage to the pads of the wiring board in the inspection process to improve productivity, and to improve reliability of the connection of each part during manufacturing. [Structure] A mounting structure of a multi-chip module in which a semiconductor device in which four semiconductor elements 100a to 100d are mounted on one wiring board 200 is housed in a hermetically sealed package, and a lead 300 is connected to a printed circuit board. The semiconductor element connecting material 610 having a melting point higher than that of the lead connecting material 630 is used to connect the semiconductor elements 100a to 100d to the wiring board 200, and the wiring board connecting has a melting point higher than that of the semiconductor element connecting material 610. The encapsulating material 70 that connects the lead 300 and the wiring board 200 with the application material 620 and cures at a temperature lower than the temperature required to connect the semiconductor element connection material 610.
The package 400 is hermetically sealed by 0.
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数の半導体素子を1
つの配線基板に実装したマルチチップモジュールの実装
方法と、その製造方法とに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a mounting method of a multi-chip module mounted on one wiring board and a manufacturing method thereof.
【0002】[0002]
【従来の技術】複数の半導体素子を1つの配線基板に実
装し、当該配線基板を1つのパッケージに治めたマルチ
チップモジュールは、統一的な実装形態が存在せず、種
々の形態のものが創案実施されている。例えば、フリッ
プチップ法によって半導体素子と配線基板とを接続した
ものがある。これを図4及び図5を参照しつつ説明す
る。2. Description of the Related Art A multi-chip module in which a plurality of semiconductor elements are mounted on one wiring board and the wiring boards are packaged in one package does not have a uniform mounting form, and various forms are invented. It has been implemented. For example, there is one in which a semiconductor element and a wiring board are connected by a flip chip method. This will be described with reference to FIGS. 4 and 5.
【0003】かかる形態のマルチチップモジュールの一
般的な製造工程は、図5に示すように、まず半導体素子
100a〜100d (ただし、図4では、半導体素子100b、100d
のみが示されている) と配線基板200 とを接続し(図5
のS1 参照)、半導体素子100a〜100dの電気的諸特性の
検査及び半導体素子100a〜100dと配線基板200 との接続
状態の検査とを行った後、必要であれば不良素子の交換
等を行い (図5のS2参照) 、最後にパッケージングす
る。As shown in FIG. 5, the general manufacturing process of the multi-chip module having such a form is as follows.
100a to 100d (However, in FIG. 4, semiconductor elements 100b and 100d
(Only shown) and the wiring board 200 (see FIG. 5).
S reference 1), after the test and the connection state between the test and the semiconductor elements 100a to 100d and the wiring board 200 of the electrical characteristics of the semiconductor devices 100a to 100d, the replacement of defective elements if necessary Perform (see S 2 in FIG. 5) and finally package.
【0004】気密封止型のパッケージ400 は、ピングリ
ッドアレイ等のようにキャップを単にパッケージベース
に接着するだけですむタイプと、図4に示すように、キ
ャップ420 とパッケージベース410 との間にリード300
を挟み込んだ形で封止するタイプ(以下、『サークッド
パッケージ』とする。)とがある。サークッドパッケー
ジは、ピングリッドアレイに較べて低コスト化が図れ
る。The hermetically sealed package 400 is of a type in which a cap is simply attached to the package base, such as a pin grid array, and between the cap 420 and the package base 410, as shown in FIG. Lead 300
There is a type (hereinafter referred to as a "circled package") that is sealed by sandwiching. The cost of the sarkud package can be lower than that of the pin grid array.
【0005】サークッドパッケージの最後のパッケージ
ング工程は、パッケージベース410とキャップ420 とに
予め封止材料700 を塗布しておき (図5のS7 参照) 、
パッケージベース410 にフレーム付きのリード300 を搭
載し (図5のS8 参照) 、予め半導体素子100a〜100dが
搭載された配線基板200 をパッケージベース410 に接着
し(図5のS3 参照)、金属細線800 で配線基板200 の
パッドと前記リード300 とをワイヤボンディングした後
に (図5のS4 参照) 、パッケージベース410にキャッ
プ420 をかぶせて封止材料700 を加熱して封止する (図
5のS5 参照)。さらに、リード300 をフレームより切
り離し、リード300 の形状を整えることによって一連の
工程を完了する (図5のS6 参照) 。In the final packaging step of the circud package, a sealing material 700 is applied to the package base 410 and the cap 420 in advance (see S 7 in FIG. 5),
The lead 300 with a frame is mounted on the package base 410 (see S 8 in FIG. 5), and the wiring board 200 on which the semiconductor elements 100a to 100d are previously mounted is adhered to the package base 410 (see S 3 in FIG. 5). After wire-bonding the pad of the wiring substrate 200 and the lead 300 with the thin metal wire 800 (see S 4 in FIG. 5), the package base 410 is covered with the cap 420 to heat and seal the sealing material 700 (see FIG. 5 S 5 ). Further, the lead 300 is separated from the frame and the shape of the lead 300 is adjusted to complete a series of steps (see S 6 in FIG. 5).
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上述し
たサークッドパッケージには以下のような問題点があ
る。すなわち、半導体素子の電気的諸特性等の検査は、
配線基板のパッドにテスタのプローブを接触させて行う
ため、不良素子の交換を行った後にはパッドが損傷する
可能性がある。このため、その後に行われるワイヤボン
ディングが不確実になることがある。また、ワイヤボン
ディングは、パッドとリードとの間にキャピラリを往復
移動させることによって行われるため、一括接続に比し
て生産性が劣る。さらに、サークッドパッケージの封止
には、通常、低融点ガラスが用いられるため、封止には
300〜400℃程度の温度が必要となるが、半導体素
子と配線基板とのフリップチップ接続には融点が300
℃程度のハンダバンプが用いられているため、封止に際
してハンダバンプの信頼性が低下する。However, the above-mentioned circd package has the following problems. That is, the inspection of the electrical characteristics of the semiconductor element, etc.
Since the tester probe is brought into contact with the pad of the wiring board, the pad may be damaged after the defective element is replaced. Therefore, wire bonding performed thereafter may become uncertain. Further, since wire bonding is performed by reciprocally moving the capillary between the pad and the lead, the productivity is inferior to the collective connection. Further, since a low melting point glass is usually used for sealing the circd package, a temperature of about 300 to 400 ° C. is required for sealing, but flip chip connection between the semiconductor element and the wiring board is required. Melting point 300
Since the solder bumps of about ℃ are used, the reliability of the solder bumps is deteriorated at the time of sealing.
【0007】本発明は上記事情に鑑みて創案されたもの
で、検査工程における配線基板のパッドの損傷を防止し
て生産性の向上を図るとともに、各部の接続の製造中に
おける信頼性が向上するマルチチップモジュールの実装
構造及びその製造方法を提供することを目的としてい
る。The present invention was devised in view of the above circumstances, and prevents damage to the pads of the wiring board in the inspection process to improve productivity and improves reliability of the connection of each part during manufacturing. An object is to provide a mounting structure of a multi-chip module and a manufacturing method thereof.
【0008】[0008]
【課題を解決するための手段】本発明に係るマルチチッ
プモジュールの実装構造は、複数の半導体素子を1つの
配線基板に実装した半導体装置を気密封止型のパッケー
ジに収納したマルチチップモジュールの実装構造であっ
て、リードとプリント基板との接続を接続するリード接
続用材料よりも高い融点を有する半導体素子接続用材料
で半導体素子と配線基板と接続するとともに、半導体素
子接続用材料よりも高い融点を有する配線基板接続用材
料でリードと配線基板とを接続し、前記半導体素子接続
用材料の接続に要する温度よりも低い温度で硬化する封
止材料によってパッケージを気密封止している。A mounting structure of a multi-chip module according to the present invention is a mounting of a multi-chip module in which a semiconductor device having a plurality of semiconductor elements mounted on one wiring board is housed in a hermetically sealed package. The structure is such that the semiconductor element and the wiring board are connected by a semiconductor element connecting material having a melting point higher than that of the lead connecting material for connecting the lead and the printed circuit board, and a melting point higher than that of the semiconductor element connecting material. The lead and the wiring board are connected by the wiring board connecting material having the above, and the package is hermetically sealed by the sealing material which is cured at a temperature lower than the temperature required for connecting the semiconductor element connecting material.
【0009】また、本発明に係るマルチチップモジュー
ルの製造方法は、複数の半導体素子が実装される配線基
板に対して一括してリードを接続し、その後に半導体素
子を配線基板に実装し、その後に半導体素子の検査工程
を行い、その後に半導体素子を気密封止する。Further, in the method for manufacturing a multi-chip module according to the present invention, leads are collectively connected to a wiring board on which a plurality of semiconductor elements are mounted, then the semiconductor elements are mounted on the wiring board, and then Then, a semiconductor element inspection step is performed, and then the semiconductor element is hermetically sealed.
【0010】[0010]
【実施例】図1は本発明の一実施例に係るマルチチップ
モジュールの実装構造の製造工程を示す図面であって、
同図(A)はフローチャート、同図(B)はフローチャ
ートに対応した説明図、図2はこのマルチチップモジュ
ールの実装構造を有する半導体装置の概略的断面図、図
3はこのマルチチップモジュールの実装構造を有する半
導体装置のパッケージのキャップを取り外した状態の平
面図である。なお、従来のものと略同一の部品等には同
一の符号を付して説明を行う。FIG. 1 is a view showing a manufacturing process of a mounting structure of a multi-chip module according to an embodiment of the present invention,
1A is a flowchart, FIG. 2B is an explanatory diagram corresponding to the flowchart, FIG. 2 is a schematic sectional view of a semiconductor device having a mounting structure of this multichip module, and FIG. 3 is mounting of this multichip module. FIG. 3 is a plan view of a semiconductor device having a structure with a package cap removed. It should be noted that parts and the like that are substantially the same as the conventional ones will be given the same reference numerals for the description.
【0011】本実施例に係るマルチチップモジュールの
実装構造を有する半導体装置は、4個の半導体素子100a
〜100dと、これが実装された配線基板200 と、この配線
基板200 と接続されるリード300 と、前記半導体素子10
0a〜100dを気密封止するパッケージ400 とを有してい
る。The semiconductor device having the mounting structure of the multi-chip module according to this embodiment has four semiconductor elements 100a.
˜100d, a wiring board 200 on which the wiring board 200 is mounted, leads 300 connected to the wiring board 200, and the semiconductor element 10
And a package 400 that hermetically seals 0a to 100d.
【0012】パッケージ400 は、配線基板200 が嵌まり
込むベース側凹部411 が形成されたパッケージベース41
0 と、このパッケージベース410 に被せられるキャップ
420とを有している。なお、キャップ420 の裏面側に
は、前記ベース側凹部411 に対応したキャップ側凹部42
1 が凹設されている。また、パッケージベース410 のベ
ース側凹部411 を取り囲んで封止材料充填用溝412 が凹
設されている。The package 400 includes a package base 41 having a base-side recess 411 in which the wiring board 200 is fitted.
0 and the cap that covers this package base 410
And 420. On the back side of the cap 420, the cap-side recess 42 corresponding to the base-side recess 411 is formed.
1 is recessed. Further, a sealing material filling groove 412 is provided so as to surround the base side recess 411 of the package base 410.
【0013】配線基板200 には、複数個(図面では4
個)の半導体素子100a〜100dが実装されている。さら
に、当該配線基板200 には複数のパッド (図示省略) が
形成されている。このパッドは、前記半導体素子100a〜
100dの引き出し電極となる部分である。なお、この配線
基板200 は、前記ベース側凹部411 に対応した形状、サ
イズに形成されていることは勿論である。A plurality of wiring boards 200 (4 in the drawing)
Individual semiconductor devices 100a to 100d are mounted. Further, the wiring board 200 is formed with a plurality of pads (not shown). This pad is the semiconductor device 100a ~
This is the portion that will be the extraction electrode of 100d. The wiring board 200 is, of course, formed in a shape and size corresponding to the base side recess 411.
【0014】リード300 は、半導体装置をプリント基板
500 に実装する際に用いられるものであって、前記パッ
ドに接続されてパッケージ400 の外側に導出されるよう
になっている。The lead 300 is a semiconductor device printed circuit board.
It is used for mounting on the package 500, and is connected to the pad and led out to the outside of the package 400.
【0015】半導体素子100a〜100dと配線基板200 とを
接続する半導体素子接続用材料610の融点をT1 、配線
基板200 とリード300 とを接続する配線基板接続用材料
620の融点をT2 、リード300 とプリント基板500 との
接続を接続するリード接続用材料630 の融点をT3 とす
ると、T3 <T1 <T2 となる。これは、例えばハンダ
の中では、最も多く使用されている共晶ハンダをリード
接続用材料630 に用いるとすると、半導体素子接続用材
料610 は共晶ハンダより鉛の含有量を多くし、配線基板
接続用材料620 はさらに鉛の含有量を多くすることで実
現する。The melting point of the semiconductor element connecting material 610 for connecting the semiconductor elements 100a to 100d and the wiring board 200 is T 1 , and the wiring board connecting material for connecting the wiring board 200 and the lead 300.
620 melting point T 2, when the melting point of the lead connecting material 630 which connects the connection of the leads 300 and the printed circuit board 500 and T 3, the T 3 <T 1 <T 2 . This is because if the eutectic solder, which is the most commonly used solder, is used for the lead connecting material 630, the semiconductor element connecting material 610 has a higher lead content than the eutectic solder, and the wiring board The connecting material 620 is realized by further increasing the lead content.
【0016】次に、本実施例に係るマルチチップモジュ
ールの実装構造を有する半導体装置の製造工程について
説明する。まず、配線基板200 をパッケージベース410
のベース側凹部411 に嵌め込んで接続する(図1 (A)
のS1 及び同図 (B) の参照) 。この接続に用いられ
る材料は、後の工程に耐えられる充分な耐熱性を有する
ものでなければならない。Next, the manufacturing process of the semiconductor device having the mounting structure of the multi-chip module according to this embodiment will be described. First, connect the wiring board 200 to the package base 410
Fit into the base-side recessed part 411 to connect (Fig. 1 (A)
(See S 1 in Figure 1 and Figure (B)). The material used for this connection must have sufficient heat resistance to withstand the subsequent steps.
【0017】次に、フレーム付きのリード300 を配線基
板200 のパッドに接続する(図1 (A) のS2 及び同図
(B) の参照) 。この接続には、最も高い融点T2 を
有する配線基板接続用材料620 が用いられる。リード30
0 の配線基板200 への接続が完了したならば、リード30
0 をフレームから切り離す (図1 (A) のS3 参照)。Next, the lead 300 with a frame is connected to the pad of the wiring board 200 (S 2 in FIG. 1A and the same figure).
(See (B)). For this connection, the wiring board connecting material 620 having the highest melting point T 2 is used. Reed 30
When the connection of 0 to the wiring board 200 is completed, the lead 30
Disconnecting the 0 from the frame (see S 3 of FIG. 1 (A)).
【0018】半導体素子100a〜100dを配線基板200 に接
続する (図1 (A) のS4 参照) 。この接続には、配線
基板接続用材料620 より低い融点T1 を有する半導体素
子接続用材料610 が用いられる。すなわち、前工程 (リ
ードフレーム300 と配線基板200 との接続工程) より低
い温度で処理が行われる。[0018] connecting the semiconductor element 100a~100d the wiring board 200 (see S 4 in FIG. 1 (A)). For this connection, a semiconductor element connecting material 610 having a melting point T 1 lower than that of the wiring board connecting material 620 is used. That is, the treatment is performed at a lower temperature than the previous step (the step of connecting the lead frame 300 and the wiring board 200).
【0019】半導体素子100a〜100dの電気的諸特性の検
査を行う。この検査は、リード300にテスタのプローブ
を接触させて行う。不良素子、接続不良等が発見された
ならば交換等を行い、検査に合格するまで繰り返す (図
1 (A) のS5 参照) 。The electrical characteristics of the semiconductor devices 100a to 100d are inspected. This inspection is performed by bringing the probe of the tester into contact with the lead 300. If a defective element, defective connection, etc. are found, they are replaced and repeated until they pass the inspection (see S 5 in FIG. 1 (A)).
【0020】すべての半導体素子100a〜100dが良品で、
かつ接続も良好であれば、封止材料充填用溝412 に封止
材料700 を充填し (図1 (A) のS6 及び同図 (B) の
参照) 、パッケージベース410 にキャップ420 を被せ
る。そして、直ちに封止材料700 を硬化させて、パッケ
ージ400 を封止する (図1 (A) のS7 及び同図 (B)
の参照) 。この封止材料700 は、半導体素子接続用材
料620 の融点T2 よりも低い温度で硬化するものであ
る。All the semiconductor devices 100a to 100d are good products,
If the connection is good, the encapsulating material filling groove 412 is filled with the encapsulating material 700 (see S 6 in FIG. 1A and FIG. 1B), and the package base 410 is covered with the cap 420. . Then, the encapsulating material 700 is immediately cured to enclose the package 400 (S 7 in FIG. 1A and FIG. 1B).
). The sealing material 700 is hardened at a temperature lower than the melting point T 2 of the semiconductor element connecting material 620.
【0021】パッケージ400 の封止が完了したならば、
パッケージ400 の外部に導出しているリード300 を所定
の形状に整形する (図1 (A) のS8 参照) 。When the package 400 is completely sealed,
The lead 300 led out of the package 400 is shaped into a predetermined shape (see S 8 in FIG. 1A).
【0022】これによって半導体装置が完成する。かか
る半導体装置をプリント基板500 に実装する場合には、
半導体素子接続用材料610 の融点T1 、配線基板接続用
材料620 の融点T2 より低い融点T3 を有するリード接
続用材料630 、すなわち共晶ハンダが用いられる。従っ
て、リード接続用材料630 による半導体装置の実装作業
によって半導体素子接続用材料610 や配線基板接続用材
料620 が溶融することはない。As a result, the semiconductor device is completed. When mounting such a semiconductor device on the printed circuit board 500,
A lead connecting material 630 having a melting point T 1 of the semiconductor element connecting material 610 and a melting point T 3 lower than the melting point T 2 of the wiring board connecting material 620, that is, eutectic solder is used. Therefore, the semiconductor element connecting material 610 and the wiring board connecting material 620 are not melted by the mounting work of the semiconductor device with the lead connecting material 630.
【0023】なお、上述した実施例では、配線基板200
をパッケージベース410 に接続した後に、リード300 を
配線基板200 に接続したが、配線基板200 にリード300
を接続した後に、当該配線基板200 をパッケージベース
410 に接続するようにしてもよい。ただし、この場合に
は、配線基板200 とパッケージベース410 との接続は後
工程に耐えられるような充分な耐熱性を有するもので行
う必要がある。In the embodiment described above, the wiring board 200
After connecting the lead 300 to the package base 410, the lead 300 was connected to the wiring board 200.
After connecting the wiring board 200 to the package base
It may be connected to 410. However, in this case, the connection between the wiring board 200 and the package base 410 needs to be performed with a material having sufficient heat resistance to withstand the subsequent steps.
【0024】また、上述した実施例ては、パッケージベ
ース410 のベース側凹部411 に配線基板200 を嵌め込む
ようにしたが、予めパッケージベース410 に配線基板20
0 を一体に形成しておくことも可能である。Further, in the above-described embodiment, the wiring board 200 is fitted in the base side recess 411 of the package base 410, but the wiring board 20 is previously mounted in the package base 410.
It is also possible to integrally form 0.
【0025】[0025]
【発明の効果】本発明に係るマルチチップモジュールの
実装構造は、複数の半導体素子を1つの配線基板に実装
した半導体装置を気密封止型のパッケージに収納したマ
ルチチップモジュールの実装構造であって、リードとプ
リント基板との接続を接続するリード接続用材料よりも
高い融点を有する半導体素子接続用材料で半導体素子と
配線基板と接続するとともに、半導体素子接続用材料よ
りも高い融点を有する配線基板接続用材料でリードと配
線基板とを接続し、前記半導体素子接続用材料の接続に
要する温度よりも低い温度で硬化する封止材料によって
パッケージを気密封止するように構成されているので、
いずれの工程も前工程より低い温度で処理が行える。従
って、前工程までに接続を完了している部分の信頼性を
確保することができる。The mounting structure of a multi-chip module according to the present invention is a mounting structure of a multi-chip module in which a semiconductor device having a plurality of semiconductor elements mounted on one wiring board is housed in a hermetically sealed package. A wiring board having a melting point higher than that of the semiconductor element connecting material, while connecting the semiconductor element and the wiring board with a semiconductor element connecting material having a melting point higher than that of the lead connecting material for connecting the lead and the printed board Since the lead and the wiring board are connected with a connecting material, and the package is hermetically sealed by a sealing material that is cured at a temperature lower than the temperature required for connecting the semiconductor element connecting material,
In each process, the treatment can be performed at a lower temperature than the previous process. Therefore, it is possible to secure the reliability of the portion where the connection is completed by the previous process.
【0026】また、本発明に係るマルチチップモジュー
ルの製造方法は、複数の半導体素子が実装される配線基
板に対して一括してリードを接続し、その後に半導体素
子を配線基板に実装し、その後に半導体素子の検査工程
を行い、その後に半導体素子を気密封止するようになっ
ているので、半導体素子の検査等において、リードにプ
ローブを接触させることができる。従って、従来のよう
に配線基板のパッドを損傷することがないので、生産性
を向上させることができる。In the method for manufacturing a multi-chip module according to the present invention, leads are collectively connected to a wiring board on which a plurality of semiconductor elements are mounted, and then the semiconductor elements are mounted on the wiring board, and then Since the semiconductor element is inspected, the semiconductor element is hermetically sealed thereafter, so that the probe can be brought into contact with the lead in the inspection of the semiconductor element. Therefore, the pad of the wiring board is not damaged unlike the conventional case, and the productivity can be improved.
【図1】本発明の一実施例に係るマルチチップモジュー
ルの実装構造の製造工程を示す図面であって、同図
(A)はフローチャート、同図(B)はフローチャート
に対応した説明図である。1A and 1B are drawings showing a manufacturing process of a mounting structure of a multi-chip module according to an embodiment of the present invention, wherein FIG. 1A is a flowchart and FIG. 1B is an explanatory diagram corresponding to the flowchart. .
【図2】このマルチチップモジュールの実装構造を有す
る半導体装置の概略的断面図である。FIG. 2 is a schematic cross-sectional view of a semiconductor device having a mounting structure of this multichip module.
【図3】このマルチチップモジュールの実装構造を有す
る半導体装置のパッケージのキャップを取り外した状態
の平面図である。FIG. 3 is a plan view of the semiconductor device having the mounting structure of the multi-chip module with the cap of the package removed.
【図4】従来のこの種のマルチチップモジュールの実装
構造を有する半導体装置の概略的断面図である。FIG. 4 is a schematic cross-sectional view of a semiconductor device having a conventional mounting structure for a multi-chip module of this type.
【図5】従来のこの種のマルチチップモジュールの実装
構造を有する半導体装置の製造工程のフローチャートで
ある。FIG. 5 is a flowchart of a manufacturing process of a semiconductor device having a conventional mounting structure of a multi-chip module of this type.
100a〜100d 半導体素子 200 配線基板 300 リード 400 パッケージ 610 半導体素子接続用材料 620 配線基板接続用材料 630 リード接続用材料 100a to 100d Semiconductor element 200 Wiring board 300 Lead 400 Package 610 Semiconductor element connecting material 620 Wiring board connecting material 630 Lead connecting material
Claims (4)
装した半導体装置を気密封止型のパッケージに収納した
マルチチップモジュールの実装構造において、リードと
プリント基板との接続を接続するリード接続用材料より
も高い融点を有する半導体素子接続用材料で半導体素子
と配線基板と接続するとともに、半導体素子接続用材料
よりも高い融点を有する配線基板接続用材料でリードと
配線基板とを接続し、前記半導体素子接続用材料の接続
に要する温度よりも低い温度で硬化する封止材料によっ
てパッケージを気密封止することを特徴とするマルチチ
ップモジュールの実装構造。1. A lead connection for connecting a lead and a printed circuit board in a mounting structure of a multi-chip module in which a semiconductor device having a plurality of semiconductor elements mounted on one wiring board is housed in a hermetically sealed package. While connecting the semiconductor element and the wiring board with a semiconductor element connecting material having a higher melting point than the material, connecting the lead and the wiring board with a wiring board connecting material having a higher melting point than the semiconductor element connecting material, A packaging structure for a multi-chip module, wherein a package is hermetically sealed with a sealing material that cures at a temperature lower than a temperature required for connecting a semiconductor element connecting material.
パッケージベースと一体に形成されていることを特徴と
する請求項1記載のマルチチップモジュールの実装構
造。2. The mounting structure for a multi-chip module according to claim 1, wherein the wiring board is formed integrally with a package base that constitutes a package.
ーとキャップとの少なくともいずれか一方に両者を接続
する封止材料が充填される封止材料充填用溝が形成され
ていることを特徴とする請求項1又は請求項2記載のマ
ルチチップモジュールの実装構造。3. A groove for filling a sealing material, which is filled with a sealing material connecting the package base and the cap, which form the package, is formed in at least one of the package base and the cap. The mounting structure for a multi-chip module according to claim 1 or 2.
に対して一括してリードを接続し、その後に半導体素子
を配線基板に実装し、その後に半導体素子の検査工程を
行い、その後に半導体素子を気密封止することを特徴と
するマルチチップモジュールの製造方法4. A lead is collectively connected to a wiring board on which a plurality of semiconductor elements are mounted, then the semiconductor element is mounted on the wiring board, and then a semiconductor element inspection step is performed, and then the semiconductor is mounted. A method for manufacturing a multi-chip module, characterized in that an element is hermetically sealed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29788892A JPH06120417A (en) | 1992-10-08 | 1992-10-08 | Multi-chip module mounting structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29788892A JPH06120417A (en) | 1992-10-08 | 1992-10-08 | Multi-chip module mounting structure and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120417A true JPH06120417A (en) | 1994-04-28 |
Family
ID=17852412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29788892A Pending JPH06120417A (en) | 1992-10-08 | 1992-10-08 | Multi-chip module mounting structure and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120417A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020529630A (en) * | 2017-08-02 | 2020-10-08 | ソウル セミコンダクター カンパニー リミテッドSeoul Semiconductor Co., Ltd. | How to repair display devices, boards for display devices, and display devices |
-
1992
- 1992-10-08 JP JP29788892A patent/JPH06120417A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020529630A (en) * | 2017-08-02 | 2020-10-08 | ソウル セミコンダクター カンパニー リミテッドSeoul Semiconductor Co., Ltd. | How to repair display devices, boards for display devices, and display devices |
| US11605755B2 (en) | 2017-08-02 | 2023-03-14 | Seoul Semiconductor Co., Ltd. | Display device, substrate for display device and method for repairing display device |
| US11978823B2 (en) | 2017-08-02 | 2024-05-07 | Seoul Semiconductor Co., Ltd. | Display device, substrate for display device and method for repairing display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789803A (en) | Semiconductor package | |
| US5817540A (en) | Method of fabricating flip-chip on leads devices and resulting assemblies | |
| US5998865A (en) | Loc simm | |
| US7247934B2 (en) | Multi-chip semiconductor package | |
| EP0670594B1 (en) | Semiconductor package | |
| JP2895022B2 (en) | Manufacturing method of chip scale package | |
| US6037661A (en) | Multichip module | |
| KR100548554B1 (en) | Test Vehicle Ball Grid Array Package | |
| US20030180988A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2674536B2 (en) | Chip carrier semiconductor device and manufacturing method thereof | |
| JPH06120417A (en) | Multi-chip module mounting structure and manufacturing method thereof | |
| JPH088385A (en) | Resin-sealed semiconductor device | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JPH0936167A (en) | Semiconductor device | |
| JP2001185567A (en) | Semiconductor device and method of manufacturing the same | |
| JPH11126856A (en) | Method for manufacturing semiconductor device | |
| JP2822990B2 (en) | CSP type semiconductor device | |
| JP2800806B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0574829A (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPH0637221A (en) | Resin-sealed semiconductor device | |
| KR100348862B1 (en) | Method for fabricating Semiconductor package | |
| JPS63254752A (en) | Packaging cap and semiconductor device using the same | |
| JP3358697B2 (en) | Semiconductor package | |
| JP2989504B2 (en) | Evaluation method of semiconductor chip in semiconductor package | |
| JPH10189819A (en) | Semiconductor device and manufacturing method thereof |