JPH06120809A - 電流切換型論理回路 - Google Patents
電流切換型論理回路Info
- Publication number
- JPH06120809A JPH06120809A JP26468492A JP26468492A JPH06120809A JP H06120809 A JPH06120809 A JP H06120809A JP 26468492 A JP26468492 A JP 26468492A JP 26468492 A JP26468492 A JP 26468492A JP H06120809 A JPH06120809 A JP H06120809A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- circuit
- collector
- differential input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
Landscapes
- Led Devices (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】直流電源電圧Ｖccが変動しても光半導体素子を
安定駆動する。 【構成】エミッタ共通接続のトランジスタＱ１，Ｑ２と
定電流源１１を有する第１の差動入力増幅回路１と、ト
ランジスタＱ１，Ｑ２のコレクタにベースが接続された
トランジスタＱ３，Ｑ４を有する第１、第２のエミッタ
フォロワ回路２，３と、各トランジスタＱ３，Ｑ４のエ
ミッタにベースが接続されたエミッタ共通接続のトラン
ジスタＱ５，Ｑ６を有する第２の差動入力増幅回路４
と、トランジスタＱ５のコレクタと高電位側電源ライン
８との間に介挿された負荷である発光ダイオード６と、
トランジスタＱ５，Ｑ６のエミッタ共通接続点に接続さ
れた定電流用トランジスタＱ７とを備え、前記各トラン
ジスタＱ１，Ｑ２のコレクタに接続された負荷抵抗Ｒ
１，Ｒ２に接続されるべき共通電源として定電圧Ｖｓが
ベースに印加されたトランジスタＱ９からなる定電圧回
路７を採用した。
安定駆動する。 【構成】エミッタ共通接続のトランジスタＱ１，Ｑ２と
定電流源１１を有する第１の差動入力増幅回路１と、ト
ランジスタＱ１，Ｑ２のコレクタにベースが接続された
トランジスタＱ３，Ｑ４を有する第１、第２のエミッタ
フォロワ回路２，３と、各トランジスタＱ３，Ｑ４のエ
ミッタにベースが接続されたエミッタ共通接続のトラン
ジスタＱ５，Ｑ６を有する第２の差動入力増幅回路４
と、トランジスタＱ５のコレクタと高電位側電源ライン
８との間に介挿された負荷である発光ダイオード６と、
トランジスタＱ５，Ｑ６のエミッタ共通接続点に接続さ
れた定電流用トランジスタＱ７とを備え、前記各トラン
ジスタＱ１，Ｑ２のコレクタに接続された負荷抵抗Ｒ
１，Ｒ２に接続されるべき共通電源として定電圧Ｖｓが
ベースに印加されたトランジスタＱ９からなる定電圧回
路７を採用した。
Description
【０００１】
【産業上の利用分野】本発明は、光ファイバリンク送信
ＩＣなどにおける光半導体素子（例えば発光ダイオー
ド）などを駆動する電流切換型論理回路に関する。
ＩＣなどにおける光半導体素子（例えば発光ダイオー
ド）などを駆動する電流切換型論理回路に関する。
【０００２】
【従来の技術】従来、一般に、光半導体素子を駆動する
電流切換型論理回路は、図２に示すように、第１の差動
入力増幅回路２１と、第１および第２のレベルシフト回
路２２，２３と、第２の差動入力増幅回路２４と、定電
流回路２５と、負荷である光半導体素子としての発光ダ
イオード２６とから構成されている。第１の差動入力増
幅回路２１は、エミッタ共通接続のトランジスタＱ１
１，Ｑ１２と、定電流源３１とから構成されている。両
トランジスタＱ１１，Ｑ１２の一方のベースには入力電
圧信号Ｖinが印加され、他方のベースには基準電圧Ｖre
f が印加されるように構成されている。各トランジスタ
Ｑ１１，Ｑ１２のコレクタはそれぞれ負荷抵抗Ｒ１１，
Ｒ１２を介してプラスの直流電源電圧Ｖccの高電位側電
源ライン２７に接続され、エミッタ共通接続点は定電流
源３１を介して低電位側電源ライン（グランドライン）
２８に接続されている。第１および第２のレベルシフト
回路２２，２３はそれぞれ、トランジスタＱ１３，Ｑ１
４と、ダイオードＤ１１，Ｄ１２と、定電流源３２，３
３とから構成されている。各トランジスタＱ１３，１４
のベースはそれぞれ第１の差動入力増幅回路２１におけ
るトランジスタＱ１２，Ｑ１１のコレクタに接続され、
コレクタは高電位側電源ライン２７に接続され、エミッ
タはそれぞれダイオードＤ１１，Ｄ１２および定電流源
３２，３３を介して低電位側電源ライン２８に接続され
ている。各ダイオードＤ１１，Ｄ１２はトランジスタの
コレクタ・ベース間を短絡したものである。第２の差動
入力増幅回路２４は、エミッタ共通接続のトランジスタ
Ｑ１５，Ｑ１６から構成されている。トランジスタＱ１
５のベースは第１のレベルシフト回路２２におけるダイ
オードＤ１１のカソードに接続され、コレクタは発光ダ
イオード２６のカソードに接続されている。発光ダイオ
ード２６のアノードは高電位側電源ライン２７に接続さ
れている。トランジスタＱ１６のベースは第２のレベル
シフト回路２３におけるダイオードＤ１２のカソードに
接続され、コレクタは高電位側電源ライン２７に接続さ
れている。定電流回路２５は、定電流源３４と、定電流
用トランジスタＱ１７，Ｑ１８とから構成されている。
定電流用トランジスタＱ１７，Ｑ１８は、ベースが共通
接続され、トランジスタＱ１８のコレクタ・ベース間が
短絡されてカレントミラーを構成している。定電流源３
４の一端は高電位側電源ライン２７に接続され、他端は
トランジスタＱ１８を介して低電位側電源ライン２８に
接続されているとともに、定電流用トランジスタＱ１７
のベースに接続されている。定電流用トランジスタＱ１
７のコレクタは第２の差動入力増幅回路２４における両
トランジスタＱ１５，Ｑ１６のエミッタ共通接続点に接
続され、エミッタは低電位側電源ライン２８に接続され
ている。
電流切換型論理回路は、図２に示すように、第１の差動
入力増幅回路２１と、第１および第２のレベルシフト回
路２２，２３と、第２の差動入力増幅回路２４と、定電
流回路２５と、負荷である光半導体素子としての発光ダ
イオード２６とから構成されている。第１の差動入力増
幅回路２１は、エミッタ共通接続のトランジスタＱ１
１，Ｑ１２と、定電流源３１とから構成されている。両
トランジスタＱ１１，Ｑ１２の一方のベースには入力電
圧信号Ｖinが印加され、他方のベースには基準電圧Ｖre
f が印加されるように構成されている。各トランジスタ
Ｑ１１，Ｑ１２のコレクタはそれぞれ負荷抵抗Ｒ１１，
Ｒ１２を介してプラスの直流電源電圧Ｖccの高電位側電
源ライン２７に接続され、エミッタ共通接続点は定電流
源３１を介して低電位側電源ライン（グランドライン）
２８に接続されている。第１および第２のレベルシフト
回路２２，２３はそれぞれ、トランジスタＱ１３，Ｑ１
４と、ダイオードＤ１１，Ｄ１２と、定電流源３２，３
３とから構成されている。各トランジスタＱ１３，１４
のベースはそれぞれ第１の差動入力増幅回路２１におけ
るトランジスタＱ１２，Ｑ１１のコレクタに接続され、
コレクタは高電位側電源ライン２７に接続され、エミッ
タはそれぞれダイオードＤ１１，Ｄ１２および定電流源
３２，３３を介して低電位側電源ライン２８に接続され
ている。各ダイオードＤ１１，Ｄ１２はトランジスタの
コレクタ・ベース間を短絡したものである。第２の差動
入力増幅回路２４は、エミッタ共通接続のトランジスタ
Ｑ１５，Ｑ１６から構成されている。トランジスタＱ１
５のベースは第１のレベルシフト回路２２におけるダイ
オードＤ１１のカソードに接続され、コレクタは発光ダ
イオード２６のカソードに接続されている。発光ダイオ
ード２６のアノードは高電位側電源ライン２７に接続さ
れている。トランジスタＱ１６のベースは第２のレベル
シフト回路２３におけるダイオードＤ１２のカソードに
接続され、コレクタは高電位側電源ライン２７に接続さ
れている。定電流回路２５は、定電流源３４と、定電流
用トランジスタＱ１７，Ｑ１８とから構成されている。
定電流用トランジスタＱ１７，Ｑ１８は、ベースが共通
接続され、トランジスタＱ１８のコレクタ・ベース間が
短絡されてカレントミラーを構成している。定電流源３
４の一端は高電位側電源ライン２７に接続され、他端は
トランジスタＱ１８を介して低電位側電源ライン２８に
接続されているとともに、定電流用トランジスタＱ１７
のベースに接続されている。定電流用トランジスタＱ１
７のコレクタは第２の差動入力増幅回路２４における両
トランジスタＱ１５，Ｑ１６のエミッタ共通接続点に接
続され、エミッタは低電位側電源ライン２８に接続され
ている。
【０００３】次に、動作を説明する。第１の差動入力増
幅回路２１において入力電圧信号Ｖinが基準電圧Ｖref
よりも高い状態のとき、トランジスタＱ１２のコレクタ
からは“Ｈ”レベルが出力されて第１のレベルシフト回
路２２のトランジスタＱ１３がＯＮとなり、第２の差動
入力増幅回路２４のトランジスタＱ１５にベース電流が
供給される。一方、第１の差動入力増幅回路２１のトラ
ンジスタＱ１１のコレクタは“Ｌ”レベルとなり、第２
のレベルシフト回路２３のトランジスタＱ１４がＯＦＦ
となるため、第２の差動入力増幅回路２４のトランジス
タＱ１６にはベース電流は供給されない。その結果、ト
ランジスタＱ１６はＯＦＦとなり、トランジスタＱ１５
がＯＮとなって、発光ダイオード２６に駆動電流ＩF が
流れ、発光ダイオード２６が発光する。
幅回路２１において入力電圧信号Ｖinが基準電圧Ｖref
よりも高い状態のとき、トランジスタＱ１２のコレクタ
からは“Ｈ”レベルが出力されて第１のレベルシフト回
路２２のトランジスタＱ１３がＯＮとなり、第２の差動
入力増幅回路２４のトランジスタＱ１５にベース電流が
供給される。一方、第１の差動入力増幅回路２１のトラ
ンジスタＱ１１のコレクタは“Ｌ”レベルとなり、第２
のレベルシフト回路２３のトランジスタＱ１４がＯＦＦ
となるため、第２の差動入力増幅回路２４のトランジス
タＱ１６にはベース電流は供給されない。その結果、ト
ランジスタＱ１６はＯＦＦとなり、トランジスタＱ１５
がＯＮとなって、発光ダイオード２６に駆動電流ＩF が
流れ、発光ダイオード２６が発光する。
【０００４】上記とは逆に、第１の差動入力増幅回路２
１において入力電圧信号Ｖinが基準電圧Ｖref 以下のと
き、トランジスタＱ１２のコレクタからは“Ｌ”レベル
が出力されて第１のレベルシフト回路２２のトランジス
タＱ１３がＯＦＦとなり、第２の差動入力増幅回路２４
のトランジスタＱ１５にはベース電流は供給されない。
一方、第１の差動入力増幅回路２１のトランジスタＱ１
１のコレクタは“Ｈ”レベルとなり、第２のレベルシフ
ト回路２３のトランジスタＱ１４がＯＮとなるため、第
２の差動入力増幅回路２４のトランジスタＱ１６にベー
ス電流が供給される。その結果、トランジスタＱ１６は
ＯＮとなり、トランジスタＱ１５はＯＦＦとなって、発
光ダイオード２６は消光する。
１において入力電圧信号Ｖinが基準電圧Ｖref 以下のと
き、トランジスタＱ１２のコレクタからは“Ｌ”レベル
が出力されて第１のレベルシフト回路２２のトランジス
タＱ１３がＯＦＦとなり、第２の差動入力増幅回路２４
のトランジスタＱ１５にはベース電流は供給されない。
一方、第１の差動入力増幅回路２１のトランジスタＱ１
１のコレクタは“Ｈ”レベルとなり、第２のレベルシフ
ト回路２３のトランジスタＱ１４がＯＮとなるため、第
２の差動入力増幅回路２４のトランジスタＱ１６にベー
ス電流が供給される。その結果、トランジスタＱ１６は
ＯＮとなり、トランジスタＱ１５はＯＦＦとなって、発
光ダイオード２６は消光する。
【０００５】すなわち、入力電圧信号Ｖinが基準電圧Ｖ
ref を超えるときは発光ダイオード２６が発光し、基準
電圧Ｖref 以下のときは消光するため、入力電圧信号Ｖ
inの変化に応じて発光ダイオード２６から光信号を伝送
することができる。
ref を超えるときは発光ダイオード２６が発光し、基準
電圧Ｖref 以下のときは消光するため、入力電圧信号Ｖ
inの変化に応じて発光ダイオード２６から光信号を伝送
することができる。
【０００６】
【発明が解決しようとする課題】ところで、上記した従
来の電流切換型論理回路においては、定電流回路２５に
おける定電流用トランジスタＱ１７のコレクタ・エミッ
タ間電圧ＶCEは、次式で表される。
来の電流切換型論理回路においては、定電流回路２５に
おける定電流用トランジスタＱ１７のコレクタ・エミッ
タ間電圧ＶCEは、次式で表される。
【０００７】 ＶCE≒Ｖcc−ＶBE×３ ‥‥‥‥‥‥‥‥‥‥‥‥‥‥
‥‥‥‥‥（１） この式において、Ｖccは高電位側電源ライン２７に印加
されている直流電源電圧、ＶBEは第２のレベルシフト回
路２３および第２の差動入力増幅回路２４を構成してい
るトランジスタ（Ｑ１４，Ｄ１２，Ｑ１６）のベース・
エミッタ間電圧である。
‥‥‥‥‥（１） この式において、Ｖccは高電位側電源ライン２７に印加
されている直流電源電圧、ＶBEは第２のレベルシフト回
路２３および第２の差動入力増幅回路２４を構成してい
るトランジスタ（Ｑ１４，Ｄ１２，Ｑ１６）のベース・
エミッタ間電圧である。
【０００８】上記（１）式には直流電源電圧Ｖccが含ま
れている。したがって、高電位側電源ライン２７の直流
電源電圧Ｖccが変動すると、その変動分が定電流用トラ
ンジスタＱ１７のコレクタ・エミッタ間電圧ＶCEの変動
となって現れ、アーリー効果により定電流用トランジス
タＱ１８を流れる電流Ｉ18が一定に保たれているにもか
かわらず、定電流用トランジスタＱ１７に流れる電流Ｉ
17が増減変動する。この場合、直流電源電圧Ｖccの変動
が大きいときは、電流Ｉ17の変動も大きく、その結果、
発光ダイオード２６の駆動電流ＩF の増減変動も大きな
ものとなり、発光ダイオード２６の安定した駆動が不可
能になるという問題がある。このような問題は、光半導
体素子が発光ダイオード２６以外のものである場合も同
様に生じ、また、光半導体素子以外の負荷のときも同様
に生じ得る。
れている。したがって、高電位側電源ライン２７の直流
電源電圧Ｖccが変動すると、その変動分が定電流用トラ
ンジスタＱ１７のコレクタ・エミッタ間電圧ＶCEの変動
となって現れ、アーリー効果により定電流用トランジス
タＱ１８を流れる電流Ｉ18が一定に保たれているにもか
かわらず、定電流用トランジスタＱ１７に流れる電流Ｉ
17が増減変動する。この場合、直流電源電圧Ｖccの変動
が大きいときは、電流Ｉ17の変動も大きく、その結果、
発光ダイオード２６の駆動電流ＩF の増減変動も大きな
ものとなり、発光ダイオード２６の安定した駆動が不可
能になるという問題がある。このような問題は、光半導
体素子が発光ダイオード２６以外のものである場合も同
様に生じ、また、光半導体素子以外の負荷のときも同様
に生じ得る。
【０００９】本発明は、このような事情に鑑みて創案さ
れたものであって、高電位側電源ラインに印加されてい
る直流電源電圧が変動しても光半導体素子などの負荷を
安定して駆動できるようにすることを目的とする。
れたものであって、高電位側電源ラインに印加されてい
る直流電源電圧が変動しても光半導体素子などの負荷を
安定して駆動できるようにすることを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る電流切換型
論理回路は、一方のベースが入力電圧信号を他方のベー
スが基準電圧をそれぞれ入力し、共通接続されたエミッ
タが定電流源を介して低電位側電源ラインに接続され、
各コレクタがそれぞれ負荷抵抗を介して共通電源に接続
されたトランジスタ対を有する第１の差動入力増幅回路
と、各ベースが前記第１の差動入力増幅回路における各
トランジスタのコレクタ電圧をそれぞれ入力し、各コレ
クタが高電位側電源ラインにそれぞれ接続されたトラン
ジスタを有する第１および第２のエミッタフォロワ回路
と、各ベースが前記第１および第２のエミッタフォロワ
回路の各エミッタ電圧をそれぞれ入力し、共通接続され
たエミッタが定電流用トランジスタを介して低電位側電
源ラインに接続され、一方のコレクタが高電位側電源ラ
インに接続され、他方のコレクタが負荷を介して高電位
側電源ラインに接続されたトランジスタ対を有する第２
の差動入力増幅回路とを備えた電流切換型論理回路にお
いて、前記第１の差動入力増幅回路における各負荷抵抗
が接続された共通電源を定電圧回路をもって構成したこ
とを特徴とするものである。
論理回路は、一方のベースが入力電圧信号を他方のベー
スが基準電圧をそれぞれ入力し、共通接続されたエミッ
タが定電流源を介して低電位側電源ラインに接続され、
各コレクタがそれぞれ負荷抵抗を介して共通電源に接続
されたトランジスタ対を有する第１の差動入力増幅回路
と、各ベースが前記第１の差動入力増幅回路における各
トランジスタのコレクタ電圧をそれぞれ入力し、各コレ
クタが高電位側電源ラインにそれぞれ接続されたトラン
ジスタを有する第１および第２のエミッタフォロワ回路
と、各ベースが前記第１および第２のエミッタフォロワ
回路の各エミッタ電圧をそれぞれ入力し、共通接続され
たエミッタが定電流用トランジスタを介して低電位側電
源ラインに接続され、一方のコレクタが高電位側電源ラ
インに接続され、他方のコレクタが負荷を介して高電位
側電源ラインに接続されたトランジスタ対を有する第２
の差動入力増幅回路とを備えた電流切換型論理回路にお
いて、前記第１の差動入力増幅回路における各負荷抵抗
が接続された共通電源を定電圧回路をもって構成したこ
とを特徴とするものである。
【００１１】
【作用】第１の差動入力増幅回路におけるエミッタ共通
接続の各トランジスタのコレクタに接続された各負荷抵
抗を接続すべき共通電源として定電圧回路を採用したの
で、第２の差動入力増幅回路における両トランジスタの
エミッタ共通接続点と低電位側電源ラインとの間に介挿
された定電流用トランジスタのコレクタ・エミッタ間電
圧（ＶCE）が高電位側電源ラインの直流電源電圧（Ｖc
c）の変動による影響を受けないものとなる。
接続の各トランジスタのコレクタに接続された各負荷抵
抗を接続すべき共通電源として定電圧回路を採用したの
で、第２の差動入力増幅回路における両トランジスタの
エミッタ共通接続点と低電位側電源ラインとの間に介挿
された定電流用トランジスタのコレクタ・エミッタ間電
圧（ＶCE）が高電位側電源ラインの直流電源電圧（Ｖc
c）の変動による影響を受けないものとなる。
【００１２】
【実施例】以下、本発明に係る電流切換型論理回路の一
実施例を図面に基づいて詳細に説明する。
実施例を図面に基づいて詳細に説明する。
【００１３】図１は実施例に係る電流切換型論理回路を
示す回路図である。この場合の負荷は、光半導体素子の
一例である発光ダイオードである。
示す回路図である。この場合の負荷は、光半導体素子の
一例である発光ダイオードである。
【００１４】この電流切換型論理回路は、第１の差動入
力増幅回路１と、第１および第２のエミッタフォロワ回
路（レベルシフト回路）２，３と、第２の差動入力増幅
回路４と、定電流回路５と、負荷としての発光ダイオー
ド６と、定電圧回路７とから構成されている。第１の差
動入力増幅回路１は、エミッタ共通接続のトランジスタ
Ｑ１，Ｑ２と、定電流源１１とから構成されている。一
方のトランジスタＱ１のベースには入力電圧信号Ｖinが
印加され、他方のトランジスタＱ２のベースには基準電
圧Ｖref が印加されるように構成されている。両トラン
ジスタＱ１，Ｑ２のエミッタ共通接続点は定電流源１１
を介して低電位側電源ライン（グランドライン）９に接
続されている。各トランジスタＱ１，Ｑ２のコレクタは
それぞれ負荷抵抗Ｒ１，Ｒ２を介して共通電源に接続さ
れるが、その共通電源として定電圧回路７を用いてお
り、これが本発明の特徴となっている。この定電圧回路
７は、定電圧Ｖｓをベース入力とするトランジスタＱ９
をもって構成され、そのトランジスタＱ９のエミッタが
前記両負荷抵抗Ｒ１，Ｒ２に接続されているとともに、
コレクタがプラスの直流電源電圧Ｖccの高電位側電源ラ
イン８に接続されている。
力増幅回路１と、第１および第２のエミッタフォロワ回
路（レベルシフト回路）２，３と、第２の差動入力増幅
回路４と、定電流回路５と、負荷としての発光ダイオー
ド６と、定電圧回路７とから構成されている。第１の差
動入力増幅回路１は、エミッタ共通接続のトランジスタ
Ｑ１，Ｑ２と、定電流源１１とから構成されている。一
方のトランジスタＱ１のベースには入力電圧信号Ｖinが
印加され、他方のトランジスタＱ２のベースには基準電
圧Ｖref が印加されるように構成されている。両トラン
ジスタＱ１，Ｑ２のエミッタ共通接続点は定電流源１１
を介して低電位側電源ライン（グランドライン）９に接
続されている。各トランジスタＱ１，Ｑ２のコレクタは
それぞれ負荷抵抗Ｒ１，Ｒ２を介して共通電源に接続さ
れるが、その共通電源として定電圧回路７を用いてお
り、これが本発明の特徴となっている。この定電圧回路
７は、定電圧Ｖｓをベース入力とするトランジスタＱ９
をもって構成され、そのトランジスタＱ９のエミッタが
前記両負荷抵抗Ｒ１，Ｒ２に接続されているとともに、
コレクタがプラスの直流電源電圧Ｖccの高電位側電源ラ
イン８に接続されている。
【００１５】第１のエミッタフォロワ回路２は、トラン
ジスタＱ３と定電流源１２とから構成されている。トラ
ンジスタＱ３のベースは第１の差動入力増幅回路１のト
ランジスタＱ２のコレクタに接続され、コレクタは高電
位側電源ライン８に接続され、エミッタは定電流源１２
を介して低電位側電源ライン９に接続されている。第２
のエミッタフォロワ回路３は、トランジスタＱ４と定電
流源１３とから構成されている。トランジスタＱ４のベ
ースは第１の差動入力増幅回路１のトランジスタＱ１の
コレクタに接続され、コレクタは高電位側電源ライン８
に接続され、エミッタは定電流源１３を介して低電位側
電源ライン９に接続されている。第２の差動入力増幅回
路４は、エミッタ共通接続のトランジスタＱ５，Ｑ６か
ら構成されている。トランジスタＱ５のベースは第１の
エミッタフォロワ回路２のトランジスタＱ３のエミッタ
に接続され、コレクタは発光ダイオード６のカソードに
接続されている。その発光ダイオード６のアノードは高
電位側電源ライン８に接続されている。トランジスタＱ
６のベースは第２のエミッタフォロワ回路３のトランジ
スタＱ４のエミッタに接続され、コレクタは高電位側電
源ライン８に直接接続されている。両トランジスタＱ
５，Ｑ６のエミッタ共通接続点は、定電流回路５におけ
る定電流用トランジスタＱ７を介して低電位側電源ライ
ン９に接続されている。
ジスタＱ３と定電流源１２とから構成されている。トラ
ンジスタＱ３のベースは第１の差動入力増幅回路１のト
ランジスタＱ２のコレクタに接続され、コレクタは高電
位側電源ライン８に接続され、エミッタは定電流源１２
を介して低電位側電源ライン９に接続されている。第２
のエミッタフォロワ回路３は、トランジスタＱ４と定電
流源１３とから構成されている。トランジスタＱ４のベ
ースは第１の差動入力増幅回路１のトランジスタＱ１の
コレクタに接続され、コレクタは高電位側電源ライン８
に接続され、エミッタは定電流源１３を介して低電位側
電源ライン９に接続されている。第２の差動入力増幅回
路４は、エミッタ共通接続のトランジスタＱ５，Ｑ６か
ら構成されている。トランジスタＱ５のベースは第１の
エミッタフォロワ回路２のトランジスタＱ３のエミッタ
に接続され、コレクタは発光ダイオード６のカソードに
接続されている。その発光ダイオード６のアノードは高
電位側電源ライン８に接続されている。トランジスタＱ
６のベースは第２のエミッタフォロワ回路３のトランジ
スタＱ４のエミッタに接続され、コレクタは高電位側電
源ライン８に直接接続されている。両トランジスタＱ
５，Ｑ６のエミッタ共通接続点は、定電流回路５におけ
る定電流用トランジスタＱ７を介して低電位側電源ライ
ン９に接続されている。
【００１６】発光ダイオード６の駆動電流ＩF を決定す
る定電流回路５は、定電流源１４と、定電流用トランジ
スタＱ７，Ｑ８とから構成されている。両定電流用トラ
ンジスタＱ７，Ｑ８は、ベースが共通接続され、トラン
ジスタＱ８のコレクタ・ベース間が短絡されてカレント
ミラーを構成している。定電流源１４の一端は高電位側
電源ライン８に接続され、他端は定電流用トランジスタ
Ｑ８のコレクタに接続されている。定電流用トランジス
タＱ８のエミッタは低電位側電源ライン９に接続され、
ベースは上記のように定電流用トランジスタＱ７のベー
スに接続されている。定電流用トランジスタＱ７のコレ
クタは第２の差動入力増幅回路４における両トランジス
タＱ５，Ｑ６のエミッタ共通接続点に接続され、エミッ
タは低電位側電源ライン９に接続されている。
る定電流回路５は、定電流源１４と、定電流用トランジ
スタＱ７，Ｑ８とから構成されている。両定電流用トラ
ンジスタＱ７，Ｑ８は、ベースが共通接続され、トラン
ジスタＱ８のコレクタ・ベース間が短絡されてカレント
ミラーを構成している。定電流源１４の一端は高電位側
電源ライン８に接続され、他端は定電流用トランジスタ
Ｑ８のコレクタに接続されている。定電流用トランジス
タＱ８のエミッタは低電位側電源ライン９に接続され、
ベースは上記のように定電流用トランジスタＱ７のベー
スに接続されている。定電流用トランジスタＱ７のコレ
クタは第２の差動入力増幅回路４における両トランジス
タＱ５，Ｑ６のエミッタ共通接続点に接続され、エミッ
タは低電位側電源ライン９に接続されている。
【００１７】次に、上記のように構成され、負荷抵抗Ｒ
１，Ｒ２の共通接続点が接続されるべき共通電源を定電
圧回路７となしたことを特徴とする電流切換型論理回路
の動作を説明する。
１，Ｒ２の共通接続点が接続されるべき共通電源を定電
圧回路７となしたことを特徴とする電流切換型論理回路
の動作を説明する。
【００１８】第１の差動入力増幅回路１において入力電
圧信号Ｖinが基準電圧Ｖref よりも高い状態のとき、ト
ランジスタＱ２のコレクタから“Ｈ”レベルが出力され
て第１のエミッタフォロワ回路２のトランジスタＱ３の
エミッタ電位が“Ｈ”レベルとなり、一方、第１の差動
入力増幅回路１のトランジスタＱ１のコレクタは“Ｌ”
レベルとなり、第２のエミッタフォロワ回路３のトラン
ジスタＱ４のエミッタ電位は“Ｌ”レベルとなるため、
第２の差動入力増幅回路４のトランジスタＱ５にベース
電流が供給され、トランジスタＱ６にはベース電流は供
給されない。その結果、第２の差動入力増幅回路４にお
いて、トランジスタＱ６はＯＦＦとなり、トランジスタ
Ｑ５がＯＮとなって、発光ダイオード６に駆動電流ＩF
が流れ、発光ダイオード６が発光する。
圧信号Ｖinが基準電圧Ｖref よりも高い状態のとき、ト
ランジスタＱ２のコレクタから“Ｈ”レベルが出力され
て第１のエミッタフォロワ回路２のトランジスタＱ３の
エミッタ電位が“Ｈ”レベルとなり、一方、第１の差動
入力増幅回路１のトランジスタＱ１のコレクタは“Ｌ”
レベルとなり、第２のエミッタフォロワ回路３のトラン
ジスタＱ４のエミッタ電位は“Ｌ”レベルとなるため、
第２の差動入力増幅回路４のトランジスタＱ５にベース
電流が供給され、トランジスタＱ６にはベース電流は供
給されない。その結果、第２の差動入力増幅回路４にお
いて、トランジスタＱ６はＯＦＦとなり、トランジスタ
Ｑ５がＯＮとなって、発光ダイオード６に駆動電流ＩF
が流れ、発光ダイオード６が発光する。
【００１９】上記とは逆に、第１の差動入力増幅回路１
において入力電圧信号Ｖinが基準電圧Ｖref 以下のと
き、トランジスタＱ２のコレクタからは“Ｌ”レベルが
出力されて第１のエミッタフォロワ回路２のトランジス
タＱ３のエミッタ電位が“Ｌ”レベルとなり、一方、第
１の差動入力増幅回路１のトランジスタＱ１のコレクタ
は“Ｈ”レベルとなり、第２のエミッタフォロワ回路３
のトランジスタＱ４のエミッタ電位は“Ｈ”レベルとな
るため、第２の差動入力増幅回路４のトランジスタＱ５
にはベース電流は供給されず、トランジスタＱ６にベー
ス電流が供給される。その結果、トランジスタＱ６はＯ
Ｎとなり、トランジスタＱ５はＯＦＦとなって、発光ダ
イオード６は消光する。
において入力電圧信号Ｖinが基準電圧Ｖref 以下のと
き、トランジスタＱ２のコレクタからは“Ｌ”レベルが
出力されて第１のエミッタフォロワ回路２のトランジス
タＱ３のエミッタ電位が“Ｌ”レベルとなり、一方、第
１の差動入力増幅回路１のトランジスタＱ１のコレクタ
は“Ｈ”レベルとなり、第２のエミッタフォロワ回路３
のトランジスタＱ４のエミッタ電位は“Ｈ”レベルとな
るため、第２の差動入力増幅回路４のトランジスタＱ５
にはベース電流は供給されず、トランジスタＱ６にベー
ス電流が供給される。その結果、トランジスタＱ６はＯ
Ｎとなり、トランジスタＱ５はＯＦＦとなって、発光ダ
イオード６は消光する。
【００２０】すなわち、入力電圧信号Ｖinが基準電圧Ｖ
ref を超えるときは発光ダイオード６が発光し、入力電
圧信号Ｖinが基準電圧Ｖref 以下のときは発光ダイオー
ド６は消光するため、入力電圧信号Ｖinの変化に応じて
発光ダイオード６から光信号を伝送する。
ref を超えるときは発光ダイオード６が発光し、入力電
圧信号Ｖinが基準電圧Ｖref 以下のときは発光ダイオー
ド６は消光するため、入力電圧信号Ｖinの変化に応じて
発光ダイオード６から光信号を伝送する。
【００２１】この実施例の場合、定電流回路５における
定電流用トランジスタＱ７のコレクタ・エミッタ間電圧
ＶCEは、次式で表される。
定電流用トランジスタＱ７のコレクタ・エミッタ間電圧
ＶCEは、次式で表される。
【００２２】 ＶCE≒Ｖｓ−ＶBE×３ ‥‥‥‥‥‥‥‥‥‥‥‥‥‥
‥‥‥‥‥（２） この式において、ＶBEは、定電圧回路７におけるトラン
ジスタＱ９とエミッタフォロワ回路２，３におけるトラ
ンジスタＱ３，Ｑ４のいずれかと第２の差動入力増幅回
路４におけるトランジスタＱ５，Ｑ６のいずれかのベー
ス・エミッタ間電圧、Ｖｓは定電圧回路７におけるトラ
ンジスタＱ９のベースに印加される定電圧である。
‥‥‥‥‥（２） この式において、ＶBEは、定電圧回路７におけるトラン
ジスタＱ９とエミッタフォロワ回路２，３におけるトラ
ンジスタＱ３，Ｑ４のいずれかと第２の差動入力増幅回
路４におけるトランジスタＱ５，Ｑ６のいずれかのベー
ス・エミッタ間電圧、Ｖｓは定電圧回路７におけるトラ
ンジスタＱ９のベースに印加される定電圧である。
【００２３】上記（２）式には高電位側電源ライン８に
印加されている直流電源電圧Ｖccが含まれていない。Ｖ
ｓおよびＶBEはそれぞれ一定である。したがって、定電
流用トランジスタＱ７のコレクタ・エミッタ間電圧ＶCE
は、高電位側電源ライン８の直流電源電圧Ｖccの変動に
は影響されることなく、常に一定に保たれることにな
る。また、定電流回路５における定電流用トランジスタ
Ｑ８を流れる電流Ｉ8 は定電流源１４によって一定に保
たれている。その結果、直流電源電圧Ｖccの変動の有無
や変動の大きさには全く関係なしに、定電流用トランジ
スタＱ７を流れる電流Ｉ7 は常に一定に保たれ、発光ダ
イオード６に駆動電流ＩF が流れるときは、その駆動電
流ＩF も常に一定に保たれることになる。すなわち、発
光ダイオード６の駆動を安定したものにすることができ
る。
印加されている直流電源電圧Ｖccが含まれていない。Ｖ
ｓおよびＶBEはそれぞれ一定である。したがって、定電
流用トランジスタＱ７のコレクタ・エミッタ間電圧ＶCE
は、高電位側電源ライン８の直流電源電圧Ｖccの変動に
は影響されることなく、常に一定に保たれることにな
る。また、定電流回路５における定電流用トランジスタ
Ｑ８を流れる電流Ｉ8 は定電流源１４によって一定に保
たれている。その結果、直流電源電圧Ｖccの変動の有無
や変動の大きさには全く関係なしに、定電流用トランジ
スタＱ７を流れる電流Ｉ7 は常に一定に保たれ、発光ダ
イオード６に駆動電流ＩF が流れるときは、その駆動電
流ＩF も常に一定に保たれることになる。すなわち、発
光ダイオード６の駆動を安定したものにすることができ
る。
【００２４】なお、発光ダイオード６に代えて任意の光
半導体素子を駆動する場合も、光半導体素子以外の負荷
を駆動する場合にも、その駆動電流ＩF は直流電源電圧
Ｖccの変動の影響を受けることなく安定したものとな
る。
半導体素子を駆動する場合も、光半導体素子以外の負荷
を駆動する場合にも、その駆動電流ＩF は直流電源電圧
Ｖccの変動の影響を受けることなく安定したものとな
る。
【００２５】特に、定電圧回路７における定電圧Ｖｓと
して、ダイオードなどの複数のバンドギャップを用いる
定電圧とすることにより、温度特性においてトランジス
タのベース・エミッタ間電圧ＶBEと相殺することができ
るため、より安定した駆動が可能となる。
して、ダイオードなどの複数のバンドギャップを用いる
定電圧とすることにより、温度特性においてトランジス
タのベース・エミッタ間電圧ＶBEと相殺することができ
るため、より安定した駆動が可能となる。
【００２６】
【発明の効果】以上のように、本発明によれば、第１の
差動入力増幅回路の各トランジスタに接続された負荷抵
抗に接続すべき共通電源として定電圧回路を採用したの
で、第２の差動入力増幅回路の両トランジスタのエミッ
タ共通接続点に接続された定電流用トランジスタのコレ
クタ・エミッタ間電圧（ＶCE）を高電位側電源ラインの
直流電源電圧（Ｖcc）に依存しないものとでき、その直
流電源電圧の変動の有無や変動の大きさに影響されるこ
となく、光半導体素子などの負荷を常に安定良く駆動す
ることができる。
差動入力増幅回路の各トランジスタに接続された負荷抵
抗に接続すべき共通電源として定電圧回路を採用したの
で、第２の差動入力増幅回路の両トランジスタのエミッ
タ共通接続点に接続された定電流用トランジスタのコレ
クタ・エミッタ間電圧（ＶCE）を高電位側電源ラインの
直流電源電圧（Ｖcc）に依存しないものとでき、その直
流電源電圧の変動の有無や変動の大きさに影響されるこ
となく、光半導体素子などの負荷を常に安定良く駆動す
ることができる。
【図１】本発明の一実施例に係る電流切換型論理回路の
回路図である。
回路図である。
【図２】従来例に係る電流切換型論理回路の回路図であ
る。
る。
１ 第１の差動入力増幅回路 ２ 第１のエミッタフォロワ回路（レベルシフト回
路） ３ 第２のエミッタフォロワ回路（レベルシフト回
路） ４ 第２の差動入力増幅回路 ５ 定電流回路 ６ 発光ダイオード（光半導体素子：負荷） ７ 定電圧回路（共通電源） ８ 高電位側電源ライン ９ 低電位側電源ライン １１〜１４ 定電流源 Ｒ１，Ｒ２ 負荷抵抗 Ｑ１〜Ｑ６ トランジスタ Ｑ７，Ｑ８ 定電流用トランジスタ Ｑ９ 定電圧回路用のトランジスタ Ｖin 入力電圧信号 Ｖref 基準電圧 Ｖｓ 定電圧 ＶCE 定電流用トランジスタのコレクタ・エミッタ間
電圧
路） ３ 第２のエミッタフォロワ回路（レベルシフト回
路） ４ 第２の差動入力増幅回路 ５ 定電流回路 ６ 発光ダイオード（光半導体素子：負荷） ７ 定電圧回路（共通電源） ８ 高電位側電源ライン ９ 低電位側電源ライン １１〜１４ 定電流源 Ｒ１，Ｒ２ 負荷抵抗 Ｑ１〜Ｑ６ トランジスタ Ｑ７，Ｑ８ 定電流用トランジスタ Ｑ９ 定電圧回路用のトランジスタ Ｖin 入力電圧信号 Ｖref 基準電圧 Ｖｓ 定電圧 ＶCE 定電流用トランジスタのコレクタ・エミッタ間
電圧
Claims (1)
- 【請求項１】 一方のベースが入力電圧信号を他方のベ
ースが基準電圧をそれぞれ入力し、共通接続されたエミ
ッタが定電流源を介して低電位側電源ラインに接続さ
れ、各コレクタがそれぞれ負荷抵抗を介して共通電源に
接続されたトランジスタ対を有する第１の差動入力増幅
回路と、 各ベースが前記第１の差動入力増幅回路における各トラ
ンジスタのコレクタ電圧をそれぞれ入力し、各コレクタ
が高電位側電源ラインにそれぞれ接続されたトランジス
タを有する第１および第２のエミッタフォロワ回路と、 各ベースが前記第１および第２のエミッタフォロワ回路
の各エミッタ電圧をそれぞれ入力し、共通接続されたエ
ミッタが定電流用トランジスタを介して低電位側電源ラ
インに接続され、一方のコレクタが高電位側電源ライン
に接続され、他方のコレクタが負荷を介して高電位側電
源ラインに接続されたトランジスタ対を有する第２の差
動入力増幅回路とを備えた電流切換型論理回路におい
て、 前記第１の差動入力増幅回路における各負荷抵抗が接続
された共通電源を定電圧回路をもって構成したことを特
徴とする電流切換型論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26468492A JPH06120809A (ja) | 1992-10-02 | 1992-10-02 | 電流切換型論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26468492A JPH06120809A (ja) | 1992-10-02 | 1992-10-02 | 電流切換型論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120809A true JPH06120809A (ja) | 1994-04-28 |
Family
ID=17406763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26468492A Pending JPH06120809A (ja) | 1992-10-02 | 1992-10-02 | 電流切換型論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120809A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0756362A1 (en) * | 1995-07-28 | 1997-01-29 | Nec Corporation | Voltage controlled laser diode drive circuit |
| WO1999001914A3 (en) * | 1997-07-03 | 1999-03-25 | Maxim Integrated Products | High speed semiconductor laser driver circuits |
| US6982689B2 (en) | 2002-05-24 | 2006-01-03 | Freescale Semiconductor, Inc | Light-emitting element drive apparatus |
| US7098877B2 (en) | 2001-08-15 | 2006-08-29 | Freescale Semiconductor, Inc. | Driver circuit |
| JP2007067752A (ja) * | 2005-08-31 | 2007-03-15 | Yokogawa Electric Corp | 電流スイッチ |
-
1992
- 1992-10-02 JP JP26468492A patent/JPH06120809A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0756362A1 (en) * | 1995-07-28 | 1997-01-29 | Nec Corporation | Voltage controlled laser diode drive circuit |
| US5736844A (en) * | 1995-07-28 | 1998-04-07 | Nec Corporation | Voltage controlled laser diode drive circuit |
| WO1999001914A3 (en) * | 1997-07-03 | 1999-03-25 | Maxim Integrated Products | High speed semiconductor laser driver circuits |
| US7098877B2 (en) | 2001-08-15 | 2006-08-29 | Freescale Semiconductor, Inc. | Driver circuit |
| US6982689B2 (en) | 2002-05-24 | 2006-01-03 | Freescale Semiconductor, Inc | Light-emitting element drive apparatus |
| JP2007067752A (ja) * | 2005-08-31 | 2007-03-15 | Yokogawa Electric Corp | 電流スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429700B1 (en) | Driver circuit with output common mode voltage control | |
| US4607232A (en) | Low voltage amplifier circuit | |
| KR910005362B1 (ko) | 표시구동장치 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US5327100A (en) | Negative slew rate enhancement circuit for an operational amplifier | |
| US5289048A (en) | Analog multiplexer circuit having an active load circuit functioning commonly for a plurality of bipolar differential amplifying input circuits | |
| JPH06120809A (ja) | 電流切換型論理回路 | |
| US7113041B2 (en) | Operational amplifier | |
| US4937515A (en) | Low supply voltage current mirror circuit | |
| US4754166A (en) | Reset circuit for integrated injection logic | |
| US5592123A (en) | Frequency stability bootstrapped current mirror | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US5461343A (en) | Current mirror circuit | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| JPH0738403A (ja) | ラインドライバ‐スイッチング段 | |
| US5994941A (en) | Operating voltage point compensation circuit for a transistorized circuit | |
| JP3470835B2 (ja) | 演算増幅器 | |
| US5656927A (en) | Circuit arrangement for generating a bias potential | |
| JP3894891B2 (ja) | 高速，大出力電流かつ低消費電力の出力回路 | |
| JP2577419B2 (ja) | 論理レベル変換回路 | |
| EP0384510A1 (en) | Differential amplifier | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH04209582A (ja) | 発光素子駆動回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JP2537290B2 (ja) | 半導体発光素子の駆動回路 |