JPH0612330A - 記憶管理方式 - Google Patents
記憶管理方式Info
- Publication number
- JPH0612330A JPH0612330A JP4188889A JP18888992A JPH0612330A JP H0612330 A JPH0612330 A JP H0612330A JP 4188889 A JP4188889 A JP 4188889A JP 18888992 A JP18888992 A JP 18888992A JP H0612330 A JPH0612330 A JP H0612330A
- Authority
- JP
- Japan
- Prior art keywords
- space
- area
- address
- tlb
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 230000010365 information processing Effects 0.000 claims description 10
- 238000007726 management method Methods 0.000 claims description 6
- 108091033409 CRISPR Proteins 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 空間共通のＴＬＢ領域と空間固有のＴＬＢ領
域を異なる方式で管理することを許し、空間の切替え時
に空間共通のアドレス変換情報を保存することが可能な
ＴＬＢ領域の管理を行なうことにより、空間切替えの効
率やアドレス変換の効率を改善する。 【構成】 多重仮想空間１０には、空間共通領域１２と
複数の空間固有領域が有る。情報処理装置１は空間共通
ＴＬＢ領域２と空間固有ＴＬＢ領域３を有し、ＴＬＢ領
域の各エントリ４に仮想アドレス５と対応する物理アド
レス６の対が格納されている。アドレス変換情報は空間
共通のアドレス変換情報７と空間固有のアドレス変換情
報８があり、空間固有のアドレス変換情報は存在する多
重仮想空間の数だけ存在し、現在参照可能な空間固有領
域１１のアドレス変換情報を参照している変数ＣＡＳ９
を設けて、空間共通ＴＬＢ領域、固有ＴＬＢ領域を異な
る方式で管理する。
域を異なる方式で管理することを許し、空間の切替え時
に空間共通のアドレス変換情報を保存することが可能な
ＴＬＢ領域の管理を行なうことにより、空間切替えの効
率やアドレス変換の効率を改善する。 【構成】 多重仮想空間１０には、空間共通領域１２と
複数の空間固有領域が有る。情報処理装置１は空間共通
ＴＬＢ領域２と空間固有ＴＬＢ領域３を有し、ＴＬＢ領
域の各エントリ４に仮想アドレス５と対応する物理アド
レス６の対が格納されている。アドレス変換情報は空間
共通のアドレス変換情報７と空間固有のアドレス変換情
報８があり、空間固有のアドレス変換情報は存在する多
重仮想空間の数だけ存在し、現在参照可能な空間固有領
域１１のアドレス変換情報を参照している変数ＣＡＳ９
を設けて、空間共通ＴＬＢ領域、固有ＴＬＢ領域を異な
る方式で管理する。
Description
【０００１】
【産業上の利用分野】本発明は多重仮想空間における共
有領域と空間ごとに個別の管理とアドレス変換に関する
ものである。
有領域と空間ごとに個別の管理とアドレス変換に関する
ものである。
【０００２】
【従来の技術】従来の多重仮想空間の管理方式は、空間
に固有の領域と空間で共有されている領域に対して、同
一のアドレス変換機構でおこなっていた。
に固有の領域と空間で共有されている領域に対して、同
一のアドレス変換機構でおこなっていた。
【０００３】
【発明が解決しようとする課題】従来の技術では、空間
に固有のアドレス変換情報と空間に共通のアドレス変換
情報を同じＴＬＢ領域で管理している。このため、空間
の切替えを行なうとき、ＴＬＢ領域内の情報を無効にし
ている。この結果、空間の切替えの頻度が多い情報処理
装置では、アドレス変換情報を求める処理が頻繁にな
り、性能を落す原因になっている。
に固有のアドレス変換情報と空間に共通のアドレス変換
情報を同じＴＬＢ領域で管理している。このため、空間
の切替えを行なうとき、ＴＬＢ領域内の情報を無効にし
ている。この結果、空間の切替えの頻度が多い情報処理
装置では、アドレス変換情報を求める処理が頻繁にな
り、性能を落す原因になっている。
【０００４】一部の情報処理装置では、空間ごとに識別
子を持たせ切替え前の空間と切替え後の空間のアドレス
変換情報の区別をつけ、同時に複数の空間のアドレス変
換情報を保持できるようなアドレス変換機構を採用して
いる。しかし、複数の空間で共通のアドレス変換情報で
あっても識別子が異なるため、異なるアドレス変換情報
としてＴＬＢ領域に設定しなければならず、ＴＬＢ領域
の効率的な利用をさまたげている。また、識別子で区別
できる空間数よりも多い仮想空間に切り替わるときは、
ＴＬＢ領域の情報を無効にせざるおえないという問題が
あった。
子を持たせ切替え前の空間と切替え後の空間のアドレス
変換情報の区別をつけ、同時に複数の空間のアドレス変
換情報を保持できるようなアドレス変換機構を採用して
いる。しかし、複数の空間で共通のアドレス変換情報で
あっても識別子が異なるため、異なるアドレス変換情報
としてＴＬＢ領域に設定しなければならず、ＴＬＢ領域
の効率的な利用をさまたげている。また、識別子で区別
できる空間数よりも多い仮想空間に切り替わるときは、
ＴＬＢ領域の情報を無効にせざるおえないという問題が
あった。
【０００５】本発明は上述の問題点に鑑みて空間固有の
ＴＬＢ領域と空間固有のＴＬＢ領域を異なる方式で管理
し、空間切替えやアドレス変換の効率を改善できる記憶
管理方式を提供することを目的としている。
ＴＬＢ領域と空間固有のＴＬＢ領域を異なる方式で管理
し、空間切替えやアドレス変換の効率を改善できる記憶
管理方式を提供することを目的としている。
【０００６】
【課題を解決するための手段】プログラムを実行するア
ドレス空間である論理空間が、メモリの実装されている
アドレス空間である物理空間と異なりうる情報処理装置
の論理空間内アドレスを物理空間内アドレスに変換する
機構を持ち、論理空間内アドレスと物理空間内アドレス
の対応情報であるアドレス変換情報の一部を高速に参照
できる領域であるＴＬＢ領域に格納している情報処理装
置において、複数の論理空間に関して同一のアドレス変
換情報を持つＴＬＢ領域と、論理空間ごとに固有のアド
レス変換情報を持つＴＬＢ領域を区別して管理すること
を特徴としている。
ドレス空間である論理空間が、メモリの実装されている
アドレス空間である物理空間と異なりうる情報処理装置
の論理空間内アドレスを物理空間内アドレスに変換する
機構を持ち、論理空間内アドレスと物理空間内アドレス
の対応情報であるアドレス変換情報の一部を高速に参照
できる領域であるＴＬＢ領域に格納している情報処理装
置において、複数の論理空間に関して同一のアドレス変
換情報を持つＴＬＢ領域と、論理空間ごとに固有のアド
レス変換情報を持つＴＬＢ領域を区別して管理すること
を特徴としている。
【０００７】
【作用】上記構成によれば、情報処理装置の論理空間内
アドレスをメモリの実装されている物理空間内アドレス
に変換する機構を持ち、アドレス変換情報の一部を高速
に参照できるＴＬＢ領域に格納している情報処理装置
で、複数の論理空間に関して同一のアドレス変換情報を
持つＴＬＢ領域と、論理空間ごとに固有のアドレス変換
情報を持つＴＬＢ領域を、アドレス情報によって区別し
異なる方式で管理できるので、空間切替えアドレス変換
の効率を改善することができる。
アドレスをメモリの実装されている物理空間内アドレス
に変換する機構を持ち、アドレス変換情報の一部を高速
に参照できるＴＬＢ領域に格納している情報処理装置
で、複数の論理空間に関して同一のアドレス変換情報を
持つＴＬＢ領域と、論理空間ごとに固有のアドレス変換
情報を持つＴＬＢ領域を、アドレス情報によって区別し
異なる方式で管理できるので、空間切替えアドレス変換
の効率を改善することができる。
【０００８】
【実施例】以下本発明の一実施例について図を参照して
説明する。
説明する。
【０００９】図１は本発明の一実施例による記憶管理方
式の構成図である。
式の構成図である。
【００１０】図１において、多重仮想空間全体１０に
は、空間共通領域１２と複数の空間固有領域が存在し、
そのうち１つのみが現在参照可能な空間固有領域１１で
ある。本実施例の情報処理装置１は空間共通ＴＬＢ領域
２と空間固有ＴＬＢ領域３とを持つ、いずれのＴＬＢ領
域の各エントリ４にも仮想アドレス５とそれに対応する
物理アドレス６の対が格納されている。アドレス変換情
報は、空間共通のアドレス変換情報７と空間固有のアド
レス変換情報８の２種類ある。空間固有のアドレス変換
情報８は、存在する多重仮想空間の数だけ存在する。現
在参照可能な空間固有領域のアドレス変換情報を参照し
ている変数ＣＡＳ９を設ける。
は、空間共通領域１２と複数の空間固有領域が存在し、
そのうち１つのみが現在参照可能な空間固有領域１１で
ある。本実施例の情報処理装置１は空間共通ＴＬＢ領域
２と空間固有ＴＬＢ領域３とを持つ、いずれのＴＬＢ領
域の各エントリ４にも仮想アドレス５とそれに対応する
物理アドレス６の対が格納されている。アドレス変換情
報は、空間共通のアドレス変換情報７と空間固有のアド
レス変換情報８の２種類ある。空間固有のアドレス変換
情報８は、存在する多重仮想空間の数だけ存在する。現
在参照可能な空間固有領域のアドレス変換情報を参照し
ている変数ＣＡＳ９を設ける。
【００１１】つぎに動作について説明する。
【００１２】仮想アドレスが空間固有の領域内のアドレ
スか空間共通領域内のアドレスかを判定する方法とし
て、本実施例では論理空間のアドレスを用いる。すなわ
ち、論理空間内のアドレスが１６進数で０ｘ４００００
０００以上のとき、そのアドレスは空間共通であり、空
間共通のアドレス変換情報７で仮想アドレスと物理アド
レスの対応付けをおこなっている。０ｘ４００００００
０未満のときは、ＣＡＳ９が参照する空間固有のアドレ
ス変換情報８で仮想アドレスと物理アドレスの対応付け
をおこなっている。これらのアドレス変換情報は仮想ア
ドレスをキーとして、参照する表形式になっている。
スか空間共通領域内のアドレスかを判定する方法とし
て、本実施例では論理空間のアドレスを用いる。すなわ
ち、論理空間内のアドレスが１６進数で０ｘ４００００
０００以上のとき、そのアドレスは空間共通であり、空
間共通のアドレス変換情報７で仮想アドレスと物理アド
レスの対応付けをおこなっている。０ｘ４００００００
０未満のときは、ＣＡＳ９が参照する空間固有のアドレ
ス変換情報８で仮想アドレスと物理アドレスの対応付け
をおこなっている。これらのアドレス変換情報は仮想ア
ドレスをキーとして、参照する表形式になっている。
【００１３】情報処理装置は仮想アドレス（３２ｂｉ
ｔ）を物理アドレス（３２ｂｉｔ）に変換する際にＴＬ
Ｂ領域を参照し、対応する仮想アドレスを持つエントリ
を探す、対応するエントリが存在すれば、そのエントリ
に記された物理アドレスでメモリを参照する。
ｔ）を物理アドレス（３２ｂｉｔ）に変換する際にＴＬ
Ｂ領域を参照し、対応する仮想アドレスを持つエントリ
を探す、対応するエントリが存在すれば、そのエントリ
に記された物理アドレスでメモリを参照する。
【００１４】対応するエントリがＴＬＢ領域に存在しな
い場合、空間共通の領域内のアドレスであれば空間共通
のアドレス変換情報７を参照し、仮想アドレスに対応す
る物理アドレスを求め、その対を空間共通ＴＬＢ領域２
に設定する。
い場合、空間共通の領域内のアドレスであれば空間共通
のアドレス変換情報７を参照し、仮想アドレスに対応す
る物理アドレスを求め、その対を空間共通ＴＬＢ領域２
に設定する。
【００１５】仮想アドレスが空間固有の領域内のアドレ
スであれば空間固有のアドレス変換情報８を参照し、仮
想アドレスに対応する物理アドレスを求め、その対を空
間固有ＴＬＢ領域３に設定する。
スであれば空間固有のアドレス変換情報８を参照し、仮
想アドレスに対応する物理アドレスを求め、その対を空
間固有ＴＬＢ領域３に設定する。
【００１６】空間を切替えるとき、空間固有ＴＬＢ領域
３のみを情報を無効にする。
３のみを情報を無効にする。
【００１７】このように空間固有ＴＬＢ領域３が使用す
るＴＬＢ領域を限定することで、空間共通ＴＬＢ領域２
を有効にしたまま、空間の切替えが可能になり、この結
果、空間の切替えの効率と切替後の空間参照の効率を向
上させることができる。
るＴＬＢ領域を限定することで、空間共通ＴＬＢ領域２
を有効にしたまま、空間の切替えが可能になり、この結
果、空間の切替えの効率と切替後の空間参照の効率を向
上させることができる。
【００１８】実施例では、ＴＬＢの構成、アドレスの区
間を限定したが、これらは、本発明の本質ではない、ま
た、実施例では、空間固有ＴＬＢ領域３と空間共通ＴＬ
Ｂ領域２を完全に分離したが、これらのＴＬＢ領域の一
部が重なっているような構成、あるいは、空間固有ＴＬ
Ｂ領域が空間共通ＴＬＢ領域に包含されているような構
成も可能である。
間を限定したが、これらは、本発明の本質ではない、ま
た、実施例では、空間固有ＴＬＢ領域３と空間共通ＴＬ
Ｂ領域２を完全に分離したが、これらのＴＬＢ領域の一
部が重なっているような構成、あるいは、空間固有ＴＬ
Ｂ領域が空間共通ＴＬＢ領域に包含されているような構
成も可能である。
【００１９】
【発明の効果】本発明は空間共通のＴＬＢ領域と空間固
有のＴＬＢ領域を異なる方式で管理することを許してい
るため、空間の切替え時に空間共通のアドレス変換情報
を保存することが可能なＴＬＢ領域の管理を行なえる。
その結果、空間切替えの効率やアドレス変換の効率を改
善するという効果がある。
有のＴＬＢ領域を異なる方式で管理することを許してい
るため、空間の切替え時に空間共通のアドレス変換情報
を保存することが可能なＴＬＢ領域の管理を行なえる。
その結果、空間切替えの効率やアドレス変換の効率を改
善するという効果がある。
【図１】本発明の一実施例による記憶管理方式の構成図
である。
である。
１ 情報処理装置 ２ 空間共通ＴＬＢ領域 ３ 空間固有ＴＬＢ領域 ４ ＴＬＢのエントリ ５ 仮想アドレス ６ 物理アドレス ７ 空間共通アドレス変換情報 ８ 空間固有アドレス変換情報 ９ ＣＡＳ １０ 多重仮想空間全体 １１ 現在参照可能な空間固有領域 １２ 空間共有領域
Claims (1)
- 【請求項１】 プログラムを実行するアドレス空間であ
る論理空間が、メモリの実装されているアドレス空間で
ある物理空間と異なりうる情報処理装置の論理空間内ア
ドレスを物理空間内アドレスに変換する機構を持ち、論
理空間内アドレスと物理空間内アドレスの対応情報であ
るアドレス変換情報の一部を高速に参照できる領域であ
るＴＬＢ領域に格納している情報処理装置において、複
数の論理空間に関して同一のアドレス変換情報を持つＴ
ＬＢ領域と、論理空間ごとに固有のアドレス変換情報を
持つＴＬＢ領域を区別して管理することを特徴とする記
憶管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188889A JPH0612330A (ja) | 1992-06-24 | 1992-06-24 | 記憶管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188889A JPH0612330A (ja) | 1992-06-24 | 1992-06-24 | 記憶管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612330A true JPH0612330A (ja) | 1994-01-21 |
Family
ID=16231661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188889A Pending JPH0612330A (ja) | 1992-06-24 | 1992-06-24 | 記憶管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612330A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558874A (en) * | 1978-10-23 | 1980-05-01 | Mitsubishi Electric Corp | Information processing system |
| JPS5755581A (en) * | 1980-09-19 | 1982-04-02 | Nippon Telegr & Teleph Corp <Ntt> | Address converting system |
| JPS62192832A (ja) * | 1986-02-20 | 1987-08-24 | Fujitsu Ltd | アドレス変換方式 |
| JPS63269242A (ja) * | 1987-04-27 | 1988-11-07 | Fujitsu Ltd | アドレス変換方式 |
-
1992
- 1992-06-24 JP JP4188889A patent/JPH0612330A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558874A (en) * | 1978-10-23 | 1980-05-01 | Mitsubishi Electric Corp | Information processing system |
| JPS5755581A (en) * | 1980-09-19 | 1982-04-02 | Nippon Telegr & Teleph Corp <Ntt> | Address converting system |
| JPS62192832A (ja) * | 1986-02-20 | 1987-08-24 | Fujitsu Ltd | アドレス変換方式 |
| JPS63269242A (ja) * | 1987-04-27 | 1988-11-07 | Fujitsu Ltd | アドレス変換方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060288187A1 (en) | Method and mechanism for efficiently creating large virtual memory pages in a multiple page size environment | |
| EP0472879A2 (en) | Method and apparatus for dynamic detection and routing of non-uniform traffic in parallel buffered multistage interconnection networks | |
| JPH0293952A (ja) | 仮想計算機システム | |
| US20140321467A1 (en) | Apparatus and Method for Table Search with Centralized Memory Pool in a Network Switch | |
| JPS61103258A (ja) | 多重プロセッサ・システム | |
| WO2015056101A2 (en) | Processing concurrency in a network device | |
| CA2355065A1 (en) | Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory | |
| JPH04299440A (ja) | 共有レジスタ制御方式 | |
| WO2016107594A1 (en) | Accessing external network from virtual network | |
| US20030070057A1 (en) | Apparatus for translation between virtual and physical addresses using page number, a physical page number, a process identifier and a global bit | |
| JPS63159953A (ja) | 仮想記憶制御方式の計算機システム | |
| US6094710A (en) | Method and system for increasing system memory bandwidth within a symmetric multiprocessor data-processing system | |
| JPH0612330A (ja) | 記憶管理方式 | |
| US6721858B1 (en) | Parallel implementation of protocol engines based on memory partitioning | |
| JP2002189633A (ja) | 仮想空間のメモリ保護方法及び装置 | |
| EP0373299A3 (en) | Method and apparatus for memory routing scheme | |
| CA2121088A1 (en) | Vector Processor | |
| JPS63201850A (ja) | オンチツプキヤツシユメモリ | |
| JPH0352044A (ja) | 中央処理装置 | |
| JPH02171943A (ja) | アドレス変換バッファ参照方式 | |
| JPH04322342A (ja) | アドレス変換方法 | |
| JPH06100991B2 (ja) | 仮想計算機システムにおけるデータ転送方法 | |
| JP2742245B2 (ja) | 並列計算機 | |
| JPH06124233A (ja) | メモリ拡張方法 | |
| JPS6086637A (ja) | 拡張仮想記憶制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |