JPH06123877A - 液晶素子の駆動方法 - Google Patents

Abstract

(57)【要約】 【構成】 非選択電圧を印加した走査電極と書換え電圧
を印加した信号電極から構成される画素と、非選択電圧
を印加した走査電極と保持電圧を印加した信号電極から
構成される画素へ、正電圧と負電圧の組合せを単数回ま
たは複数回印加して、その２つの画素の透過光量の変化
をほぼ等しくし、選択電圧を印加した走査電極と保持電
圧を印加した信号電極から構成される画素へ、強誘電性
液晶分子に働く誘電異方性負の効果が自発分極の効果と
同程度に大きい領域の正又は負電圧と、強誘電性液晶分
子に働く誘電異方性負の効果が自発分極の効果と較べて
小さい領域の負又は正電圧の組合せを単数回または複数
回印加し、この画素の透過光量の変化を前記２つの画素
の透過光量の変化とほぼ等しくするかまたはそれより小
さくすることを特徴とする。 【効果】 抜きの揃ったリフレッシュ駆動の認識しにく
い強誘電性液晶ディスプレイが得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶素子の駆動方法に関
し、特に強誘電性液晶（以下ＦＬＣと略称する）素子の
駆動方法に関する。

【０００２】

【従来の技術】ＦＬＣパネル１の構成は図７に概略的な
断面図で示されるものである。即ち、２枚のガラス基板
５a,５b は互いに対向させて配置され、一方のガラス基
板５ａの表面にはインジウム錫酸化物（以下ＩＴＯと略
称する）等からなる透明な信号電極Ｓが複数本互いに平
行に配置されており、その上はＳｉＯ₂ 等からなる透明
な絶縁膜６ａで被覆されている。信号電極Ｓと対向する
もう一方のガラス基板５b の表面にはＩＴＯ等からなる
透明な走査電極Ｌが信号電極Ｓと直交する向きに複数本
互いに平行に配置されており、その上はＳｉＯ₂ からな
る透明な絶縁膜６b で被覆されている。各絶縁膜６a,６
b 上にはラビング処理など施したポリビニルアルコール
等からなる透明な配向膜７a,７b が各々形成されてい
る。この２枚のガラス基板５a,５b は一部に注入口を残
して封止剤８で貼り合わされ、その注入口から配向膜７
a,７b で挟まれる空間内に真空注入によってＦＬＣ９が
導入された後、上記注入口は封止剤８で封止される。こ
のようにして貼り合わせた２枚のガラス基板５a,５b
は、互いの偏光軸が直交するよう配置した２枚の偏光板
１０a,１０b で挟まれている。

【０００３】図８は、このＦＬＣパネル１の走査電極Ｌ
に走査側駆動回路１１を接続し、信号電極Ｓに信号側駆
動回路１２を接続したＦＬＣディスプレイ（以下ＦＬＣ
Ｄと略称する）４の概略的な構成を示す平面図である。
ここでは説明を簡単にする為に走査電極Ｌが１６本で信
号電極Ｓが１６本の場合、つまり１６×１６の画素で構
成されているＦＬＣＤ４の場合について示しており、走
査電極Ｌの各々は符号Ｌに添字i(ｉ＝0 〜Ｆ）を付加し
て区別し、信号電極Ｓの各々は符号Ｓに添字j(ｊ＝0 〜
Ｆ）を付加して区別している。また、以後の説明では、
任意の走査電極Ｌi と任意の信号電極Ｓj が交差する部
分の画素を符号Ａijで表すものとする。

【０００４】図８の走査側駆動回路１１は走査電極Ｌに
電圧を印加する為の回路であり、シフトレジスタ２１と
ラッチ２２とアナログ スウィッチ２３から構成され、
選択信号ＹＩをシフトレジスタ２１内を転送し、ラッチ
パルスＬＰ−が「０」となるタイミングでそのシフトレ
ジスタ２１のデータをラッチ２２に取り込み、各走査電
極に対応するラッチ２２のデータが「０」か「１」かに
より、その走査電極へアナログ スウィッチ２３を通し
て電圧ＶCOかＶC1を印加する回路である。また信号側駆
動回路１２は信号電極Ｓに電圧を印加する為の回路であ
り、シフトレジスタ２４とラッチ２５とアナログ スウ
ィッチ２６から構成され、データＸＩをシフトレジスタ
２４内を転送し、ラッチパルスＬＰ−が「０」となるタ
イミングでそのシフトレジスタ２４のデータをラッチ２
５に取り込み、その信号電極に対応するラッチ２５のデ
ータが「０」か「１」かにより、その信号電極へアナロ
グスウィッチ２６を通して電圧ＶSOかＶS1を印加する回
路である。

【０００５】この画素Ａijを構成するＦＬＣ分子１０１
は、図１２（Ｂ）に示すように分子の長軸方向と垂直に
自発分極Ｐs を持ち、走査電極Ｌと信号電極Ｓの電圧か
ら作られる電界Ｅと自発分極Ｐs のベクトル積に比例し
た力を受け２倍のチルト角２θの頂角を持った円錐１０
２の表面上を移動する。ＦＬＣ分子１０１は２つの安定
状態を持ち、電界ＥによりＦＬＣ分子１０１が図１２
（Ａ）に示す軸１０７まで移動させられると安定状態１
０５となり、電界ＥによりＦＬＣ分子１０１が軸１０６
まで移動させられると安定状態１０４となる。また、Ｆ
ＬＣ分子１０１をその与えられた安定状態から電界Ｅに
より動かすと、その安定状態が替わらない限り元の安定
状態へ戻ろうとする復元力がＦＬＣ分子１０１へ働く。

【０００６】ＦＬＣ分子には、この他に分子の長軸方向
と短軸方向の誘電率の差Δεと電界Ｅの２乗に比例した
力が働く。つまりＦＬＣ分子に働く力Ｆは Ｆ＝Ｋ0 ×Ｐs ×Ｅ＋Ｋ1 ×Δε×Ｅ² （１） となる。そこで誘電異方性Δεが負のＦＬＣ材料をパネ
ルへ封止すれば、ＦＬＣ分子へ働く力は、ある電界Ｅe
以下では誘電異方性Δε＜０の効果による力より自発分
極Ｐs の効果による力が格段に大きくなるが、ある電界
Ｅf 以上では両者の効果による力は同じ程度になる。

【０００７】この事を利用したＦＬＣパネルの駆動方法
として、例えば特開昭６２−５６９３３や特開昭６２−
２８０８２４や特開平１−２４２３４等がある。このう
ち特開平１−２４２３４においてＦＬＣ材料の電圧−応
答速度の関係を測定したグラフをそのまま引用したのが
図２５である。

【０００８】特開平１−２４２３４の駆動方法は図２４
に示すものである。即ち、画素Ａijを構成するＦＬＣ分
子の安定状態を一方の安定状態へ書き換えるには、走査
電極Ｌi へ図２４（１）に示す電圧波形を印加した時、
信号電極Ｓj へ図２４（３）に示す電圧波形を印加し
て、図２４（５）に示す電圧波形を画素Ａijを構成する
ＦＬＣ分子へ印加しそのＦＬＣ分子の安定状態を一方の
安定状態へ書き換える。画素Ａijを構成するＦＬＣ分子
の安定状態をもう一方の安定状態へ書き換えるには、走
査電極Ｌi へ図２４（１）に示す電圧波形を印加した
時、信号電極Ｓj へ図２４（４）に示す電圧波形を印加
して、図２４（６）に示す電圧波形を画素Ａijを構成す
るＦＬＣ分子へ印加しそのＦＬＣ分子の安定状態をもう
一方の安定状態へ書き換える。他の画素Ａkj（ｋ≠ｉ）
を構成するＦＬＣ分子の安定状態を書換えている時に
は、走査電極Ｌi へ図２４（２）に示す電圧波形が印加
され、信号電極Ｓj へ図２４（３）または（４）に示す
電圧波形が印加されるので、画素Ａijを構成するＦＬＣ
分子へは図２４（７）または（８）に示す電圧波形が印
加されそのＦＬＣ分子の安定状態は変化しない。

【０００９】この駆動方法が可能となるのは、図２４
（６）または（５）に示す電圧−ＶａまたはＶａの絶対
値が図２５の３０ｖ近辺の電圧で、まだ誘電異方性Δε
＜０の効果が自発分極Ｐs の効果に較べて小さな領域の
電圧であり、図２４（５）または（６）に示す電圧−Ｖ
ａ−２Ｖb またはＶa ＋２Ｖb の絶対値が図２５の５０
ｖ近辺の電圧で、誘電異方性Δε＜０の効果が自発分極
Ｐｓの効果と同じ程度の領域の電圧であり、前者の電圧
によりＦＬＣ分子に働く力が後者の電圧によりＦＬＣ分
子へ働く力より大きくなる為である。この事は図２５の
電圧−応答速度の関係が３０ｖ〜４０ｖで最小値をと
り、４０ｖ以上の電圧では応答速度が３０ｖの電圧より
遅くなることからも推測される。

【００１０】また、誘電異方性が負のＢＤＨ社製のＦＬ
Ｃ材料ＳＣＥ８を使った別の駆動方法がアメリカで開か
れたＦＬＣ’９１学会でイギリスＤＲＡの研究部門であ
るＲＳＲＥから“The JOERS/ALVEY Ferroelectric Mult
iplexing Scheme ”として発表された。図２３に示すの
はその論文で示されているＦＬＣ材料ＳＣＥ８の電圧−
メモリパルス幅の関係である。図２３の（ａ）で示した
データは図２２（Ｂ）に示す通り±１０ｖのバイアス電
圧を重畳したパルスを印加しながら測定したデータであ
り、図２３の（ｂ）で示したデータは図２２（Ａ）に示
す通り±０ｖのバイアス電圧を重畳したパルスを印加し
ながら測定したデータである。この論文の駆動方法は１
画面の書換えを２フィールドかけて行い、第１のフィー
ルドで図２１（Ａ）に示す駆動波形を印加し、第２のフ
ィールドで図２１（Ｂ）に示す駆動波形を印加するとい
うものである。

【００１１】即ち、画素Ａijを構成するＦＬＣ分子の安
定状態を一方の安定状態へ書き換えるには、第１のフィ
ールドで走査電極Ｌi へ図２１（Ａ）の（１）に示す選
択電圧を印加した時、信号電極Ｓj へ図２１（Ａ）の
（３）に示す書換え電圧を印加して、図２１（Ａ）の
（５）に示す電圧波形を画素を構成するＦＬＣ分子へ印
加し、そのＦＬＣ分子の安定状態を一方の安定状態へ書
き換える。また、第２のフィールドで走査電極Ｌi へ図
２１（Ｂ）の（１）に示す選択電圧を印加した時、信号
電極Ｓj へ図２１（Ｂ）の（４）に示す保持電圧を印加
して、図２１（Ｂ）の（６）に示す電圧波形を画素Ａij
を構成するＦＬＣ分子へ印加しそのＦＬＣ分子の安定状
態を変化させない。

【００１２】画素Ａijを構成するＦＬＣ分子の安定状態
をもう一方の安定状態へ書き換えるには、第１のフィー
ルドで走査電極Ｌi へ図２１（Ａ）の（１）に示す選択
電圧を印加した時、信号電極Ｓj へ図２１（Ａ）の
（４）に示す保持電圧を印加して、図２１（Ａ）の
（６）に示す電圧波形を画素Ａijを構成するＦＬＣ分子
へ印加し、そのＦＬＣ分子の安定状態を変化させない。
また、第２のフィールドで走査電極Ｌi へ図２１（Ｂ）
の（１）に示す選択電圧を印加した時、信号電極Ｓj へ
図２１（Ｂ）の（３）に示す書換え電圧を印加して、図
２１（Ｂ）の（５）に示す電圧波形を画素Ａijを構成す
るＦＬＣ分子へ印加し、そのＦＬＣ分子の安定状態をも
う一方の安定状態へ書き換える。

【００１３】他の画素Ａkj（ｋ≠ｉ）を構成するＦＬＣ
分子の安定状態を書き換えている時には、第１のフィー
ルドでは走査電極Ｌi へ図２１（Ａ）の（２）に示す非
選択電圧が印加され、信号電極Ｓj へ図２１（Ａ）の
（３）または（４）に示す電圧波形が印加され、図２１
（Ａ）の（７）または（８）に示す電圧波形が画素Ａij
を構成するＦＬＣ分子へ印加される。第２のフィールド
では走査電極Ｌi へ図２１（Ｂ）の（２）に示す非選択
電圧が印加された時、信号電極Ｓj へ図２１（Ｂ）の
（４）または（３）に示す電圧波形が印加され、図２１
（Ｂ）の（８）または（７）に示す電圧波形が画素Ａij
を構成するＦＬＣ分子へ印加される。いずれの電圧が印
加されても、そのＦＬＣ分子の安定状態は変化しない。

【００１４】この駆動方法が可能となるのは、図２１
（Ａ）の（５）または図２１（Ｂ）の（５）に示す電圧
−Ｖs ＋Ｖd またはＶs −Ｖd の電圧が、誘電異方性Δ
ε＜０の効果が自発分極Ｐｓの効果に較べ小さい領域の
電圧であり、図２１（Ａ）の（６）または図２１（Ｂ）
の（６）に示す電圧−Ｖs −Ｖd またはＶs ＋Ｖd の電
圧が、誘電異方性Δε＜０の効果と自発分極Ｐｓの効果
が同じ程度の領域の電圧であり、前者の電圧によりＦＬ
Ｃ分子へ働く力が後者の電圧によりＦＬＣ分子へ働く力
より大きいことによる。また、図２１（Ａ）の（５）ま
たは図２１（Ｂ）の（５）では電圧−Ｖd またはＶd の
極性が続く電圧−Ｖs ＋Ｖd またはＶs −Ｖd と同極性
であるが、図２１（Ａ）の（６）または図２１（Ｂ）の
（６）では電圧Ｖd または−Ｖd の極性が続く電圧−Ｖ
s −Ｖd またはＶs ＋Ｖd と逆極性であるため、前者で
はＦＬＣ分子が予め電圧−Ｖs ＋Ｖd またはＶs −Ｖd
で書き換え易い位置になるのに対し、後者ではＦＬＣ分
子が逆に電圧−Ｖs −Ｖd またはＶs ＋Ｖd で書き換え
にくい位置になるからでもある。

【００１５】

【発明が解決しようとする課題】例えばＦＬＣ’９１学
会でＲＳＲＥから”The JOERS/ALVEY Ferroelectric Mu
ltiplexing Scheme ”として発表された論文によると、
図２３の電圧Ｖs は５０ｖでありＶd は１０ｖ（または
７．５v ）である。従って、このようにΔε＜０の効果
がＰs の効果と同じ程度になる電圧は±６０ｖ程度であ
る。しかし、市販のＣＭＯＳドライバーの耐圧は２５ｖ
〜３５ｖなので、従来例の駆動方法を使うには、ＢＤＨ
社のＳＣＥ８の半分程度の電圧でΔε＜０の効果がＰs
の効果と同じ程度になるＦＬＣ材料を開発する必要があ
る。

【００１６】ＦＬＣ分子に働く力は関係式（１）におい
て電界Ｅを半分とすると、 Ｆ／２＝Ｋ1 ×Ｐs ×Ｅ1 ／２＋Ｋ2 ×Δε×（Ｅ1 ／２）² （２） となり、Ｐs に伴う第１項の値は１／２になるがΔεに
伴う第２項の値は１／４となり、電界Ｅ1 ではΔε＜０
の効果がＰs の効果と同じ程度であっても、電界Ｅ1 ／
２ではΔε＜０の効果はＰs の効果の１／２程度とな
る。ΔεはＦＬＣ材料のベースＬＣに主に支配され、Ｐ
s はＦＬＣ材料のカイラルの添加量に支配されるので、
添加するカイラルの量を半分以下にすれば同じΔεを持
ちＰs が半分のＦＬＣ材料をブレンドすることは容易で
ある。（一方、Δεの値を変えるのはベースＬＣを全く
別の組成系にしなければならず、かなり困難である。）
このＦＬＣ材料を使い関係式（１）において電界Ｅを半
分としたら Ｆ／４＝Ｋ1×（Ｐs／２）×Ｅ1／２＋Ｋ2×Δε×（Ｅ1／２）² （３） となり、Ｐs に伴う第１項の値は１／４となり、Δεに
伴う第２項の値も１／４となるので、自発分極Ｐs のＦ
ＬＣ材料で電界Ｅ1 でΔε＜０の効果がＰs の効果と同
じ程度であれば、自発分極Ｐs ／２のＦＬＣ材料で電界
Ｅ1 ／２でΔε＜０の効果がＰs の効果と同じ程度とな
る。

【００１７】しかし、自発分極Ｐs ／２のＦＬＣ材料の
応答速度は、ＦＬＣ分子に働く力が関係式（３）では関
係式（２）の半分となる事から予想できるように、自発
分極Ｐs のＦＬＣ材料の応答速度の２倍程度遅くなる。

【００１８】また、ＣＭＯＳドライバーの耐圧２５ｖ〜
３５ｖのうち、ＦＬＣ分子の安定状態を書き換えるのに
有効に使われる電圧は、例えば図２１の駆動方法では
（Ｖs−Ｖd ）／（Ｖs ＋Ｖd ）＝２／３であり、この
ような応答速度の遅いＦＬＣ材料と駆動方法を表示に変
化の有る画素も無い画素も一様に書き換えるダイナミッ
ク駆動方法に適用したのでは、画面を上から下まで統べ
ての走査電極上の画素を書き換える時間が長くなり、そ
の時間が表示内容が変化した場合の応答速度の最悪値と
なることから応答速度が遅くなるという問題がある。

【００１９】そこで、このような応答速度の遅いＦＬＣ
材料を、表示に変化の有る画素のみを書き換える部分書
換え駆動をして見かけ上の応答速度を速める事ができる
が、通常ＦＬＣ分子の双安定性は不完全な為、表示に変
化のない画素はインターレース走査でリフレッシュ駆動
しなければならない。しかし、このリフレッシュ駆動が
認識されないようにするにはＦＬＣ分子の双安定性があ
る程度良い必要があるが、双安定性の良いＦＬＣ分子は
電界が印加されない画素外において、一方の安定状態と
もう一方の安定状態を任意に取ってしまい、抜きを明か
暗いずれかの状態に揃える事が困難であった。本発明は
このような問題点を解決することを目的としてなされ
た。

【００２０】

【課題を解決するための手段】この発明は、互いに交差
する方向に配列した複数の走査電極と複数の信号電極と
の間に誘電異方性が負の強誘電性液晶を介存させ、走査
電極と信号電極とが交差する領域を画素とし、一様にそ
の画素及びその画素の周辺の強誘電性液晶分子の双安定
状態の、一方を準安定状態としもう一方を安定状態と
し、後者を前者よりより安定とした液晶素子を使用し、
走査電極に選択電圧又は非選択電圧を選択的に印加する
と共に、信号電極に書換え電圧又は保持電圧を選択的に
印加して、各画素の表示を変化させるようにした液晶素
子の駆動方法において、非選択電圧を印加した走査電極
と書換え電圧を印加した信号電極から構成される画素
と、非選択電圧を印加した走査電極と保持電圧を印加し
た信号電極から構成される画素へ、正電圧と負電圧の組
合せを単数回または複数回印加して、その２つの画素の
透過光量の変化をほぼ等しくし、選択電圧を印加した走
査電極と保持電圧を印加した信号電極から構成される画
素へ、強誘電性液晶分子に働く誘電異方性負の効果が自
発分極の効果と同程度の領域の正又は負電圧と、強誘電
性液晶分子に働く誘電異方性負の効果が自発分極の効果
と較べて小さい領域の負又は正電圧の組合せを単数回ま
たは複数回印加し、この画素の透過光量の変化を前記２
つの画素の透過光量の変化とほぼ等しくするかまたはそ
れより小さくすることを特徴とする液晶素子の駆動方法
を提供するものである。

【００２１】また、表示を変化させる為に走査電極へ選
択電圧を印加する場合、その走査電極上の画素であって
も、表示を変化させる必要がない画素を構成する信号電
極へ保持電圧を印加し、表示を変化させる必要がある画
素を構成する信号電極へ書換え電圧を印加するようにす
る事が好ましい。

【００２２】さらに、表示を保持する為に走査電極へ選
択電圧を印加する場合は逆に、その走査電極上の画素で
あっても、次に表示を変化させる必要がある画素を構成
する信号電極へ保持電圧を印加し、次に表示を変化させ
る必要がない画素を構成する信号電極へ書換え電圧を印
加するようにする事が好ましい。

【００２３】とくに、表示を保持する為に走査電極へ選
択電圧を印加する場合、その走査電極上の画素であっ
て、次に表示を変化させる必要がない画素であっても、
その画素の本来の表示状態を構成する強誘電性液晶分子
が準安定状態でなく安定状態である場合、画素を構成す
る信号電極へ保持電圧を印加するようにする事が好まし
い。

【００２４】

【作用】誘電異方性が負のＦＬＣ材料を使えば、関係式
（１）において誘電異方性Δε＜０の効果が自発分極Ｐ
s の効果に較べて小さな｛即ち関係式（１）が最大とな
る電界より小さな｝電界Ｅg と、誘電異方性Δε＜０の
効果が自発分極Ｐs の効果と同程度な｛即ち関係式
（１）が最大となる電界より大きな｝電界Ｅh とにおい
てＦＬＣ分子に働く力がほぼ等しくなる。

【００２５】そこで、非選択電圧を印加した走査電極か
ら構成される画素を構成するＦＬＣ分子へ電界±（Ｅg
＋α）を印加し、選択電圧を印加した走査電極と保持電
圧を印加した信号電極から構成される画素を構成するＦ
ＬＣ分子へ電界−Ｅg −αとＥh またはＥg ＋αと−Ｅ
h を印加すれば、そのＦＬＣ分子が受ける力は前者の方
が後者より大きくなるか（α＞０）または両者はほぼ等
しく（α〜０）なり、その画素の透過光量の変化は前者
の方が後者より大きなるかまたは両者はほぼ等しくな
る。

【００２６】選択電圧を印加した走査電極と保持電圧を
印加した信号電極から構成される画素の透過光量の変化
が、非選択電圧を印加した走査電極から構成される画素
の透過光量の変化より小さくなるかまたはほぼ等しけれ
ば、表示に変化の無い画素では常に一定の（より小さな
透過光量の変化がたまにあっても目立たない）透過光量
の変化が観測されるので、表示状態が変化すべき画素を
構成する走査電極へ選択電圧を印加し、その画素の表示
状態を書き換えてもフリッカは観測されない。

【００２７】また、非選択電圧を印加した走査電極から
構成される画素を構成するＦＬＣ分子へ十分な周波数の
電界±（Ｅg ＋α）を印加すれば、誘電異方性が負の効
果でそのＦＬＣ分子の双安定性は改善されることが広く
知られている。

【００２８】そこで、画素と画素の周辺を構成するＦＬ
Ｃ分子の双安定状態を、一方を準安定状態としもう一方
を安定状態とし、後者を前者よりより安定にすれば画素
と画素の周辺を構成するＦＬＣ分子へ電圧が印加されな
いので、一様にもう一方の安定状態となり画素と画素の
間の表示状態が揃った液晶素子が得られ、画素を構成す
るＦＬＣ分子へはＦＬＣ分子の双安定性を補償する高周
波電圧が印加されるので、一方の準安定状態がもう一方
の安定状態とほぼ等しく安定となる液晶素子が得られ
る。

【００２９】このような液晶素子の画素を構成するＦＬ
Ｃ分子の双安定性が完全であればインターレース走査で
リフレッシュ駆動する必要はないが、もし不完全でも画
素を構成するＦＬＣ分子は必ずもう一方の安定状態へ変
化しようとするので、一方の準安定状態のＦＬＣ分子か
ら構成される画素のみを書き直してやれば十分であり、
必ずしももう一方の安定状態のＦＬＣ分子から構成され
る画素を書き直す必要はない。

【００３０】また、もう一方の安定状態から構成される
画素が暗い表示状態となるよう図１２（Ａ）のＦＬＣ分
子の位置と偏光板の関係を設定すれば、明るい表示状態
の画素のみがリフレッシュされるので、リフレッシュに
伴うより明るい透過光が目立たない液晶素子が得られ
る。

【００３１】

【実施例】まずＲＳＲＥ社の論文に示されていた図２３
の追試験を行う。使用するＦＬＣパネルは図７のＦＬＣ
パネル１と同じ構成としたので、ここではその説明は省
略する。

【００３２】ＦＬＣ材料は論文と同じＢＤＨ社のＳＣＥ
８を使い、配向膜としてチッソ社製の配向膜ＰＳＩ−Ｘ
Ｓ０１２．ＰＳＩ−ＸＳ０１４．ＰＳＩ−Ｘ７３５５．
ＰＶＡを使い合計４枚のＦＬＣパネルをつくり、その電
圧−メモリパルス幅の関係を図２２（Ａ）に示す電圧波
形で測定しグラフ化したのが図１３である。また各パネ
ルの基本特性は以下の通りである。

【００３３】 プレチルト角 チルト角θ メモリ角２ω ＰＳＩ−ＸＳ０１２ ２．５° ２０．９° １３．８° ＰＳＩ−ＸＳ０１４ ２．５° ２１．４° １４．０° ＰＳＩ−Ｘ７３５５ ７．５° ２１．４° １３．９° ＰＶＡ 〜０° ２２．０° １１．９°

【００３４】図２６はラビング方向とプレチルトの方向
及びシエブロンの方向を記した図である。図２６（ａ）
はＣ１ユニフォーム配向であり、図２６（ｂ）はＣ１ツ
ィスト配向であり、図２６（ｃ）はＣ２配向である。各
パネルの配向状態を調べたところ、ディスクリとラビン
グ方向の関係からＣ２配向と特定できた。

【００３５】図１３の電圧−メモリパルス幅特性では、
各パネルともメモリパルス幅が最少になる電圧が存在す
る。そこで、各パネル毎にその電圧をＶmin とし、 （Ｖ0 ＋Ｖ1 ）＞Ｖmin （４） なる電圧（Ｖ0 ＋Ｖ1 ）を決めると、その電圧（Ｖ0 ＋
Ｖ1 ）が印加されたときとＦＬＣ分子が受ける力と同じ
力をＦＬＣ分子に与える Ｖ0 ／２＜Ｖmin （５） なる電圧Ｖ0 ／２が存在する事となる。

【００３６】そこで、暗か明のメモリ状態にある画素
へ、図１４の０）に示す電圧−Ｖ0 ／２の後に電圧Ｖ0
／２と電圧０が続く電圧波形を印加した場合に画素に生
じる透過光量の変化と同じ透過光量の変化を与える電圧
波形は、クロストークを発生させない事を考慮すれば図
１４の１）〜７）の電圧波形である。また、暗か明のメ
モリ状態にある画素へ、図１４の８）に示す電圧Ｖ0 ／
２の後に電圧−Ｖ0 ／２と電圧０が続く電圧波形を印加
した場合に画素に生じる透過光量の変化と同じ透過光量
の変化を与える電圧波形は、同様に図１４の９）〜Ｆ）
の電圧波形である。｛なお、クロストークが発生しても
良いのなら、暗か明のメモリ状態にある画素へ、図１４
の０）〜Ｆ）の何れの電圧波形を印加しても、画素に生
じる透過光量の変化は同じである。｝

【００３７】このような特性を持つ誘電異方性が負の液
晶を注入したＦＬＣパネルに用いる駆動波形決める方法
は以下のようにする。

【００３８】まず、バイアス時にクロストークが存在し
ないよう非選択時に画素へ印加される電圧を決める。非
選択電圧を印加した走査電極と保持電圧を印加した信号
電極から構成される画素Ａ22へ印加する電圧波形を図１
４の０）とすれば、この電圧波形を画素を構成するＦＬ
Ｃ分子へ印加した時の画素の透過光量の変化とほぼ等し
い透過光量の変化を示す電圧波形は、図１４の１）〜
７）の電圧波形であるから、そのような電圧波形のう
ち、仮に図９の４）を非選択電圧を印加した走査電極と
書換え電圧を印加した信号電極から構成される画素Ａ21
へ印加する電圧波形とする。

【００３９】次に、選択電圧を印加した走査電極と保持
電圧を印加した信号電極から構成される画素Ａ12へ印加
する電圧波形を図１４の０）〜７）の電圧波形から選
ぶ。画素Ａ22・Ａ21・Ａ12へ印加される電圧Ｖ22・Ｖ21
・Ｖ12と、選択電圧を印加した走査電極と書換え電圧を
印加した信号電極から構成される画素Ａ11へ印加される
電圧Ｖ11との間には、 Ｖ22−Ｖ21＝Ｖ12−Ｖ11 （６） 即ち Ｖ11＝Ｖ12−（Ｖ22−Ｖ21） （７） なる関係式が成り立つので、画素Ａ11へ印加される電圧
が０か正または負の電圧だけを含むように画素Ａ12へ印
加する電圧波形を決めると、図１４の１）の電圧波形と
なる。

【００４０】以上の計算を波形図を用いて行ったのが図
１５ａ）の電圧波形の組合せであり、図１５ａ）の５）
に示すのが画素Ａ11へ印加される電圧波形である。同様
にして図１５ｂ）〜ｄ）の電圧波形の組合せを得る事が
出来る。なお、図１５ａ）〜ｄ）の電圧波形の組合せ以
外にも、図１４の３），７），Ｂ），Ｆ）を画素Ａ22や
Ａ21へ印加する電圧波形の組合せも存在するが、非選択
時に画素へ印加される電圧が大きいと消費電力が大きく
成り過ぎるので、ここではその電圧波形の組合せを示す
のは省略する。また、クロストークが発生しても良いな
ら更に他の電圧波形の組合せも考えられるが、ここでは
その電圧波形の組合せを示すのは省略する。

【００４１】そこで、図１５ｃ）の電圧波形の組合せか
ら図１（Ａ）に示す走査電極や信号電極や画素へ印加す
る電圧波形の組合せを決める事ができる。また、図１５
ａ）の電圧波形の組合せから図１（Ｂ）に示す走査電極
や信号電極や画素へ印加する電圧波形の組合せを決める
事ができる。

【００４２】即ち、図１（Ａ）または（Ｂ）の（８）に
示す非選択電圧を印加した走査電極と保持電圧を印加し
た信号電極から構成される画素へ印加する電圧波形とし
て、図１５ｃ）またはａ）の電圧波形の組合せの１）の
画素Ａ22の電圧波形を当る。図１（Ａ）または（Ｂ）の
（７）に示す非選択電圧を印加した走査電極と書換え電
圧を印加した信号電極から構成される画素へ印加する電
圧波形として、図１５ｃ）またはａ）の電圧波形の組合
せの２）の画素Ａ21の電圧波形を当る。図１（Ａ）また
は（Ｂ）の（６）に示す選択電圧を印加した走査電極と
保持電圧を印加した信号電極から構成される画素へ印加
する電圧波形として、図１５ｃ）またはａ）の電圧波形
の組合せの４）の画素Ａ12の電圧波形を当る。図１
（Ａ）または（Ｂ）の（５）に示す選択電圧を印加した
走査電極と書換え電圧を印加した信号電極から構成され
る画素へ印加する電圧波形として、図１５ｃ）または
ａ）の電圧波形の組合せの５）の画素Ａ11の電圧波形を
当る。

【００４３】このように画素へ印加する電圧波形を決め
れば、図１（Ａ）または（Ｂ）の（６）の電圧波形を画
素を構成するＦＬＣ分子に印加したときの画素の透過光
量の変化は、図１（Ａ）の（７）か（８）または図１
（Ｂ）の（７）か（８）の電圧波形を画素を構成するＦ
ＬＣ分子に印加したときの画素の透過光量の変化とほぼ
等しくなる。

【００４４】また、図１（Ａ）でも図１（Ｂ）でも電圧
Ｖ0 の代わりに電圧Ｖ0 ＋α（α＞０）を使えば、図１
（Ａ）の（６）または図１（Ｂ）の（６）の電圧波形が
画素を構成するＦＬＣ分子に印加された時の画素の透過
光量の変化は、図１（Ａ）の（７）か（８）または図１
（Ｂ）の（７）か（８）の電圧波形が画素を構成するＦ
ＬＣ分子に印加した時の画素の透過光量の変化より小さ
くなる。

【００４５】走査電極へ印加する選択電圧波形を図１
（Ａ）の（１）または図１（Ｂ）の（１）と決めれば、
信号電極へ印加する書換え電圧波形は図１（Ａ）の
（３）または図１（Ｂ）の（３）と決まり、信号電極へ
印加する保持電圧波形は図１（Ａ）の（４）または図１
（Ｂ）の（４）と決まり、走査電極へ印加する非選択電
圧波形は図１（Ａ）の（２）または図１（Ｂ）の（２）
と決まる。これは例えば、図１（Ａ）の（１）の電圧を
Ｖ1 とし、図１（Ａ）の（２）の電圧をＶ2 とし、図１
（Ａ）の（３）の電圧をＶ3 とし、図１（Ａ）の（４）
の電圧をＶ4 とし、図１（Ａ）の（５）の電圧をＶ5 と
し、図１（Ａ）の（６）の電圧をＶ6 とし、図１（Ａ）
の（７）の電圧をＶ7 としたとき、 Ｖ3 ＝Ｖ1 −Ｖ5 （８） Ｖ4 ＝Ｖ1 −Ｖ6 （９） Ｖ2 ＝Ｖ3 ＋Ｖ7 （１０） となるからである。

【００４６】この図１の電圧波形の組合せでは、図１
（Ａ）の（７）か（８）または図１（Ｂ）の（７）か
（８）の一方極性の電圧の時間積と、図１（Ａ）の
（５）または図１（Ｂ）の（５）の一方極性の電圧の時
間積圧の比、つまり、バイアス比Ｂは Ｂ＝（Ｖ0 ／２）÷（Ｖ1 ＋Ｖ0 ／２） （１１） でありそれほど高いコントラストは期待できないが、図
１（Ａ）の電圧波形の組合せの時間軸をt0からt1（t1は
だいたいt0/2）とし、図１（Ａ）の電圧波形の組合せ
と、図１（Ａ）の電圧波形の組合せを時間２t1だけずら
した電圧波形の組合せを足し合わせれば図２（Ａ）の電
圧波形の組合せとなり、また、図１（Ｂ）の電圧波形の
組合せの時間軸をt0からt1とし、図１（Ｂ）の電圧波形
の組合せと、図１（Ｂ）の電圧波形の組合せを時間２t1
だけずらした電圧波形の組合せを足し合わせれば図２
（Ｂ）の電圧波形の組合せとなる。図２のバイアス比Ｂ
は Ｂ＝（Ｖ0 ／２）÷（２Ｖ1 ＋Ｖ0 ） （１２） となり、かなり高いコントラストが期待できる。

【００４７】このように、この駆動方法ではコントラス
トは図１の電圧波形の組合せを何回ずらして重ね合わせ
るかによって決まる。図１の電圧波形の組合せが何回で
も重ね合わせられるのは、予め図１（Ａ）または（Ｂ）
の（６）の電圧波形を、図１（Ａ）または（Ｂ）の
（７）と（８）の電圧波形と同じ書換え特性をＦＬＣ分
子に与えるよう設計した為で、バイアス時にＦＬＣ分子
のメモリ状態が変化しないのと同様に図１（Ａ）または
（Ｂ）の（６）の電圧波形を何回重ね合わせてもＦＬＣ
分子のメモリ状態を変化させられないからである。さら
に、この事は図１において電圧Ｖ0 ／２の代わりに電圧
Ｖ0 ／２＋α（α＞０）を使えばよりはっきりする。

【００４８】また、このように図１の電圧波形の組合せ
が何回でも重ね合わせられるということは、バイアス時
の電圧±Ｖ0 ／２の印加周波数は任意に高くできると云
うことである。このように誘電異方性が負のＦＬＣ分子
へ十分な周波数の電圧を印加すれば、その誘電異方性負
の効果によりＦＬＣ分子の双安定性は改善される。

【００４９】図２と同様に図１５ｄ）とｂ）の電圧波形
の組合せから図３の電圧波形の組合せが得られ、図１５
ｃ）とｂ）の電圧波形の組合せから図４の電圧波形の組
合せが得られ、図１５ｄ）とａ）の電圧波形の組合せか
ら図５の電圧波形の組合せが得られる。これら図２〜図
５の電圧波形の組合せのうち、図４と図５の電圧波形の
組合せの方が図２や図３の電圧波形の組合せより、ＦＬ
Ｃ分子の双安定性を改善ずる効果があるようである。

【００５０】また、図２の電圧波形の組み合わせの５）
〜８）の画素に印加される電圧波形のうち、電圧０を印
加している時間を図２８のように高周波の電圧に置き換
えても良い。このような置き換えは図３〜図５に付いて
も可能であるが、ここではあえて図示しない。更に、図
２の電圧波形の組み合わせの代わりに、図２７や図２９
〜図３１の電圧波形の組み合わせを用いても良い。な
お、本実施例では片安定気味のＦＬＣＤについて述べる
が、図１〜図５や図２７〜図３１のいずれの電圧波形の
組み合わせも完全に双安定なＦＬＣＤに対して適用する
ことが可能である。例えば、図２１の電圧波形の組み合
わせの代りに図２７〜図３１の電圧波形の組み合わせ
を、従来技術の"The JOERS/ALVEY Ferroelectric Multi
plexing Scheme”に類する駆動方法に適用可能なことは
言うまでもない。

【００５１】そこで、チッソ社製の配向膜ＰＳＩ−Ｘ７
３５５を使い、片安定気味のパネルを得るため走査側の
配向膜７ｂと信号側の配向膜７ａのラビング強度を変え
てＦＬＣパネル１を作った。このＦＬＣパネル１の構成
は従来例と同じ図７であり、ここではその説明は省略す
る。電圧波形の組合せは図４を用いることとし、電圧Ｖ
0 ＋Ｖ1 ＝５０ｖと固定した。電圧Ｖ0 を変化させて、
図４（Ａ）の（７）や（８）の電圧波形を画素へ印加し
その光学的応答をフォトダイオードで電気信号に変換し
て測定した特性と、図４（Ａ）の（６）の電圧波形を画
素へ印加しその光学的応答を同様に測定した特性を比較
し、ほぼ両者が等しくなる電圧として Ｖ0 ／２＝１０ｖ Ｖ1 ＝３０ｖ を得た。

【００５２】そこで、電圧Ｖ0 ／２＝１０ｖ，Ｖ1 ＝３
０ｖとして、図４（Ａ）の（５）の電圧波形のあと図４
（Ａ）の（７）か（８）の電圧波形を印加し続け、その
後図４（Ｂ）の（５）の電圧波形のあと図４（Ｂ）の
（７）か（８）の電圧波形を印加し続け、これを１０Hz
周期繰り返し透過光量の変化をフォトダイオードを用い
て観測した。なお、偏光板は図４（Ａ）の（５）の電圧
波形が印加された直後が暗い表示状態となるよう設定し
た。

【００５３】その結果ｔ1 ＝５１．２μｓの時、図４
（Ｂ）の（５）の電圧波形を印加した直後透過光量が一
時的に明るい表示状態を示すが、図４（Ａ）の（５）の
電圧波形を印加する前には元の暗い表示状態に戻る事が
確認され、ＦＬＣパネル１が片安定気味なパネルである
事が確認された。また目視でパネル全体が同様に暗い表
示状態に片安定である事も確認した。

【００５４】そこで、図４の電圧波形の組合せに図４の
電圧波形の組合せを時間４ｔ1 ずらして重ね合わせたパ
ルス時間９ｔ1 の電圧波形の組合せを作った。この電圧
波形の組合せを用い同様に書換え特性を観察したところ
ｔ1 ＝２５．６μｓの時、この電圧波形の組合せでは、
図４の（５）に相当する電圧波形を印加する前にある程
度明るい状態を維持している事が確認された。更に、こ
の電圧波形の組合せに図４の電圧波形の組合せを時間８
ｔ1 ずらして重ね合わせたパルス時間１３ｔ1 の電圧波
形の組合せを作った。この電圧波形の組合せを用い同様
に書換え特性を観察したところｔ1 ＝１９．２μｓの
時、この電圧波形の組合せでは、図４（Ａ）の（５）に
相当する電圧波形を印加する直前にも十分明るい状態を
維持している事が確認された。

【００５５】また、この電圧波形の組合せの図４（Ａ）
の（６）に相当する電圧波形のあと図４（Ａ）の（７）
か（８）に相当する電圧波形を印加し続け、その後図４
（Ｂ）の（６）に相当する電圧波形のあと図４（Ｂ）の
（７）か（８）に相当する電圧波形を印加し続け、これ
を１０Hz周期で繰り返したがフリッカを感じなかった。
更に、電圧Ｖ0 ／２＝１２ｖ，Ｖ1 ＝２６ｖとしても同
様の結果を得た。このＦＬＣパネル１を用いＦＬＣＤ４
を構成した。その構成は従来例の図８と同じ図であり、
ここではその説明は省略する。また、以下の説明では実
際に使われた電圧波形の組合せはパルス時間１３ｔ1 の
電圧波形の組合せであったが、説明や図面を簡単にする
為にこれを図４の電圧波形の組合せと呼び、図示すのも
図４の電圧波形の組合せを用いる。

【００５６】図６は、このＦＬＣＤ４を用いた表示シス
テムの構成を概略的に示すブロック図である。この表示
システムでは、画像表示に必要な情報をパーソナルコン
ピュータ２からＣＲＴディスプレイ３へ出力しているデ
ジタル信号から得、このデジタル信号を表示制御装置１
３でＦＬＣＤ４で画像表示をさせる為の信号に変換し、
この変換信号によってＦＬＣＤ４で画像表示が行われ
る。

【００５７】図９は、このパーソナルコンピュータ２か
らＣＲＴディスプレイ３へ出力される各信号の波形図で
あり、そのうち図９（１）はＣＲＴディスプレイ３へ出
力される画像情報の１水平走査区間分の周期を与える水
平同期信号ＨＤであり、図９（２）はその情報の１画面
分の周期を与える垂直同期信号ＶＤであり、図９（３）
はその情報を表示データＤata として１水平走査区間ご
とにまとめて示したものであり添付の数字は１水平期間
毎にデータＤata を区別する為のものである。図９
（４）は水平同期信号ＨＤの１水平走査区間を拡大して
示す波形図であり、図９（５）は上記表示データＤata
の１水平走査区間を拡大して示す波形図であり添付の数
字は１画素毎にデータＤata を区別する為のものであ
り、、図９（６）はその表示データＤata のデータ転送
用クロックＣＬＫを示す波形図である。

【００５８】ところで、このデジタル信号は９×８画素
分しかないにもかかわらず、どうしてＦＬＣパネル１の
１６×１６画素全部でデータを表示できる。というの
は、ＦＬＣパネル１の１６×１６画素は走査電極Ｌ0 〜
Ｌ7 と信号電極Ｓ0 〜Ｓ7 からなる表示部分０と、走査
電極Ｌ0 〜Ｌ7 と信号電極Ｓ8 〜ＳF からなる表示部分
１と、走査電極Ｌ8 〜ＬF と信号電極Ｓ0 〜Ｓ7 からな
る表示部分２と、走査電極Ｌ8 〜ＬF と信号電極Ｓ8 〜
ＳF からなる表示部分３とに仮想的に分割され、図１０
及び図１１に示すように入力される９×８画素分のデジ
タル信号の第０の水平走査区分のデータで、それに続く
第１〜第８の水平走査区分のデータが前記表示部分０〜
３のどれに対応するかを指示されているからである。

【００５９】即ち、図１０及び図１１に従って説明すれ
ば、第０の水平走査区分の第３データが「明」（斜線が
ないデータ）で第１２データが「明」なら（図１０はこ
れに相当する。）次に続く第１〜第８の水平走査区分の
データは表示部分０に対応し、第０の水平走査区分の第
３データが「明」で第７データが「暗」（斜線があるデ
ータ）なら次に続く第１〜第８の水平走査区分のデータ
は表示部分１に対応し、第０の水平走査区分の第３デー
タが「暗」で第７データが「明」なら（図１１はこれに
相当する。）次に続く第１〜第８の水平走査区分のデー
タは表示部分２に対応し、第０の水平走査区分の第３デ
ータが「暗」で第７データが「暗」なら次に続く第１〜
第８の水平走査区分のデータは表示部分３に対応する。

【００６０】図１６は表示制御装置１３の概略的な構成
を示すブロック図である。この表示制御装置１３は、Ｆ
ＬＣパネル１へ次に表示させるべき表示データＤＡを記
録している表示メモリ回路１５と、その表示メモリ回路
１５のデータの変化を４画素毎にまとめて（１画素でも
変化していれば変化ありと）記録している同異メモリ回
路１７と、その表示メモリ回路１５のデータの変化を２
走査電極毎にまとめて（１画素でも変化していれば変化
ありと）記録している識別メモリ回路１６と、これら３
つのメモリ回路１５，１６，１７へデータを読み書きす
るタイミングを制御する入力制御回路１８と、これら３
つのメモリ回路１５，１６，１７からＦＬＣＤ４へ出力
すべきデータのアドレスを指定する出力制御回路１９
と、メモリ回路１５，１６，１７と出力制御回路１９か
らデータを受けてＦＬＣＤ４を構成する走査側駆動回路
１１及び信号側駆動回路１２の動作を制御する駆動制御
回路２０より構成される。

【００６１】メモリ回路１５，１７では、最初にメモリ
から入力側アドレスＩＡＣx ，ＩＡＳx で指定されるア
ドレスのデータを読み出し、次にメモリから出力側アド
レスＯＡＣx ，ＯＡＳx で指定されるアドレスのデータ
を読み出し、次にメモリへ入力側アドレスＩＡＣx ，Ｉ
ＡＳx で指定されるアドレスへデータを書き込み、最後
にメモリから出力側アドレスＯＡＣx ，ＯＡＳx で指定
されるアドレスのデータを読み出すという連続した４つ
のサイクルが繰り返される。また、識別メモリ回路１６
では、この４つのサイクルのうち第２のサイクルにおい
て必要に応じて出力側識別アドレスＯＡＧx で指定され
るアドレスのデータを変化なしの状態へ書き換えること
ができる。

【００６２】この表示制御装置１３では、図８のＦＬＣ
Ｄ４の１６本の走査電極Ｌを２本づつ８つのグループに
仮想的に分割し、どのグループに属する走査電極上の画
素の表示を変化させる必要があるかが識別メモリ回路１
６へ記録され、その走査電極上のどの画素の表示状態を
変化させるべきかが４画素毎にまとめられて同異メモリ
回路１７へ記録され、その画素をどんな表示状態へ変化
させるべきかが１画素毎に表示メモリ回路１５へ記録さ
れる。

【００６３】ＦＬＣＤ４の表示が図８の「ＡＢＣＤ」で
あるとき、パーソナルコンピュータ２から図１０に９×
８のマトリックスで示すデータＤata が表示制御装置１
３へ入力されれば、表示制御装置１３の識別メモリ回路
１６では走査電極Ｌ0 とＬ1に対応するグループ０と、
走査電極Ｌ2 とＬ3 に対応するグループ１と、走査電極
Ｌ4 とＬ5 に対応するグループ２と、走査電極Ｌ6 とＬ
7 に対応するグループ３のデータが「表示に変化有り」
となり、それ以外のグループ４〜７のデータは「表示に
変化なし」となる。

【００６４】また、表示メモリ回路１５に記録されてい
る表示データＤＡは図１７の「ＥＢＣＤ」となり、同異
メモリ回路１７に記録されている同異データＤＦは図１
８のようになる。（斜線がある部分が、表示が変化した
事を示す。）

【００６５】表示制御装置１３の出力側の動作は、まず
出力制御回路１９が６ｔL （６走査選択時間）の間に識
別メモリ回路１６の識別データＯＧＤＦを調べ、そのデ
ータが「表示に変化あり」であるグループを探し、その
後１本の走査電極を図４（Ｂ）の電圧波形の組合せでリ
フレッシュ駆動し（駆動モードＨ／Ｒ−＝「０」、電圧
モードＥ−／Ｗ＝「１」）、２本の走査電極を図４
（Ｂ）の電圧波形の組合せで部分書換え駆動し（駆動モ
ードＨ／Ｒ−＝「１」、電圧モードＥ−／Ｗ＝
「１」）、１本の走査電極を図４（Ｂ）の電圧波形の組
合せでリフレッシュ駆動し（駆動モードＨ／Ｒ−＝
「０」、電圧モードＥ−／Ｗ＝「１」）、２本の走査電
極を図４（Ａ）の電圧波形の組合せで部分書換え駆動
（駆動モードＨ／Ｒ−＝「１」、電圧モードＥ−／Ｗ＝
「０」）する。無論、この６ｔL の間に出力制御回路１
９は識別メモリ回路１６の識別データＯＧＤＦを調べ、
次に部分書換え駆動すべきグループを探す。

【００６６】表示データＤＡと同異データＤＦと識別メ
モリ回路１６から読みだした識別データＲＧＤＦ，ＤＧ
ＤＦから駆動制御回路２０では、部分書換え駆動におい
て α）電圧モードＥ−／Ｗ＝「１」の時、識別データＤＧ
ＤＦ＝「表示に変化有り」で同異データＤＦ＝「変化あ
り」で表示データＤＡ＝「１」（または「０」）ならデ
ータＸＩ＝「１」を、それ以外ならデータＸＩ＝「０」
を出力する。 β）電圧モードＥ−／Ｗ＝「０」の時、識別データＤＧ
ＤＦ＝「表示に変化有り」で同異データＤＦ＝「変化あ
り」で表示データＤＡ＝「０」（または「１」）ならデ
ータＸＩ＝「１」を、それ以外ならデータＸＩ＝「０」
を出力する。

【００６７】また、リフレッシュ駆動において γ）電圧モードＥ−／Ｗ＝「１」の時、識別データＲＧ
ＤＦ＝「表示に変化なし」で表示データＤＡ＝「１」
（または「０」）か、識別データＲＧＤＦ＝「表示に変
化有り」で同異データＤＦ＝「変化なし」で表示データ
ＤＡ＝「１」（または「０」）ならデータＸＩ＝「１」
を、それ以外ならデータＸＩ＝「０」を出力する。

【００６８】また、駆動制御回路２０では、出力アドレ
スＯＡx からデータＹＩを作り、電圧モードＥ−／Ｗを
タイミング信号ＬＰ−でラッチし、その電圧モードＥ−
／Ｗが「１」なら電圧ＶC1として図４（Ｂ）の（１）の
電圧波形ＶCEが、電圧ＶC0として図４（Ｂ）の（２）の
電圧波形ＶCFが、電圧ＶS1として図４（Ｂ）の（３）の
電圧波形ＶSDが、電圧ＶS0として図４（Ｂ）の（４）の
電圧波形ＶSHが出力され、その電圧モードＥ−／Ｗが
「０」なら電圧ＶC1として図４（Ａ）の（１）の電圧波
形ＶCAが、電圧ＶC0として図４（Ａ）の（２）の電圧波
形ＶCBが、電圧ＶS1として図４（Ａ）の（３）の電圧波
形ＶSCが、電圧ＶS0として図４（Ａ）の（４）の電圧波
形ＶSGが出力される。

【００６９】この様子を時間０〜２ｔL の間で示したの
が図１９である。（１）は図８のラッチ２２，２５へ入
力されるタイミング信号ＬＰ−であり、（２）は図８の
シフトレジスタ２４へ入力されるデータＸＩであり、
（３）は図８のシフトレジスタ２１，２４へ入力される
クロックＣＫであり、（４）は図８のシフトレジスタ２
１へ入力されるデータＹＩであり、（５）は図８のアナ
ログ スイッチ２３へ入力される選択電圧ＶC1であり、
（６）は図８のアナログ スイッチ２３へ入力される非
選択電圧ＶC0であり、（７）は図８のアナログ スイッ
チ２６へ入力される書換え電圧ＶS1であり、（８）は図
８のアナログ スイッチ２６へ入力される保持電圧ＶS0
である。

【００７０】そこで、走査電極ＬD をリフレッシュ駆動
し、走査電極ＬA とＬB を部分書換え駆動している間
に、出力制御回路１９が識別メモリ回路１６の識別デー
タＯＧＤＦを調べ、グループ０に対応するデータが「表
示に変化あり」であることを発見した後に付いて以下に
説明する。

【００７１】まず、時間０〜ｔL の間に、走査電極Ｌ2
をリフレッシュ駆動するため出力制御回路１９から駆動
モードＨ／Ｒ−＝「０」と電圧モードＥ−／Ｗ＝「１」
を、表示メモリ回路１５から表示データＤＡを、識別メ
モリ回路１６から識別データＲＧＤＦを、同異メモリ回
路１７から同異データＤＦを駆動制御回路２０へ出力す
る。駆動制御回路２０では前記γ）の場合に対応して走
査側駆動回路１１と信号側駆動回路１２へデータＸＩ，
ＹＩとタインミング信号ＬＰ−とクロックＣＫを出力す
る。

【００７２】時間ｔL 〜２ｔL の間に、ＦＬＣＤ４では
走査電極Ｌ2 をフレッシュ駆動するため走査電極Ｌ2 へ
選択電圧ＶC1が印加され、それ以外の走査電極Ｌk へ
（ｋ≠２）へ非選択電圧ＶC0が印加され、時間０〜ｔL
の間に送られたデータＸＩが「１」であった信号電極Ｓ
j へ書換え電圧ＶS1が印加され、データＸＩが「０」で
あった信号電極Ｓh （ｈ≠ｊ）へ保持電圧ＶS0が印加さ
れる。各電圧は駆動制御回路２０から電圧ＶC1として図
４（Ｂ）の（１）の電圧波形ＶCEが、電圧ＶC0として図
４（Ｂ）の（２）の電圧波形ＶCFが、電圧ＶS1として図
４（Ｂ）の（３）の電圧波形ＶSDが、電圧ＶS0として図
４（Ｂ）の（４）の電圧波形ＶSHが出力される。

【００７３】また、この間に走査電極Ｌ0 を部分書換え
駆動するため出力制御回路１９から駆動モードＨ／Ｒ−
＝「１」と電圧モードＥ−／Ｗ＝「１」を、表示メモリ
回路１５から表示データＤＡを、識別メモリ回路１６か
ら識別データＤＧＤＦを、同異メモリ回路１７から同異
データＤＦを駆動制御回路２０へ出力する。駆動制御回
路２０では前記α）の場合に対応して走査側駆動回路１
１と信号側駆動回路１２へデータＸＩ，ＹＩとタインミ
ング信号ＬＰ−とクロックＣＫを出力する。

【００７４】時間２ｔL 〜３ｔL の間に、ＦＬＣＤ４で
は走査電極Ｌ0 を部分書換え駆動するため走査電極Ｌ0
へ選択電圧ＶC1が印加され、それ以外の走査電極Ｌk へ
（ｋ≠０）へ非選択電圧ＶC0が印加され、時間ｔL 〜２
ｔL の間に送られたデータＸＩが「１」であった信号電
極Ｓj へ書換え電圧ＶS1が印加され、データＸＩが
「０」であった信号電極Ｓh （ｈ≠ｊ）へ保持電圧ＶS0
が印加される。各電圧は駆動制御回路２０から電圧ＶC1
として図４（Ｂ）の（１）の電圧波形ＶCEが、電圧ＶC0
として図４（Ｂ）の（２）の電圧波形ＶCFが、電圧ＶS1
として図４（Ｂ）の（３）の電圧波形ＶSDが、電圧ＶS0
として図４（Ｂ）の（４）の電圧波形ＶSHが出力され
る。

【００７５】また、この間に走査電極Ｌ1 を部分書換え
駆動するため出力制御回路１９から駆動モードＨ／Ｒ−
＝「１」と電圧モードＥ−／Ｗ＝「１」を、表示メモリ
回路１５から表示データＤＡを、識別メモリ回路１６か
ら識別データＤＧＤＦを、同異メモリ回路１７から同異
データＤＦを駆動制御回路２０へ出力する。駆動制御回
路２０では前記α）の場合に対応して走査側駆動回路１
１と信号側駆動回路１２へデータＸＩ，ＹＩとタインミ
ング信号ＬＰ−とクロックＣＫを出力する。

【００７６】時間３ｔL 〜４ｔL の間に、ＦＬＣＤ４で
は走査電極Ｌ1 を部分書換え駆動するため走査電極Ｌ1
へ選択電圧ＶC1が印加され、それ以外の走査電極Ｌk へ
（ｋ≠１）へ非選択電圧ＶC0が印加され、時間２ｔL 〜
３ｔL の間に送られたデータＸＩが「１」であった信号
電極Ｓj へ書換え電圧ＶS1が印加され、データＸＩが
「０」であった信号電極Ｓh （ｈ≠ｊ）へ保持電圧ＶS0
が印加される。各電圧は駆動制御回路２０から電圧ＶC1
として図４（Ｂ）の（１）の電圧波形ＶCEが、電圧ＶC0
として図４（Ｂ）の（２）の電圧波形ＶCFが、電圧ＶS1
として図４（Ｂ）の（３）の電圧波形ＶSDが、電圧ＶS0
として図４（Ｂ）の（４）の電圧波形ＶSHが出力され
る。

【００７７】また、この間に走査電極Ｌ6 をリフレッシ
ュ駆動するため出力制御回路１９から駆動モードＨ／Ｒ
−＝「０」と電圧モードＥ−／Ｗ＝「１」を、表示メモ
リ回路１５から表示データＤＡを、識別メモリ回路１６
から識別データＲＧＤＦを、同異メモリ回路１７から同
異データＤＦを駆動制御回路２０へ出力する。駆動制御
回路２０では前記γ）の場合に対応して走査側駆動回路
１１と信号側駆動回路１２へデータＸＩ，ＹＩとタイン
ミング信号ＬＰ−とクロックＣＫを出力する。

【００７８】時間４ｔL 〜５ｔL の間に、ＦＬＣＤ４で
は走査電極Ｌ6 をリフレッシュ駆動するため走査電極Ｌ
6 へ選択電圧ＶC1が印加され、それ以外の走査電極Ｌk
へ（ｋ≠６）へ非選択電圧ＶC0が印加され、時間３ｔL
〜４ｔL の間に送られたデータＸＩが「１」であった信
号電極Ｓj へ書換え電圧ＶS1が印加され、データＸＩが
「０」であった信号電極Ｓh （ｈ≠ｊ）へ保持電圧ＶS0
が印加される。各電圧は駆動制御回路２０から電圧ＶC1
として図４（Ｂ）の（１）の電圧波形ＶCEが、電圧ＶC0
として図４（Ｂ）の（２）の電圧波形ＶCFが、電圧ＶS1
として図４（Ｂ）の（３）の電圧波形ＶSDが、電圧ＶS0
として図４（Ｂ）の（４）の電圧波形ＶSHが出力され
る。

【００７９】また、この間に走査電極Ｌ0 を部分書換え
駆動するため出力制御回路１９から駆動モードＨ／Ｒ−
＝「１」と電圧モードＥ−／Ｗ＝「０」を、表示メモリ
回路１５から表示データＤＡを、識別メモリ回路１６か
ら識別データＤＧＤＦを、同異メモリ回路１７から同異
データＤＦを駆動制御回路２０へ出力する。駆動制御回
路２０では前記β）の場合に対応して走査側駆動回路１
１と信号側駆動回路１２へデータＸＩ，ＹＩとタインミ
ング信号ＬＰ−とクロックＣＫを出力する。

【００８０】時間５ｔL 〜６ｔL の間に、ＦＬＣＤ４で
は走査電極Ｌ0 を部分書換え駆動するため走査電極Ｌ0
へ選択電圧ＶC1が印加され、それ以外の走査電極Ｌk へ
（ｋ≠０）へ非選択電圧ＶC0が印加され、時間４ｔL 〜
５ｔL の間に送られたデータＸＩが「１」であった信号
電極Ｓj へ書換え電圧ＶS1が印加され、データＸＩが
「０」であった信号電極Ｓh （ｈ≠ｊ）へ保持電圧ＶS0
が印加される。各電圧は駆動制御回路２０から電圧ＶC1
として図４（Ａ）の（１）の電圧波形ＶCAが、電圧ＶC0
として図４（Ａ）の（２）の電圧波形ＶCBが、電圧ＶS1
として図４（Ａ）の（３）の電圧波形ＶSCが、電圧ＶS0
として図４（Ａ）の（４）の電圧波形ＶSGが出力され
る。

【００８１】また、この間に走査電極Ｌ1 を部分書換え
駆動するため出力制御回路１９から駆動モードＨ／Ｒ−
＝「１」と電圧モードＥ−／Ｗ＝「０」を、表示メモリ
回路１５から表示データＤＡを、識別メモリ回路１６か
ら識別データＤＧＤＦを、同異メモリ回路１７から同異
データＤＦを駆動制御回路２０へ出力する。駆動制御回
路２０では前記β）の場合に対応して走査側駆動回路１
１と信号側駆動回路１２へデータＸＩ，ＹＩとタインミ
ング信号ＬＰ−とクロックＣＫを出力する。

【００８２】更に、上記時間０〜６ｔL の間に、出力制
御回路１９が識別メモリ回路１６の識別データＯＧＤＦ
を調べ、グループ１に対応するデータが「表示に変化あ
り」であることを発見している。

【００８３】時間６ｔL 〜７ｔL の間に、ＦＬＣＤ４で
は走査電極Ｌ1 を部分書換え駆動するため走査電極Ｌ1
へ選択電圧ＶC1が印加され、それ以外の走査電極Ｌk へ
（ｋ≠１）へ非選択電圧ＶC0が印加され、時間５ｔL 〜
６ｔL の間に送られたデータＸＩが「１」であった信号
電極Ｓj へ書換え電圧ＶS1が印加され、データＸＩが
「０」であった信号電極Ｓh （ｈ≠ｊ）へ保持電圧ＶS0
が印加される。各電圧は駆動制御回路２０から電圧ＶC1
として図４（Ａ）の（１）の電圧波形ＶCAが、電圧ＶC0
として図４（Ａ）の（２）の電圧波形ＶCBが、電圧ＶS1
として図４（Ａ）の（３）の電圧波形ＶSCが、電圧ＶS0
として図４（Ａ）の（４）の電圧波形ＶSGが出力され
る。

【００８４】また、この間に走査電極ＬA をリフレッシ
ュ駆動するため出力制御回路１９から駆動モードＨ／Ｒ
−＝「０」と電圧モードＥ−／Ｗ＝「１」を、表示メモ
リ回路１５から表示データＤＡを、識別メモリ回路１６
から識別データＤＧＤＦを、同異メモリ回路１７から同
異データＤＦを駆動制御回路２０へ出力する。駆動制御
回路２０では前記γ）の場合に対応して走査側駆動回路
１１と信号側駆動回路１２へデータＸＩ，ＹＩとタイン
ミング信号ＬＰ−とクロックＣＫを出力する。

【００８５】以下グループ１，２，３と同じ事をし、図
８のＦＬＣＤ４の表示は「ＡＢＣＤ」から「ＥＢＣＤ」
へ書換えられる。なお、部分書き換駆動をする為に選ん
だ走査電極Ｌi に対応する識別データＤＧＤＦが「表示
に変化なし」なら、あえてその走査電極Ｌi へ選択電圧
ＶC1を印加する必要はなく、総ての走査電極へ非選択電
圧を印加しても良い。以上の動作を図示すると図２０の
ようになる。即ち（１）は走査電極Ｌ1 へ印加される電
圧であり、（２）は走査電極Ｌ2 へ印加される電圧であ
り、（３）は信号電極Ｓ0 へ印加される電圧であり、
（４）は信号電極Ｓ1 へ印加される電圧であり、（５）
は画素Ａ10へ印加される電圧であり、（６）は画素Ａ11
へ印加される電圧であり、（７）は画素Ａ20へ印加され
る電圧であり、（８）に画素Ａ21へ印加される電圧であ
る。

【００８６】ところで、通常のＦＬＣＤ４は双安定のパ
ネルであり、リフレッシュ駆動ではは図４（Ｂ）の電圧
波形の組合せと図４（Ａ）の電圧波形の組合せの両者を
用いなければならが、このＦＬＣＤ４はもう一方の安定
状態の方が一方の準安定状態より安定なパネルなので図
４（Ｂ）の電圧波形の組合せか、図４（Ａ）の電圧波形
の組合せだけを用いれば十分であり、それだけリフレッ
シュが速くできる。更に重ね合わせるパルス数を増や
し、パルス幅ｔ1 を小さくすればＦＬＣ分子の双安定性
は完全となり、リフレッシュする必要のないＦＬＣＤが
得られる。

【００８７】また、表示が暗とか明というのは、図１２
（Ａ）に示しＦＬＣ分子の安定状態１０４と１０５のう
ち、もう一方の安定状態の長軸方向と図７の偏光版１０
a の偏光軸を一致させれば、一致したほうの安定状態が
暗の安定状態となり、一方の準安定状態が明の安定状態
となる。また、暗の安定状態にあるＦＬＣ分子から構成
される画素は暗の表示状態であるし、明の準安定状態に
あるＦＬＣ分子から構成される画素は明の表示状態であ
る。

【００８８】ところで、図４（Ａ）の（５）または図４
（Ｂ）の（５）の電圧波形は一方の極性の電圧しか含ん
でいない。この為、双安定性が完全でないＦＬＣＤを用
いても前記のグループ０に属する走査電極Ｌ0 とＬ1 を
図４（Ａ）または図４（Ｂ）の電圧波形の組合せで駆動
した後、４：１の飛び越し走査で１本の走査電極上の画
素を図４（Ｂ）の電圧波形の組合せで書き直し、その後
グループ０に属する走査電極Ｌ0 とＬ1 を図４（Ｂ）ま
たは図４（Ａ）の電圧波形の組合せで駆動した後、４：
１の飛び越し走査で１本の走査電極上の画素を図４
（Ｂ）の電圧波形の組合せで書き直す等々の駆動をして
も、比較的書き直しに伴うフリッカは感知しずらい。

【００８９】また、図４（Ａ）の（５）の電圧波形また
は図４（Ｂ）の（５）の電圧波形は一方極性パルスなの
で、ＦＬＣ分子は図１２（Ａ）の安定状態１０５または
１０４から、チルト角±θの限界による軸１０７または
１０６まで動くだけであり、チルト角θとメモリ角ωが
ほぼ等しければ、よりフリッカの目立ちにくＦＬＣＤが
得られる。

【００９０】

【発明の効果】この発明によれば、抜きの揃ったリフレ
ッシュ駆動の認識しにくいＦＬＣＤが得られる。

【図面の簡単な説明】

【図１】本実施例でＦＬＣパネルの駆動に用いられる各
印加電圧を示す波形図である。

【図２】本実施例でＦＬＣパネルの駆動に用いられる各
印加電圧を示す波形図である。

【図３】本実施例でＦＬＣパネルの駆動に用いられる各
印加電圧を示す波形図である。

【図４】本実施例でＦＬＣパネルの駆動に用いられる各
印加電圧を示す波形図である。

【図５】本実施例でＦＬＣパネルの駆動に用いられる各
印加電圧を示す波形図である。

【図６】ＦＬＣＤの表示システムの概略的な構成を示す
ブロック図である。

【図７】ＦＬＣＤで用いられるＦＬＣパネルの構成を示
す断面図である。

【図８】ＦＬＣＤに「ＡＢＣＤ」の文字を表示した状態
を示す図である。

【図９】パーソナルコンピュータからの出力信号を示す
波形図である。

【図１０】出力信号の意味するデータをマトリックス状
に示した図である。

【図１１】出力信号の意味するデータをマトリックス状
に示した図である。

【図１２】ＦＬＣ分子を示す説明図であり、（Ａ）はそ
のＦＬＣ分子の様子をガラス基板から見た図である。
（Ｂ）はスメクチックＣ相におけるＦＬＣ分子の状態を
示す図である。

【図１３】実測したＢＤＨ社製のＳＣＥ８の電圧−メモ
リパルス幅の特性を示すグラフである。

【図１４】暗または明のメモリ状態にある画素へ与える
光学的な特性の等しい印加電圧波形の組合せである。

【図１５】選択電圧か非選択電圧を走査電極へ印加さ
れ、書換え電圧か保持電圧を信号電極へ印加された４種
類の画素の間の電圧関係を計算する為の波形図である。

【図１６】本実施例で用いる表示制御装置の概略的な構
成を示すブロック図である。

【図１７】本実施例で用いる表示制御装置の表示メモリ
回路のメモリ状態をマトリックス状に示す図である。

【図１８】本実施例で用いる表示制御装置の同異メモリ
回路のメモリ状態をマトリックス状に示す図である。

【図１９】本実施例でＦＬＣＤへ入力される信号と電圧
を示す波形図である。

【図２０】本実施例でＦＬＣパネルのいくつかの走査電
極と信号電極と画素にかかる電圧を示す波形図である。

【図２１】ＲＳＲＥの論文から引用したＦＬＣパネルの
駆動に用いられる各印加電圧を示す波形図である。

【図２２】図２３の測定条件を示す電圧波形である。

【図２３】ＲＳＲＥ社の論文から引用してＢＤＨ社製の
ＳＣＥ８の電圧−メモリパルス幅の特性を示すグラフで
ある。

【図２４】特開平１−２４２３４から引用したＦＬＣパ
ネルの駆動に用いられる各印加電圧を示す波形図であ
る。

【図２５】特開平１−２４２３４から引用した ε＜０
のＦＬＣ材料の電圧−応答速度の特性を示すグラフであ
る。

【図２６】ラビング方向とシェブロンの関係から配向状
態を規定する理論図である。

【図２７】本実施例でＦＬＣパネルの駆動に用いられる
各印加電圧を示す波形図である。

【図２８】本実施例でＦＬＣパネルの駆動に用いられる
各印加電圧を示す波形図である。

【図２９】本実施例でＦＬＣパネルの駆動に用いられる
各印加電圧を示す波形図である。

【図３０】本実施例でＦＬＣパネルの駆動に用いられる
各印加電圧を示す波形図である。

【図３１】本実施例でＦＬＣパネルの駆動に用いられる
各印加電圧を示す波形図である。

【符号の説明】

１ ＦＬＣパネル ２ パーソナルコンピュータ ３ ＣＲＴ ４ ＦＬＣＤ ５ ガラス ６ 絶縁膜 ７ 配向膜 ８ 封止剤 ９ ＦＬＣ １０ 偏光版 １１ 走査側駆動回路 １２ 信号側駆動回路 １３ 表示制御装置回路 １４ 欠番 １５ 表示メモリ回路 １６ 識別メモリ回路 １７ 同異メモリ回路 １８ 入力制御回路 １９ 出力制御回路 ２０ 駆動制御回路 ２１，２４ シフトレジスタ ２２，２５ ラッチ ２３，２６ アナログスイッチ Ｌ 走査電極 Ｓ 信号電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 互いに交差する方向に配列した複数の走
   査電極と複数の信号電極との間に誘電異方性が負の強誘
   電性液晶を介存させ、走査電極と信号電極とが交差する
   領域を画素とし、一様にその画素及びその画素の周辺の
   強誘電性液晶分子の安定状態の、一方を準安定状態とし
   もう一方を安定状態とし、後者を前者よりより安定とし
   た液晶素子を使用し、 走査電極に選択電圧又は非選択電圧を選択的に印加する
   と共に、信号電極に書換え電圧又は保持電圧を選択的に
   印加して、各画素の表示を変化させるようにした液晶素
   子の駆動方法において、 非選択電圧を印加した走査電極と書換え電圧を印加した
   信号電極から構成される画素と、非選択電圧を印加した
   走査電極と保持電圧を印加した信号電極から構成される
   画素へ、正電圧と負電圧の組合せを単数回または複数回
   印加して、その２つの画素の透過光量の変化をほぼ等し
   くし、 選択電圧を印加した走査電極と保持電圧を印加した信号
   電極から構成される画素へ、強誘電性液晶分子に働く誘
   電異方性負の効果が自発分極の効果と同程度に大きい領
   域の正又は負電圧と、強誘電性液晶分子に働く誘電異方
   性負の効果が自発分極の効果と較べて小さい領域の負又
   は正電圧の組合せを単数回または複数回印加し、この画
   素の透過光量の変化を前記２つの画素の透過光量の変化
   とほぼ等しくするかまたはそれより小さくすることを特
   徴とする液晶素子の駆動方法。
2. 【請求項２】 表示を変化させる為に走査電極へ選択電
   圧を印加する場合、その走査電極上の画素であっても、
   表示を変化させる必要がない画素を構成する信号電極へ
   保持電圧を印加し、表示を変化させる必要がある画素を
   構成する信号電極へ書換え電圧を印加するようにする請
   求項１記載の液晶素子の駆動方法。
3. 【請求項３】 表示を保持する為に走査電極へ選択電圧
   を印加する場合は逆に、その走査電極上の画素であって
   も、次に表示を変化させる必要がある画素を構成する信
   号電極へ保持電圧を印加し、次に表示を変化させる必要
   がない画素を構成する信号電極へ書換え電圧を印加する
   ようにする請求項２記載の液晶素子の駆動方法。
4. 【請求項４】 特に表示を保持する為に走査電極へ選択
   電圧を印加する場合、その走査電極上の画素であって、
   次に表示を変化させる必要がない画素であっても、その
   画素の本来の表示状態を構成する強誘電性液晶分子が準
   安定状態でなく安定状態である場合、画素を構成する信
   号電極へ保持電圧を印加しするようにする請求項３記載
   の液晶素子の駆動方法。