JPH0612395A - マルチプロセサシステムにおけるタスク割り付け方法 - Google Patents

マルチプロセサシステムにおけるタスク割り付け方法

Info

Publication number
JPH0612395A
JPH0612395A JP17061092A JP17061092A JPH0612395A JP H0612395 A JPH0612395 A JP H0612395A JP 17061092 A JP17061092 A JP 17061092A JP 17061092 A JP17061092 A JP 17061092A JP H0612395 A JPH0612395 A JP H0612395A
Authority
JP
Japan
Prior art keywords
task
cpu
processor
allocation method
hit rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17061092A
Other languages
English (en)
Inventor
Miyuki Enokida
幸 榎田
Shigeo Suzuki
茂夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17061092A priority Critical patent/JPH0612395A/ja
Publication of JPH0612395A publication Critical patent/JPH0612395A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 マルチプロセサシステムにおいて、発生した
タスクをプロセサに割り付ける際にプロセサによる処理
効率が良い様に割り付けるプロセサを決定する。 【構成】 CPU8が処理を行っている際、キャッシュ
メモリ9にアクセスすると、アクセスカウンタ10によ
りアクセスの発生した回数が数えられる。また、発生し
たアクセスのうちで、所望の情報がキャッシュメモリ9
内に存在していた回数をヒットカウンタ11で数える。
アクセスカウンタ及びヒットカウンタの値から、キャッ
シュメモリ9に所望の情報があった割合を求める。以上
の手順をシステムを構成するCPUすべてについて行
い、前記割合の最も低いCPUに新たに発生したタスク
を割り付ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばCPUの動作状
態を考慮してタスクの割り付けを行なうマルチプロセサ
システムに関するものである。
【0002】
【従来の技術】従来、複数のCPUを有するコンピユー
タシステム(以下マルチプロセサシステムと呼ぶ)で
は、1つのマスタとなるCPUとそれに従属するスレー
ブのCPUとから構成されている場合には、各CPUの
処理内容が決められていた。また、各CPUが同格の場
合には、空いているCPUがあれば新たに実行すべきタ
スクをそこに割り付けていた。このとき、もし全CPU
が処理中であれば、新規に処理すべきタスクの優先順位
と実行中のタスクの優先順位との比較結果から実行タス
クを切り替えたり、比較したタスクの優先順位が同じ場
合には、強制的にいずれかのCPUに割り当て、タイム
シェア方式により複数のタスクを切り替えながら実行す
る様に構成されていた。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来例のマスタスレーブ構成のマルチプロセサシステムで
は、あるタスクを実行する場合に、処理内容によるCP
Uの割り当てのために、空いているCPUがあったとし
ても、必ず特定のCPUで実行せねばならないことがあ
る。例えばインタラプト処理のようなタスクの場合に
は、スレーブCPUが空いていても必ずマスタCPUで
処理せねばならず、マスタCPUの負荷が増して、シス
テム全体のスループットが落ちると言う欠点があった。
【0004】一方、各CPUが同格なマルチプロセサシ
ステムにおいて、全CPUが処理を行なっている時に別
のタスクの実行を新たに要求された場合には、実行中の
タスクの優先順位と新規のタスクの優先順位とが同じで
あると、例えば各CPUについているデバイス番号の順
序といった所定の規則に従ってCPUを割り当てる。新
規のタスクは割り当てられたCPU上で既に実行してい
るタスクとタイムシェアして実行される。このため、C
PUの動作状態に関係なく割り当ててしまい、タイムシ
ェア方式によるタスク制御を行なうので、新規タスクの
CPUへの割り付けは処理効率についての考慮がなく、
非効率的な割り当てがなされる得るという欠点があっ
た。
【0005】本発明は上記従来例に鑑みてなされたもの
で、CPUの動作状態を参照して、CPUを効率よく使
用できる様にタスクの割りつけを決定できるタスク割り
付け方法を提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明のマルチプロセサシステムにおけるタスク割
り付け方法は次のような構成からなる。
【0007】システムを構成するプロセサ各々について
対となるキャッシュ記憶を備えたマルチプロセサシステ
ムにおいて発生したタスクを前記プロセサに割りつける
タスク割り付け方法であって、前記各プロセサが、前記
対となるキャッシュ記憶へアクセスした回数を数える第
1の計数行程と、前記アクセスにより所望される情報
が、前記対となるキャッシュ記憶に存在している回数を
数える第2の計数行程と、前記第1の計数工程による回
数と前記第2の計数行程による回数とを基に、所望の情
報がキャッシュ記憶に存在しているヒット率を算出する
算出行程と、前記ヒット率を基に前記発生したタスクを
実行するプロセサを選択する選択行程とを備える。
【0008】
【作用】上記構成により、マルチプロセサシステムを構
成する各プロセサがキャッシュメモリをアクセスした際
の、所望の情報がキャッシュメモリ上に存在している率
を算出し、新たに発生したタスクを割りつけるプロセサ
をその率に応じて決定する。
【0009】
【実施例】
[実施例1]本発明の第1の実施例の構成を図1に示
す。本実施例では、説明を簡単にするために、CPU部
を2個持ったマルチプロセサシステムを説明する。
【0010】<構成>図中1はシステム内のCPUやメ
モリ等の資源を接続するためのシステムバスであり、2
はCPU部A、3はCPU部Bである。4は各CPU部
から共通にアクセスできるメモリ部、5はコマンド等を
入力するためのキーボード、6は同じく入力のためのマ
ウス、7はプログラムやデータを格納するためのディス
ク、15は表示部である。CPU部AとCPU部Bとは
同じ構成をしており、図中、同じ構成要素には同じ番号
をつけてある。CPU部Aについてその構成を説明す
る。
【0011】CPU部Aは、CPU8と、メモリアクセ
スを高速に行なうためにCPU8のローカルなデータを
格納しておくキャッシュメモリ9と、CPU8からのメ
モリアクセス信号16によってキャッシュメモリへのア
クセス回数をカウントするアクセスカウンタ10と、C
PU8からのメモリアクセス要求に対してキャッシュメ
モリ9内に該当データがあったことを意味するヒット信
号12をとり、キャッシュ・ヒット回数をカウントする
ヒットカウンタ11とから構成される。カウンタ10の
値とカウンタ11の値とはシステムバス1上にマッピン
グされ、各CPUからアクセスできる様にされている。
キャッシュメモリ9は、CPU8からのメモリアクセス
要求に対してデータが存在していればヒット信号12を
出し、その値をCPU1に出力する。もし存在していな
ければキャッシュメモリ9はヒット信号12を出さず、
メモリ4またはディスク7から該当するデータをキャッ
シュメモリ9にローディングし、CPU8に求められた
データを返す。またアクセスカウンタ10とヒットカウ
ンタ11とは、CPUに新しいタスクを割り付けた時に
共に0にクリアされ、図示していない各CPU部のタイ
マ等の手段により、所定時間経過ごとに0クリアされ
る。
【0012】<タスクの割り付け>以上のような構成の
マルチプロセサシステムにおいて、CPU部Aでタスク
Aが、CPU部BでタスクBが実行されている時に、キ
ーボード5やマウス6からの入力でユーザが要求によ
り、あるいは、図示しない外部からの割込みにより新た
にタスクCを実行しなければならない場合を考える。
【0013】図2にタスクAとタスクBの各カウンタの
変化例を示す。図2によれば、20は、時刻t1 におけ
るCPU部Aのアクセスカウンタ10が100、ヒット
カウンタ11が50であることを示し、ヒット率は50
/100=50%であることが分かる。同様にCPU部
Bのヒット率は50/150≒33%である。更に時間
が経過し、新たなタスクCの実行要求が発生した時の処
理を、図6のフローチャートを参照して説明する。
【0014】時刻t2 にタスクCの実行要求が発生する
と、まずその時点で遊んでいるCPUの有無をテスト
し、空いているCPUがあればそのCPUで新たに発生
したタスクを実行する。すべてのCPU(この場合CP
U部AとCPU部B)で何らかのタスクが処理されてい
るなら、それらの中から最適なCPUを選び出さねばな
らない。
【0015】まず、CPU部AのCPU8がアクセスカ
ウンタ10とヒットカウンタ11の値を読み(S601
・S602)、ヒット率を計算する(S603)。CP
U部Aでのキャッシュ・ヒット率は表より150/20
0=75%となる。この値はキャッシュメモリ9に格納
しておき、次にCPU部Bについてヒット率を計算する
(S604−NO)。CPU部Aと同じ要領で計算する
と、CPU部2のキャッシュヒット率は270/300
=90%となり、これもキャッシュメモリ9に格納して
おく。これですべてのCPUについてヒット率の計算が
済んだ(S604−YES)。次に各CPU部のヒット
率75%と90%とを比較し、小さいヒット率の方を新
規タスクを割り当てるCPUと決定する(S605)。
最後に小さいヒット率のCPUすなわちCPU部Aにタ
スクCを割り付ける(S606)。これは、キャッシュ
ヒット率の高い方では、キャッシュメモリへの外部の記
憶装置からの読み込みが少なく、より高い効率でCPU
が稼働している。一方ヒット率の低い方ではキャッシュ
メモリへの外部記憶からのロードがより頻繁であるた
め、複数のタスクをタイムシェアして実行する際のオー
バーヘッドがヒット率のより高いものほどには全体の処
理効率に影響を与えない。このため、高効率の方を優先
して処理を進められるように、ヒット率の低いCPUへ
と新たなタスクを割りつける。
【0016】これにより、CPU部AはタスクAとタス
クCを各タスクの優先順位によりタイムシェア方式によ
り実行し、CPU部BはそのままタスクBを実行する。
【0017】
【他の実施例】第1の実施例では、各CPU部がタスク
を1つずつ実行している場合を説明したが、本実施例で
は、各CPU部が既に複数のタスクを実行している場合
を考えてみる。この場合には、CPU部AでタスクAと
タスクBとが、CPU部BでタスクCとタスクDとが実
行されているものとし、ここにタスクEの実行要求が発
生した場合を説明する。
【0018】[実施例2]第2の実施例では、各CPU
部で現在いくつのタスクが実行中であるかを意識しない
で、各PCU部ごとのキャッシュ・ヒット率に従って、
どのCPUにタスクEを割り付けるかを決定する方法を
説明する。この場合は、第1の実施例と同様に、図3の
表に示す様に各CPU部毎のメモリアクセス回数と、キ
ャッシュ・ヒット回数とを図1に示す構成で記憶してい
けば良く、またタスクを割りつけるCPU部を決定する
方法も第1の実施例に示した方式で決定すれば良い。
【0019】図3ではCPU部AとCPU部Bとについ
てアクセスカウンタとヒットカウンタとが記録されてお
り、ヒット率は実施例1と同じ手順で導くことができ、
タスクの割り付け先はCPU部Aと決まる。
【0020】[実施例3]第3の実施例では、各タスク
毎のキャッシュ・ヒット率を計算し、それから新しいタ
スクをどのCPU部に割り付けるかの方法を説明する。
図4に本実施例の構成図を示す。図4中で図1と同じ動
作をする構成要素には同じ番号をつけてある。30のカ
ウンタ制御部は、各CPU部にあるメモリアクセス回数
用カウンタであるアクセスカウンタ10と、キャッシュ
・ヒットの回数用カウンタであるヒットカウンタ11と
から出力されるカウント情報を各々信号線33・信号線
34から入力し、各CPU部のカウント情報を記憶す
る。さらに各CPUから、各CPUで実行タスクを切り
替えたことを知らせる信号35も入力する。カウンタメ
モリ32は、各CPUで実行中の全タスクのメモリアク
セス回数とキャッシュヒット回数を蓄積するためのメモ
リである。
【0021】以下、詳細な説明をするが、説明のため、
unix等のOSで用いられているタスクを識別するた
めのユニークな識別子(以下タスクIDと呼ぶ)を用い
てタスクを識別する。実行中の4タスクについて、タス
クAは100、タスクBは102、タスクCは101、
タスクDは103とする。カウンタコントローラ31
は、システム起動時にはすべてのCPUについて、各C
PUからカウンタ情報が入力された時にはそのCPUに
ついて、アクセスカウンタ10、ヒットカウンタ11を
0クリアする。タスクAがCPU1で実行され、所定時
間経過すると、CPU1はカウンタコントローラ31に
対して自分のCPU番号と実行中のタスクID、カウン
ト情報であるアクセスカウンタ10とヒットカウンタ1
1の値を送る。タスクB・C・Dについても同様な処理
を行う。そうすると、カウンタコントローラ31は、カ
ウンタメモリ32上に図5に示すような、或る時刻にお
けるカウンタを記録したテーブル情報を作成する。図4
のアクセスカウンタ10、ヒットカウンタ11のフィー
ルドの意味は第1の実施例と同じである。ここで図4の
状態で、タスクEの実行要求が発生したとする。そうす
ると、カウンタコントローラは各タスク毎にキャッシュ
・ヒット率を計算する。すなわち、 タスク100: 60/100=60% … CPU部
A タスク102:140/200=70% … CPU部
A タスク101:240/300=80% … CPU部
B タスク103: 60/200=30% … CPU部
B を求める。ここで、4つのキャッシュ・ヒット率の中で
1番高いもの、この場合タスク101の80%を見つ
け、効率の良いタスクを先に実行するという観点から、
タスク101はCPU部Bで実行しているので、CPU
部AにタスクEを割り付ける旨を判断し、タスクEをC
PU部Aに割り付ける。これは、実施例1の手順をCP
U単位からタスク単位へと変更したものである。従っ
て、図6のフローチャートのステップS605を「ヒッ
ト率の高いタスクを実行しているCPUを順に除外し
て、最後に残ったCPUを選ぶ」とすれば、本実施例の
適用できる。
【0022】こうして実現されたタスク割り付け方法で
は、各CPUが実行中のタスクの実行状態として、CP
Uとキャッシュ間のキャッシュ・ヒット率をモニタする
手順を設けることにより、別タスクの実行要求が発生し
た時に、各CPUで実行中のタスクの優先順位が同じ場
合には、キャッシュ・ヒット率の一番低いCPUに今回
のタスクを割り付けることに、キャッシュ・ヒット率の
高いタスクはそのまま高速に処理を続けることができ、
キャッシュ・ヒット率の低いCPUでタイムシェア方式
等により処理することにより、このキャッシュ・ヒット
率の低いタスクは、もともとキャッシュメモリにあまり
ヒットしないメモリ・アクセスをしているためにタスク
スイッチによるキャッシュ・ヒット率の低下が少なく、
効率良くCPU等の資源を割り付けができる。また、キ
ャッシュ・ヒット率を求めるためのハード規模も小さく
すむ。
【0023】これまでの説明では、CPUのタイマ等に
より所定の単位時間を測定し、その単位時間内のキャッ
シュ・ヒット率を計算する様に説明してきたが、そのタ
スクの開始から終了まで通したキャッシュ・ヒット率を
求める方式でも良い。例えば、大容量の画像データを順
次処理して行くようなタスクの場合には、そのタスク全
体としてみればキャッシュ・ヒット率は小さいものと考
えられるし、また元々時間のかかる処理であるため、他
のタスクとタイムシェアして実行しても構わない。
【0024】さらに、キャッシュ・ヒット率を第1・第
2の実施例ではCPU部A2で、第3の実施例ではカウ
ンタ制御部30で求めていたが、これに限るものでもな
い。
【0025】また、これまでの実施例の説明ではCPU
部は2個で説明したが、これに限るものでもなく、更に
多くのCPUを持った装置であっても良い。また、各C
PU上で実行しているタスク数が同じ場合を説明した
が、これに限るものでもなく、空いているCPUがあれ
ば、そのCPUに割り付けたりすることは容易に考えら
れる。また、これまではキャッシュ・ヒット率の高いタ
スクを優先的に実行する様に説明したが、これに限るも
のでもなく、キャッシュが余りヒットしないタスクは時
間がかかるためにそれを優先して実行するという、これ
まで説明した実施例とは逆の制御方式も容易に考えられ
る。
【0026】尚、本発明は、複数の機器から構成される
システムに適用しても1つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。
【0027】
【発明の効果】以上説明した様に本発明に係るタスク割
り付け方法は、CPUの動作状態を参照して、CPUを
効率よく使用できる様にタスクの割りつけを決定でき
る。
【図面の簡単な説明】
【図1】第1の実施例のブロック図である。
【図2】第1の実施例のキャッシュヒット率を算出する
ための表である。
【図3】第2の実施例のキャッシュヒット率を算出する
ための表である。
【図4】第3の実施例のブロック図である。
【図5】第3の実施例のキャッシュヒット率を算出する
ための表である。
【図6】第1の実施例のフローチャートである。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 システムを構成するプロセサ各々につい
    て対となるキャッシュ記憶を備えたマルチプロセサシス
    テムにおいて発生したタスクを前記プロセサに割りつけ
    るタスク割り付け方法であって、 前記各プロセサが、前記対となるキャッシュ記憶へアク
    セスした回数を数える第1の計数行程と、 前記アクセスにより所望される情報が、前記対となるキ
    ャッシュ記憶に存在している回数を数える第2の計数行
    程と、 前記第1の計数工程による回数と前記第2の計数行程に
    よる回数とを基に、所望の情報がキャッシュ記憶に存在
    しているヒット率を算出する算出行程と、 前記ヒット率を基に前記発生したタスクを実行するプロ
    セサを選択する選択行程と、 を備えることを特徴とするタスク割り付け方法。
  2. 【請求項2】 前記算出行程はタスクごとに前記ヒット
    率を算出することを特徴とする請求項1項記載のタスク
    割り付け方法。
  3. 【請求項3】 前記選択行程は、前記各プロセサにおい
    て前記ヒット率の最も高いタスクのうち、前記ヒット率
    が最も低いタスクを実行するプロセサを選択することを
    特徴とする請求項2項記載のタスク割り付け方法。
  4. 【請求項4】 前記算出行程はプロセサごとに前記ヒッ
    ト率を算出することを特徴とする請求項1項記載のタス
    ク割り付け方法。
  5. 【請求項5】 前記選択行程は前記ヒット率が最も低い
    プロセサを選択することを特徴とする請求項4項記載の
    タスク割り付け方法。
  6. 【請求項6】 前記ヒット率の算出はタスクの開始から
    終了までの時間内のアクセスを対象としてなされること
    を特徴とする請求項1項記載のタスク割り付け方法。
  7. 【請求項7】 前記ヒット率の算出は適当に選ばれた一
    定の時間内のアクセスを対象としてなされることを特徴
    とする請求項1項記載のタスク割り付け方法。
JP17061092A 1992-06-29 1992-06-29 マルチプロセサシステムにおけるタスク割り付け方法 Withdrawn JPH0612395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17061092A JPH0612395A (ja) 1992-06-29 1992-06-29 マルチプロセサシステムにおけるタスク割り付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17061092A JPH0612395A (ja) 1992-06-29 1992-06-29 マルチプロセサシステムにおけるタスク割り付け方法

Publications (1)

Publication Number Publication Date
JPH0612395A true JPH0612395A (ja) 1994-01-21

Family

ID=15908050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17061092A Withdrawn JPH0612395A (ja) 1992-06-29 1992-06-29 マルチプロセサシステムにおけるタスク割り付け方法

Country Status (1)

Country Link
JP (1) JPH0612395A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092862A (ja) * 2003-08-11 2005-04-07 Hitachi Ltd 負荷分散方法及びクライアント・サーバシステム
US7512753B2 (en) 2003-02-18 2009-03-31 Nec Corporation Disk array control apparatus and method
JP2009193093A (ja) * 2008-02-12 2009-08-27 Fujitsu Ltd メモリ共有データ処理システム、メモリアクセス量測定装置、メモリアクセス量測定方法
JP2009277243A (ja) * 2009-07-21 2009-11-26 Panasonic Corp コンパイラ装置およびオペレーティングシステム
JP2012043232A (ja) * 2010-08-20 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> プログラム実行装置およびプログラム実行方法
WO2014141419A1 (ja) * 2013-03-14 2014-09-18 株式会社日立製作所 仮想計算機システムおよびスケジューリング方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512753B2 (en) 2003-02-18 2009-03-31 Nec Corporation Disk array control apparatus and method
JP2005092862A (ja) * 2003-08-11 2005-04-07 Hitachi Ltd 負荷分散方法及びクライアント・サーバシステム
JP2009193093A (ja) * 2008-02-12 2009-08-27 Fujitsu Ltd メモリ共有データ処理システム、メモリアクセス量測定装置、メモリアクセス量測定方法
JP2009277243A (ja) * 2009-07-21 2009-11-26 Panasonic Corp コンパイラ装置およびオペレーティングシステム
JP2012043232A (ja) * 2010-08-20 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> プログラム実行装置およびプログラム実行方法
WO2014141419A1 (ja) * 2013-03-14 2014-09-18 株式会社日立製作所 仮想計算機システムおよびスケジューリング方法
US9740528B2 (en) 2013-03-14 2017-08-22 Hitachi, Ltd. Virtual computer system and scheduling method

Similar Documents

Publication Publication Date Title
US9400686B2 (en) Process grouping for improved cache and memory affinity
US8271989B2 (en) Method and apparatus for virtual processor dispatching to a partition based on shared memory pages
US5784698A (en) Dynamic memory allocation that enalbes efficient use of buffer pool memory segments
US6871264B2 (en) System and method for dynamic processor core and cache partitioning on large-scale multithreaded, multiprocessor integrated circuits
JP2682770B2 (ja) 仮想計算機システムのcpu制御方式
JP3678414B2 (ja) 多重プロセッサ・システム
US5884077A (en) Information processing system and method in which computer with high load borrows processor of computer with low load to execute process
CN101276293B (zh) 在逻辑分区之间平衡物理系统资源访问的方法和系统
KR101651871B1 (ko) 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치
TW200404253A (en) Thread dispatch mechanism and method for multiprocessor computer systems
CN115098269B (zh) 一种资源分配方法、装置、电子设备及存储介质
US20170207958A1 (en) Performance of Multi-Processor Computer Systems
CN102804149A (zh) 多核处理器系统、仲裁电路控制方法以及仲裁电路控制程序
KR20100074920A (ko) 멀티코어 시스템에서의 로드 밸런싱 장치 및 방법
US9189279B2 (en) Assignment method and multi-core processor system
WO2014141419A1 (ja) 仮想計算機システムおよびスケジューリング方法
JP5178778B2 (ja) 仮想計算機およびcpu割り当て方法
JPH06243112A (ja) マルチプロセッサ装置
CN121143979A (zh) 一种任务分配方法、装置、设备及可读存储介质
CN116302327A (zh) 资源调度方法及相关设备
KR101639947B1 (ko) 하둡 선점 데드라인 제약 스케줄링 방법 및 그 방법을 수행하는 컴퓨터프로그램과, 그 프로그램이 기록된 매체
JP4211645B2 (ja) 専用プロセッサの備わった計算機システム
JPH07219787A (ja) 予測制御型並列分散処理方式、及びコンピュータシステム、並びにネットワークシステム
JPH10187469A (ja) マルチプロセッサのプロセスディスパッチ方法
CN119166365B (zh) 一种基于spdk架构的多核cpu资源动态分配方法及装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831