JPH06124979A - 高密度実装回路基板の製造方法 - Google Patents
高密度実装回路基板の製造方法Info
- Publication number
- JPH06124979A JPH06124979A JP27286692A JP27286692A JPH06124979A JP H06124979 A JPH06124979 A JP H06124979A JP 27286692 A JP27286692 A JP 27286692A JP 27286692 A JP27286692 A JP 27286692A JP H06124979 A JPH06124979 A JP H06124979A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- terminals
- board
- lsi
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 コンピュータなどのような３０〜５０メガ位
で作動させるため、高密度実装、高密度配線する必要の
ある基板の製造方法に関する。 【構成】 実装回路基板と多層配線基板とを重ね合せて
熱を加えることなく直接端子間で圧着接合することを特
徴とする。具体的には一方の端子の低抵抗の金属よりな
る導電性端子２０を先細形状にコーティングして、これ
を他の雌形端子（サーフェスバイアホール２６、貫通バ
イアホール２７）と重ね合せて貫入圧着接合するか、あ
るいはさらに、一液又は二液導電性接着剤を塗布し、特
に二液の場合は別々の端子に塗布して、端子同士を重ね
合せて圧着接合する。
で作動させるため、高密度実装、高密度配線する必要の
ある基板の製造方法に関する。 【構成】 実装回路基板と多層配線基板とを重ね合せて
熱を加えることなく直接端子間で圧着接合することを特
徴とする。具体的には一方の端子の低抵抗の金属よりな
る導電性端子２０を先細形状にコーティングして、これ
を他の雌形端子（サーフェスバイアホール２６、貫通バ
イアホール２７）と重ね合せて貫入圧着接合するか、あ
るいはさらに、一液又は二液導電性接着剤を塗布し、特
に二液の場合は別々の端子に塗布して、端子同士を重ね
合せて圧着接合する。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータなどのよ
うな３０〜５０メガ位で作動させるため、高密度実装、
高密度配線する必要のある回路基板の製造方法に関する
ものである。
うな３０〜５０メガ位で作動させるため、高密度実装、
高密度配線する必要のある回路基板の製造方法に関する
ものである。
【０００２】
【従来の技術】従来、基板間、チップ間の回路接続方法
は、ワイヤボンディング方法以外にハンダボールを電気
回路接続端子間に入れ、もしくは両端子をハンダメッキ
しておいて、２００℃以上に加熱して溶着させる方法が
採られている。この直接溶着する方法では、熱の影響で
半導体拡散が生じるため、ＬＳＩの特性劣化や変化が起
き、製品の信頼性に大きな問題があった。又、導電性接
着剤によって接合する方法も知られているが、抵抗が高
くなるばかりでなく、一定でない問題がある。
は、ワイヤボンディング方法以外にハンダボールを電気
回路接続端子間に入れ、もしくは両端子をハンダメッキ
しておいて、２００℃以上に加熱して溶着させる方法が
採られている。この直接溶着する方法では、熱の影響で
半導体拡散が生じるため、ＬＳＩの特性劣化や変化が起
き、製品の信頼性に大きな問題があった。又、導電性接
着剤によって接合する方法も知られているが、抵抗が高
くなるばかりでなく、一定でない問題がある。
【０００３】
【発明が解決しようとする課題】本発明は、接合すべき
基板の端子を加熱することなく直接圧着接合することに
よって、熱影響による半導体拡散などなく、ＬＳＩ劣化
を防ぎ一定の性質をもった信頼性のある高密度実装基板
を製造可能とするものである。
基板の端子を加熱することなく直接圧着接合することに
よって、熱影響による半導体拡散などなく、ＬＳＩ劣化
を防ぎ一定の性質をもった信頼性のある高密度実装基板
を製造可能とするものである。
【０００４】
【課題を解決するための手段】本発明は、実装回路基板
と多層配線基板とを重ね合せて熱を加えることなく直接
端子間で圧着接合することを特徴とする高密度実装回路
基板の製造方法である。
と多層配線基板とを重ね合せて熱を加えることなく直接
端子間で圧着接合することを特徴とする高密度実装回路
基板の製造方法である。
【０００５】具体的には、接合すべき端子の一方に金、
銀、銅などの導電性の高い金属を、イオンプレーティン
グ法等加熱する必要のない方法を用いて先細形状にコー
ティングし、これを他の雌形端子と重ね合せて圧着接合
するとよい。さらに一液又は二液導電性接着剤によって
接合してもよい。二液式の場合は、それぞれ別々の端子
に塗布しておいて、両者を重ね合せて圧着接合する。
銀、銅などの導電性の高い金属を、イオンプレーティン
グ法等加熱する必要のない方法を用いて先細形状にコー
ティングし、これを他の雌形端子と重ね合せて圧着接合
するとよい。さらに一液又は二液導電性接着剤によって
接合してもよい。二液式の場合は、それぞれ別々の端子
に塗布しておいて、両者を重ね合せて圧着接合する。
【０００６】導電性接着剤としては、一液式の場合は、
Ａｕ，Ａｇ，Ｃｕなどの導電性金属粉末の５μｍ以下の
ものを約７０ｗｔ％含有するシアノアクリル系接着剤を
例示することができ、二液式の場合は、導電性金属粉末
のサイズ、含有量、種類は一液式と同じであるが、主剤
と硬化剤とに分かれているもので、使用時に一体となっ
て硬化するものである。エポキシ・ポリアミン接着剤、
ポリウレタン接着剤等を例示することができる。導電性
接着剤を利用した場合でも、先細端子を雌形端子に貫入
・圧着することによって、両端子が直接接触する部分が
生じ、導電性接着剤はその周囲を補強的に接合すること
となるので、抵抗は高くならずに一定のものが得られ
る。
Ａｕ，Ａｇ，Ｃｕなどの導電性金属粉末の５μｍ以下の
ものを約７０ｗｔ％含有するシアノアクリル系接着剤を
例示することができ、二液式の場合は、導電性金属粉末
のサイズ、含有量、種類は一液式と同じであるが、主剤
と硬化剤とに分かれているもので、使用時に一体となっ
て硬化するものである。エポキシ・ポリアミン接着剤、
ポリウレタン接着剤等を例示することができる。導電性
接着剤を利用した場合でも、先細端子を雌形端子に貫入
・圧着することによって、両端子が直接接触する部分が
生じ、導電性接着剤はその周囲を補強的に接合すること
となるので、抵抗は高くならずに一定のものが得られ
る。
【０００７】
【実施例】以下、実施例を図面に基づいて説明する。
【０００８】図３において、１はプレーティングすべき
端子基板材で、陰極でもある。２は対極の陽極である。
３は電子銃で、４は蒸発源である。そしてガンノズル５
からアルゴンガスなどの不活性ガスを導入する。６は真
空ポンプで６００ｌ／ｓｅｃ以上の排気量をもって、真
空装置内を１０-2〜１０-4Ｔｏｒｒの真空度にする。７
は予備のパイプで反応ガスなどの導入口である。８は水
冷用銅パイプ、９は排気口である。１０は被覆用パルス
電源である。１１は基板をプレーティングチャンバーに
セットするために上下するシリンダー、１２はプレーテ
ィング後、圧着、取出しのための基板自動回転移動装置
である。１３は電子ビーム発生用電源、１４は高周波電
源、１５はガスイオン化用高周波電源で、１６は固定用
電磁石、１７はイオン化用高周波コイル、１８はシャッ
ター、１９は油圧装置である。
端子基板材で、陰極でもある。２は対極の陽極である。
３は電子銃で、４は蒸発源である。そしてガンノズル５
からアルゴンガスなどの不活性ガスを導入する。６は真
空ポンプで６００ｌ／ｓｅｃ以上の排気量をもって、真
空装置内を１０-2〜１０-4Ｔｏｒｒの真空度にする。７
は予備のパイプで反応ガスなどの導入口である。８は水
冷用銅パイプ、９は排気口である。１０は被覆用パルス
電源である。１１は基板をプレーティングチャンバーに
セットするために上下するシリンダー、１２はプレーテ
ィング後、圧着、取出しのための基板自動回転移動装置
である。１３は電子ビーム発生用電源、１４は高周波電
源、１５はガスイオン化用高周波電源で、１６は固定用
電磁石、１７はイオン化用高周波コイル、１８はシャッ
ター、１９は油圧装置である。
【０００９】イオンプレーティング法は、真空装置内雰
囲気を２×１０-1〜５×１０-2Ｔｏｒｒのアルゴンガス
とし、ＬＳＩチップのバイアホールと接する基板材の接
触端子をマイナス、蒸発源をプラスとして、これにパル
ス電圧を印加する。薄膜原料を溶融蒸発させるために、
電子銃をマイナスとして、別電源を使用して電子ビーム
溶解蒸発させる方法と反応性ガスを供給する方法などが
あるが、このガス状態に電界を印加すると、蒸発原子も
しくは反応性ガスはイオン化される。この陽イオンがマ
イナス極である接触端子へ強力に付着する。
囲気を２×１０-1〜５×１０-2Ｔｏｒｒのアルゴンガス
とし、ＬＳＩチップのバイアホールと接する基板材の接
触端子をマイナス、蒸発源をプラスとして、これにパル
ス電圧を印加する。薄膜原料を溶融蒸発させるために、
電子銃をマイナスとして、別電源を使用して電子ビーム
溶解蒸発させる方法と反応性ガスを供給する方法などが
あるが、このガス状態に電界を印加すると、蒸発原子も
しくは反応性ガスはイオン化される。この陽イオンがマ
イナス極である接触端子へ強力に付着する。
【００１０】例えば試料として、ＬＳＩ実装用回路基板
の接触端子を有する樹脂板（１．６ｍｍ厚み、１００ｍ
ｍ角）をシリンダー１１により上昇せしめて、イオンプ
レーティング装置の下端に密着せしめてマイナス極とし
た。蒸発源４の低抵抗金属材料として金を使用し、電子
銃３と蒸発源４間に直流４０Ｖに２０〜３０Ｖ交流を重
畳した電圧を印加して、３００Ａ位通電することによ
り、金原子の蒸発を促進させた。この蒸発金原子が排気
口９によりプレーティングチャンバーに流動し、高周波
コイル１７によってイオン化され、さらにパルス電源１
０によりパルス電圧を印加された陽極２、陰極１間のパ
ルス電界中を通ることでイオン化が促進し、負の高電位
の基板接触端子上に強力に付着する。このときのピーク
電圧ＶPは１０００Ｖ、正極性パルス幅τonは０．１μ
ｓ、休止パルス幅τoffは５０μｓとして、約１０ｍｉ
ｎ後、図２に示すような高さが３０μｍ位で、円錐形の
傾斜角θは４６°の円錐形導電性端子２０が得られた。
このように多数の金付着端子基板ができた後、接着剤利
用の場合は、例えば図１に示すように、導電性端子２０
とランド端子２１を除いて、基板表面をポリエステルフ
ィルムのような薄い絶縁フィルム２２で覆い、その上か
ら接着剤を塗布し、フィルムを剥がす。これらはすべて
自動制御で行い、基板自動移動回転装置１２により圧着
接合機構へ自動移動させ、ＬＳＩチップ２３などをピン
ボード２４により正確に位置制御して載せ、実装用回路
基板と圧着接合させる。接着剤なしの時の接合電気抵抗
値はハンダ付着電気抵抗値約３０×１０-6Ωｃｍに対し
て１４×１０-6Ωｃｍと半分以下となり、回路上の電気
抵抗損失も少ない。又、さらに接触抵抗を下げるため、
接着剤を利用した場合は、９×１０-6Ωｃｍ以下となっ
て、搭載するＬＳＩの性能を効率良く引き出すことがで
きる。なお、図１中、２６はサーフェスバイアホール、
２７は貫通バイアホールである。
の接触端子を有する樹脂板（１．６ｍｍ厚み、１００ｍ
ｍ角）をシリンダー１１により上昇せしめて、イオンプ
レーティング装置の下端に密着せしめてマイナス極とし
た。蒸発源４の低抵抗金属材料として金を使用し、電子
銃３と蒸発源４間に直流４０Ｖに２０〜３０Ｖ交流を重
畳した電圧を印加して、３００Ａ位通電することによ
り、金原子の蒸発を促進させた。この蒸発金原子が排気
口９によりプレーティングチャンバーに流動し、高周波
コイル１７によってイオン化され、さらにパルス電源１
０によりパルス電圧を印加された陽極２、陰極１間のパ
ルス電界中を通ることでイオン化が促進し、負の高電位
の基板接触端子上に強力に付着する。このときのピーク
電圧ＶPは１０００Ｖ、正極性パルス幅τonは０．１μ
ｓ、休止パルス幅τoffは５０μｓとして、約１０ｍｉ
ｎ後、図２に示すような高さが３０μｍ位で、円錐形の
傾斜角θは４６°の円錐形導電性端子２０が得られた。
このように多数の金付着端子基板ができた後、接着剤利
用の場合は、例えば図１に示すように、導電性端子２０
とランド端子２１を除いて、基板表面をポリエステルフ
ィルムのような薄い絶縁フィルム２２で覆い、その上か
ら接着剤を塗布し、フィルムを剥がす。これらはすべて
自動制御で行い、基板自動移動回転装置１２により圧着
接合機構へ自動移動させ、ＬＳＩチップ２３などをピン
ボード２４により正確に位置制御して載せ、実装用回路
基板と圧着接合させる。接着剤なしの時の接合電気抵抗
値はハンダ付着電気抵抗値約３０×１０-6Ωｃｍに対し
て１４×１０-6Ωｃｍと半分以下となり、回路上の電気
抵抗損失も少ない。又、さらに接触抵抗を下げるため、
接着剤を利用した場合は、９×１０-6Ωｃｍ以下となっ
て、搭載するＬＳＩの性能を効率良く引き出すことがで
きる。なお、図１中、２６はサーフェスバイアホール、
２７は貫通バイアホールである。
【００１１】
【発明の効果】本発明によれば基板の電気的接続端子上
に高導電性金属を円錐形状にコーティングすることで、
加熱することなく、直接圧着接合でき、さらに導電性接
着剤塗布により接合良好となり、信頼性のある高性能実
装基板を製造することができる。
に高導電性金属を円錐形状にコーティングすることで、
加熱することなく、直接圧着接合でき、さらに導電性接
着剤塗布により接合良好となり、信頼性のある高性能実
装基板を製造することができる。
【００１２】この方法は、最近コンピュータへの適用を
目指して開発が進められているＳＯＳ−ＭＣＭ（シリコ
ンオンシリコン）、さらに５４ｍｍ角のＳｉ基板上に１
３μｍ線幅の導体とポリイミド絶縁層の４層薄膜層を形
成したＭＣＭ−Ｄに採用すれば、基板の高密度化、電気
的特性の向上を期待できる。
目指して開発が進められているＳＯＳ−ＭＣＭ（シリコ
ンオンシリコン）、さらに５４ｍｍ角のＳｉ基板上に１
３μｍ線幅の導体とポリイミド絶縁層の４層薄膜層を形
成したＭＣＭ−Ｄに採用すれば、基板の高密度化、電気
的特性の向上を期待できる。
【図１】本発明における基板同士の直接接合の説明図で
ある。
ある。
【図２】端子に形成した低抵抗金属材料の傾斜角θの説
明図である。
明図である。
【図３】本発明の実施例に用いる端子に低抵抗金属材料
をコーティングする装置の説明図である。
をコーティングする装置の説明図である。
１ 端子基板材 ２ 陽極 ３ 電子銃 ４ 蒸発源 ５ ガンノズル ６ 真空ポンプ ７ 反応ガス導入口 ８ 水冷用銅パイプ ９ 排気口 １０ パルス電源 １１ シリンダー １２ 基板自動回転移動装置 １３ 電子ビーム発生用電源 １４ 高周波電源 １５ ガスイオン化用高周波電源 １６ 固定用電磁石 １７ イオン化用高周波コイル １８ シャッター １９ 油圧装置 ２０ 導電性端子 ２１ ランド端子 ２２ 絶縁フィルム ２３ ＬＳＩチップ ２４ ピンボード ２５ ＬＳＩ実装用回路基板 ２６ サーフェスバイアホール ２７ 貫通バイアホール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大場 和夫 埼玉県東松山市松葉町４丁目２番３号 (72)発明者 嶋 好範 神奈川県川崎市麻生区王禅寺768番地15 (72)発明者 大場 章 埼玉県朝霞市浜崎１丁目９番地の３−205
Claims (3)
- 【請求項１】 実装回路基板と多層配線基板とを重ね合
せて熱を加えることなく直接端子間で圧着接合すること
を特徴とする高密度実装回路基板の製造方法。 - 【請求項２】 接合すべき端子の一方に低抵抗の金属を
先細形状にコーティングして、これを他の雌形端子と重
ね合せて貫入、圧着接合する請求項１記載の高密度実装
回路基板の製造方法。 - 【請求項３】 接合すべき端子に一液又は二液導電性接
着剤を塗布し、特に二液の場合は別々に塗布して、端子
同士を重ね合せて貫入圧着接合する請求項１又は２記載
の高密度実装回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4272866A JPH07123131B2 (ja) | 1992-10-12 | 1992-10-12 | 高密度実装回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4272866A JPH07123131B2 (ja) | 1992-10-12 | 1992-10-12 | 高密度実装回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06124979A true JPH06124979A (ja) | 1994-05-06 |
| JPH07123131B2 JPH07123131B2 (ja) | 1995-12-25 |
Family
ID=17519859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4272866A Expired - Lifetime JPH07123131B2 (ja) | 1992-10-12 | 1992-10-12 | 高密度実装回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123131B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423136U (ja) * | 1990-06-13 | 1992-02-26 |
-
1992
- 1992-10-12 JP JP4272866A patent/JPH07123131B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423136U (ja) * | 1990-06-13 | 1992-02-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07123131B2 (ja) | 1995-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5316788A (en) | Applying solder to high density substrates | |
| US4113578A (en) | Microcircuit device metallization | |
| WO1992014260A1 (en) | Method of making semiconductor bonding bumps using metal cluster ion deposition | |
| US7197820B2 (en) | Circuit board and its manufacturing method | |
| JPS639376B2 (ja) | ||
| CN103026475A (zh) | 在衬底上形成焊料沉积的方法 | |
| JPS58168266A (ja) | 金層の選択的付着方法 | |
| US3622385A (en) | Method of providing flip-chip devices with solderable connections | |
| US5124175A (en) | Method of patterned metal reflow on interconnect substrates | |
| CN207381380U (zh) | Cof用挠性电路板 | |
| US4303480A (en) | Electroplating of thick film circuitry | |
| JPH06124979A (ja) | 高密度実装回路基板の製造方法 | |
| US20060011482A1 (en) | Electrocodeposition of lead free tin alloys | |
| US4501768A (en) | Thin film floating zone metal coating technique | |
| JP2004285470A (ja) | 貴合金はんだメッキ法 | |
| JP2895569B2 (ja) | 電気的接続部材および電気回路部材 | |
| JP3066201B2 (ja) | 回路基板及びその製造方法 | |
| JPH0590761A (ja) | 配線基板の製造方法 | |
| JP2757594B2 (ja) | フィルムキャリア装置 | |
| Smith et al. | Hybrid Microcircuit Tape Chip Carrier Materials/Processing Trade-Offs | |
| Keister et al. | Interconnection techniques for microcircuits | |
| JPH10294549A (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| US6884708B2 (en) | Method of partially plating substrate for electronic devices | |
| JPH04343239A (ja) | ボンディングツール | |
| JPH11509991A (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 |