JPH06125088A - 絶縁ゲート型電界効果半導体装置 - Google Patents

絶縁ゲート型電界効果半導体装置

Info

Publication number
JPH06125088A
JPH06125088A JP4333725A JP33372592A JPH06125088A JP H06125088 A JPH06125088 A JP H06125088A JP 4333725 A JP4333725 A JP 4333725A JP 33372592 A JP33372592 A JP 33372592A JP H06125088 A JPH06125088 A JP H06125088A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor device
field effect
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4333725A
Other languages
English (en)
Other versions
JP2648784B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59100251A external-priority patent/JPS60245173A/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP4333725A priority Critical patent/JP2648784B2/ja
Publication of JPH06125088A publication Critical patent/JPH06125088A/ja
Application granted granted Critical
Publication of JP2648784B2 publication Critical patent/JP2648784B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目 的】 オフ電流が少なく、かつオン、オフを高速
応答で行うことができる絶縁ゲート型電界効果半導体装
置を提供する。 【構 成】 絶縁ゲート型電界効果トランジスタのチャ
ネル形成領域は、水素またはハロゲン元素が添加された
非単結晶半導体よりなり、該非単結晶半導体に隣接する
ソ−スおよびドレインを構成する一対の不純物領域は、
前記チャネル形成領域の半導体に比べて結晶化が助長さ
れ、かつ当該結晶化が助長されて設けられた領域は、前
記ゲート電極下のチャネル形成領域の内部にわたって設
けられたことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路、液晶
表示パネル等に用いられる絶縁ゲート型電界効果半導体
装置に関する。
【0002】
【従来の技術】単結晶珪素を用いた絶縁ゲート型電界効
果半導体装置は、広く半導体分野に用いられている。そ
の代表例には、本出願人の発明にかかる特公昭50─1986
号公報に示されている「半導体装置およびその作製方
法」がある。しかし、チャネル形成領域を単結晶半導体
を用いるのではなく、水素またはハロゲン元素が1原子
%以上の濃度に添加された非単結晶半導体により設けら
れた絶縁ゲート型電界効果半導体装置は、本出願人のそ
の後の出願にかかる特願昭53−124021号公報に示されて
いる「半導体装置およびその作製方法」( 昭和53年10月
7日出願)がその代表例である。かかる水素またはハロ
ゲン元素が添加された非単結晶半導体、特に珪素半導体
がチャネル形成領域に用いられた絶縁ゲート型電界効果
半導体装置は、オフ電流が従来より公知の単結晶半導体
を用いた場合に比べて103 〜105 分の1も小さい。その
ため、絶縁ゲート型電界効果半導体装置は、液晶表示パ
ネル制御用として用いることが有効であるとされてい
る。
【0003】この絶縁ゲート型電界効果半導体装置は、
前記特願昭53−124021号公報に示されているごとく、ゲ
ート電極がチャネル形成領域の半導体に対し、その上側
に設けられた横チャネル型絶縁ゲート型電界効果半導体
装置、また、本出願人の出願にかかる特願昭56─001767
号公報「絶縁ゲイト型半導体装置およびその作製方法」
( 昭和56年1月9日)に示された縦チャネル型絶縁ゲー
ト型電界効果半導体装置、およびゲート電極がチャネル
形成領域を構成する半導体の下側に設けられたいわゆる
一般的に公知の薄膜絶縁ゲート型電界効果半導体装置が
知られている。
【0004】しかし、そのうち後二者に比べ前者の前記
した構造は、従来より公知の単結晶珪素を用いた絶縁ゲ
ート型電界効果半導体装置と構造が同じであるため、す
でに出来上がった技術を応用できるというきわめて優れ
た特長を有するものであった。また、従来例として、特
開昭58−2073号公報に示された電界効果型トラン
ジスタは、多結晶領域からなるソースおよびドレイン
と、非晶質領域からなるチャネル形成領域と、当該チャ
ネル形成領域上に絶縁的に形成されたゲート電極とから
構成され、活性層の非晶質半導体を変質させることなく
低温プロセスで製造される。
【0005】
【発明が解決しようとする課題】しかし、他方、かかる
絶縁ゲート型電界効果半導体装置においては、ソ−ス領
域およびドレイン領域の作製をCVD 法( プラズマCVD 法
を含む)により薄膜のディポジッションを行うのではな
くイオン注入等により添加し、かつその添加物を400 ℃
以下の水素またはハロゲン元素が脱気しない温度範囲で
のアニ−ルにより活性のドナ−またはアクセプタとしな
ければならない。加えて、ソース領域およびドレイン領
域、特にドレイン領域とチャネル形成領域との間での逆
耐圧の向上が求められている。以上のような問題を解決
するために、本発明は、オフ電流が少なく、かつオン、
オフを高速応答で行うことができる絶縁ゲート型電界効
果半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】以上のような問題を解決
するために、本発明の絶縁ゲート型電界効果半導体装置
におけるチャネル形成領域は、水素またはハロゲン元素
が添加された非単結晶半導体よりなり、当該非単結晶半
導体に隣接するソ−スおよびドレインを構成する一対の
不純物領域は、前記チャネル形成領域の半導体に比べて
結晶化が助長されて設けられたことを特徴とする。ま
た、本発明の絶縁ゲート型電界効果半導体装置は、水素
またはハロゲン元素が1原子%以上の濃度に添加された
チャネル形成領域と、当該チャネル形成領域以外の全て
の領域に結晶化を助長させた非単結晶半導体層からなる
ソース領域およびドレイン領域と、前記チャネル形成領
域上に絶縁膜を介して形成されたゲート電極とから構成
される。
【0007】本発明の課題を解決するための手段を具体
的に例示すると次のようになる。チャネル形成領域を構
成する非単結晶半導体は、酸素、炭素、および窒素のい
ずれかが5×1018cm-3以下であり、不純物の添加の
ない、またはきわめて少ないI型非単結晶半導体(以下
水素またはハロゲン元素が添加された非単結晶半導体を
単に半導体または非単結晶半導体と略記する)上にゲー
ト絶縁膜およびその上にゲート電極が選択的に設けられ
た。さらに、このゲート電極をマスクとしてイオン注入
法等によりソ−ス、ドレイン用の不純物を添加した、た
とえばNチャネル型絶縁ゲート型電界効果半導体装置で
は、リンまたは砒素、Pチャネル型絶縁ゲート型電界効
果半導体装置では、ホウ素を非単結晶半導体のソース、
ドレイン領域の内部にそれぞれ添加した。
【0008】この後、この不活性の不純物が添加された
領域を含み、基板上面の全ての領域に対し、400 ℃以下
の温度で強光照射をし、強紫外光アニ−ル(以下単に光
アニ−ルという)を行う。かくして、ゲート電極により
遮光されたチャネル形成領域を除き、全ての非単結晶半
導体層に対し、光照射を行なう。その結果、ソース領域
およびドレイン領域用の不純物領域を構成する非単結晶
半導体層は、全て光照射され、それらの領域は、水素ま
たはハロゲン元素が添加残存し、かつ結晶化度がチャネ
ル形成領域よりも助長された半導体、特に著しくは多結
晶または単結晶構造の半導体に変成せしめた。加えて、
この結晶化をチャネル形成領域にまで延在させることに
よりPI接合またはNI接合を結晶化度の高い領域とし
たものである。かくすることにより、チャネル形成領域
は、オフ電流を少なくするための水素またはハロゲン元
素が添加された非単結晶半導体と接合部での耐圧の向上
(アバランシェブレイクダウン電圧の向上)用に多結晶
または単結晶領域をPI接合またはNI接合界面近傍に
設けたものである。
【0009】
【作 用】その結果、本発明の絶縁ゲート型電界効果
半導体装置の構造は、ソース領域およびドレイン領域、
特にドレイン領域の接合耐圧を単結晶半導体と同様に高
くすることができ、従来のアモルファス半導体を含む薄
膜トランジスタに比べ20V近くも向上させることがで
きた。加えて、ゲート電極が基板上のチャネル形成領域
を構成する非単結晶半導体の上方に設けられた。また、
本発明の不純物領域は、この非単結晶半導体の光学的エ
ネルギー( 珪素半導体の場合1.7 〜1.8eV)に対し1.6 〜
1.8eV と殆ど同じ光学的エネルギーを有し、かつ活性領
域となった。かくのごとく光学的エネルギーがチャネル
形成領域と同じまたは概略同じであるため、絶縁ゲート
型電界効果半導体装置の「ON」、「OFF 」に対しオン電
流が立ち上がり時に流れにくかったり、また他方、電流
が立ち下がり時にダラダラ流れてしまったりすることが
ない。すなわち、本発明の絶縁ゲート型電界効果半導体
装置は、オフ電流が少なく、かつオン、オフを高速応答
で行うことができた。以下に実施例により本発明を説明
する。
【0010】
【実 施 例】図 1は本発明の一実施例である絶縁ゲー
ト型電界効果半導体装置の製造工程を説明するための縦
断面図である。図 1において、基板(1) は、たとえば石
英ガラスからなり、図 1(A) に示すごとく、その厚さを
1.1 mm とし、大きさを10cm×10cmとした。この
基板(1) の上面には、シラン(SiH4)のプラズマCVD(高周
波数13.56MHz、基板温度210 ℃) により、水素が1原子
%以上の濃度に添加されたアモルファス構造を含む非単
結晶半導体(2) が、たとえば0.2 μmの厚さに形成され
た。さらに、この非単結晶半導体(2) の上面には、光CV
D 法により、たとえば窒化珪素膜からなるゲート絶縁膜
(3) が積層された。すなわち、ゲート絶縁膜(3) は、ジ
シラン(Si2H6 )とアンモニア(NH3 )、またはヒド
ラジン(N2 4 )との反応( 2537Åの波長を含む低圧
水銀灯、基板温度250 ℃) により、Si3N4 を水銀増感法
を用いることなしに1000Åの厚さに作製された。
【0011】この後、絶縁ゲート型電界効果半導体装置
を形成する領域(5) を除いた部分は、プラズマエッチン
グ法により除去された。プラズマエッチング反応は、CF
4 +O2(5%)の反応性気体を導入すると共に、図示されて
いない平行平板電極に周波数13.56MHzを印加して、室温
で行われた。ゲート絶縁膜(3) は、必要に応じて、前記
基板(1) の全面にわたって形成される。そして、ゲート
絶縁膜(3) 上には、N + の導電型の微結晶または多結晶
半導体が0.3 μmの厚さに積層された。このN + の半導
体膜は、レジスト膜(6) を用いてフォトエッチング法で
非所望な部分が除去され、ゲート電極(4) となる。その
後、このレジスト膜(6) と、N+半導体のゲート電極(4)
と、ゲート絶縁膜(3) とからなるゲート部をマスクとし
て、ソ−ス、ドレインとなる領域には、イオン注入法に
より、1×1020cm-3の濃度に図 1(B) に示すごとく、
一導電型の不純物、たとえばリンが添加され、一対の不
純物領域(7) 、(8) となった。
【0012】さらに、基板(1) は、その全体に対し、ゲ
ート電極(4) のレジスト膜(6) が除去された後、強紫外
光(10)の光アニ−ル処理が行われた。すなわち、超高圧
水銀灯(出力5KW 、波長250 〜600 nm、光径15mm、
長さ180 mm) に対し裏面側は、放物面の反射鏡を用い
前方に石英のシリンドリカルレンズ(焦点距離150 c
m、集光部幅2 mm、長さ180 mm) により、線状に照
射部を構成した。この照射部に対し基板(1) の照射面
は、線状の照射部に対して直交する方向に、5 〜50cm
/ 分の速度、たとえば10cm/分の速さで走査(スキ
ャン) され、基板10cm×10cmの全面に強紫外光(10)
が照射されるようにした。ゲート電極(4) は、ゲート電
極(4) 側にリンが多量に添加されているため、十分光を
吸収し多結晶化した。
【0013】また、不純物領域(7) 、(8) は、一度溶融
し再結晶化することにより走査する方向、すなわち、X
方向に溶融、再結晶をシフト(移動)させた。その結
果、単に全面を均一に加熱または光照射するのみに比
べ、成長機構が加わるため結晶粒径を大きくすることが
できた。絶縁基板上に選択的に非単結晶半導体が形成さ
れ、この非単結晶半導体のゲート電極で覆われたチャネ
ル形成領域を除き、他部の非単結晶半導体は、ソース領
域またはドレイン領域の全ての非単結晶半導体の結晶化
を助長せしめることができる。
【0014】この強光アニ−ルにより多結晶化した領域
は、不純物領域(7) 、(8) の下側の全領域にまで及ぼし
めた。この図面に示されるごとく、その底面は、基板
(1) 上にまで至り、線(11)、(11') で示したごとく、不
純物領域(7) 、(8) の接合界面(17)、(17') よりもチャ
ネル形成領域に0.3 μmないし3μmの深さにわたって
設けられ、ホモロジ的な界面は、ゲート電極下に設けら
れている。すなわち、その界面は、ゲート電極の端部(1
6)、(16') よりもチャネル形成領域内側にわたって設け
られている。かくのごとく、N型不純物領域 (7)、(8)
、I型非単結晶半導体領域(2) 、接合界面(17)、(17')
が結晶化領域内部に設けられているため、逆バイアス
に対し接合の破壊電圧が大きくなり、高耐圧絶縁ゲート
型電界効果半導体装置を作ることができた。このI型半
導体領域内の結晶化半導体の程度は、光アニ−ルの走査
スピ−ド、強度(照度)によって決められる。
【0015】図 1(B)の工程の後、ポリイミド樹脂
は、全面に2μmの厚さにコ−トされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13') が形成された後、
アルミニュ−ムのオ−ムコンタクトおよびそのリ−ド(1
4)、(14') が形成される。このコンタクトの一方は、ソ
ース領域上面に、また他方は、ドレイン領域上面および
側面に形成されている。このコンタクトは、一部ガラス
基板上にまでわたって設けられており、電極穴(13)、(1
3') を大きく形成することができる。このため、ソース
領域およびドレイン領域の外側に不要の非晶質領域がな
いことが特徴である。また、液晶ディスプレイでの液晶
表示素子の制御用絶縁ゲート型電界効果半導体装置とし
ての実行面積を少なくし、結果として開口率の向上をは
かることができる。2層目のリード(14)、(14') は、形
成する際に、ゲート電極(4) と連結してもよい。この光
アニ−ルの結果は、不純物領域のシ−ト抵抗が光照射前
の4×10-3( オームcm) -1から1×10+2( オームc
m) -1に比べ光アニールの後の電気伝導度特性の変化に
より明らかにすることができた。
【0016】図2は本発明の実施例によるドレイン電流
─ドレイン電圧の特性を示す図である。チャネル形成領
域の長さが10μmの場合、チャネル幅が1mm の条件
下において、60Vまで作ることができた。これはゲー
ト電圧VGG=10Vとした時の条件である。これはこの
接合領域がアモルファス構造の従来例の絶縁ゲート型電
界効果半導体装置が30Vないし50Vと大きくばらつ
くことを考えると、大きな進歩であった。本実施例は、
下側から漸次被膜を形成し加工するという製造工程を採
用したため、大面積大規模集積化を行うことが可能にな
った。そのため、大面積たとえば、30cm×30cmのパ
ネル内に500個×500個の絶縁ゲート型電界効果半
導体装置の作製すらも可能とすることができ、液晶表示
素子の制御用絶縁ゲート型電界効果半導体装置として応
用することができた。
【0017】光アニ−ルプロセスにより多結晶化または
単結晶化した半導体をチャネル形成領域にまで延在させ
た。このためドレイン耐圧を従来より20V以上向上さ
せることができるようになった。この光アニ−ルは、紫
外線で行うため、非単結晶半導体の表面より内部方向へ
の結晶化を助長させた。このため、十分に多結晶化また
は単結晶化された表面近傍の不純物領域は、チャネル形
成領域におけるゲート絶縁膜のごく近傍に流れる電流制
御を支障なく行うことが可能となった。
【0018】基板として単結晶半導体を全く用いない。
このため、光照射アニ−ル工程に際し、チャネル形成領
域のソース領域およびドレイン領域より離れた内部は、
全く何ら影響を受けず、非単結晶半導体の状態を保持で
きるため、オフ電流を単結晶半導体の1/103 〜1/105
することができる。ソ−ス領域およびドレイン領域は、
ゲート電極を作った後、光アニ−ルで作製するため、ゲ
ート絶縁物界面に汚物が付着せずに、特性を安定させ
る。さらに、従来より公知の方法に比べ、基板材料とし
て石英ガラスのみならず任意の基板であるソ−ダガラ
ス、耐熱性有機フィルムをも用いることができる。異種
材料界面であるチャネル形成領域を構成する非単結晶半
導体─ゲート絶縁膜−ゲート電極の形成は、同一反応炉
内でのプロセスにより、大気に触れさせることなく作り
得るため、界面凖位の発生が少ないという特長を有す
る。
【0019】なお、本実施例において、チャネル形成領
域の非単結晶半導体の酸素、炭素および窒素のいずれも
が5×1018cm-3以下の不純物濃度であることが重要で
ある。すなわち、これらが従来公知の絶縁ゲート型電界
効果半導体装置においては、チャネル層に1〜3 ×1020
cm-3の濃度に混合している。この従来例における非単
結晶半導体を用いるPチャネル型絶縁ゲート型電界効果
半導体装置は、本実施例における絶縁ゲート型電界効果
半導体装置の有する特性の1/3以下の電流しか流れな
い。そして、上記従来例における非単結晶半導体を用い
た絶縁ゲート型電界効果半導体装置のヒステリシス特性
は、IDD─VGG特性にドレイン電界を2×106V/ cm以
上加える場合に観察されてしまった。また、本実施例の
ように、非単結晶半導体中の酸素を5×1018cm-3以下
とすると、3×106V/ cmの電圧においてもヒステリシ
スの存在が観察されなかった
【0020】
【発明の効果】本発明によれば、チャネル形成領域以外
の非単結晶半導体層を全て結晶化を助長させるため、電
流が流れ難い非晶質部分がなく、絶縁ゲート型電界効果
半導体装置のスイッチング特性は、高い周波数において
追従できる。また、本発明によれば、ソース領域および
ドレイン領域周辺に非晶質からなる電流が流れ難く、か
つ一旦電流を蓄えると流出し難い領域がないため、ゲー
ト電圧対ドレイン電流の特性にヒステリシスが出ない。
【図面の簡単な説明】
【図1】本発明の一実施例である絶縁ゲート型電界効果
半導体装置の製造工程を説明するための縦断面図であ
る。
【図2】ドレイン電流─ドレイン電圧の特性を示す図で
ある。
【符号の説明】
1・・・基板 2・・・非単結晶半導体 3・・・ゲート絶縁膜 4・・・ゲート電極 5・・・絶縁ゲート型電界効果半導体装置を形成する領
域 6・・・レジスト膜 7、8・・・不純物領域 10・・・強紫外光 11、11′・・・線 13、13′・・・電極穴 14、14′・・・リード 15、15′・・・ソース領域およびドレイン領域の端
部 16、16′・・・ゲート電極の端部 17、17′・・・接合界面

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁ゲート型電界効果トランジスタのチ
    ャネル形成領域は、水素またはハロゲン元素が添加され
    た非単結晶半導体よりなり、該非単結晶半導体に隣接す
    るソ−スおよびドレインを構成する一対の不純物領域
    は、前記チャネル形成領域の半導体に比べて結晶化が助
    長されて設けられ、かつ当該結晶化が助長されて設けら
    れた領域は、前記ゲート電極下のチャネル形成領域の内
    部にわたって設けられたことを特徴とする絶縁ゲート型
    電界効果半導体装置。
  2. 【請求項2】 水素またはハロゲン元素が1原子%以上
    の濃度に添加されたチャネル形成領域と、 当該チャネル形成領域以外の全ての領域に結晶化を助長
    させた非単結晶半導体層からなるソース領域およびドレ
    イン領域と、 前記チャネル形成領域上に絶縁膜を介して形成されたゲ
    ート電極と、 からなることを特徴とする絶縁ゲート型電界効果半導体
    装置。
JP4333725A 1984-05-18 1992-11-20 液晶表示パネル用絶縁ゲート型電界効果半導体装置 Expired - Lifetime JP2648784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4333725A JP2648784B2 (ja) 1984-05-18 1992-11-20 液晶表示パネル用絶縁ゲート型電界効果半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59100251A JPS60245173A (ja) 1984-05-18 1984-05-18 絶縁ゲイト型半導体装置
JP4333725A JP2648784B2 (ja) 1984-05-18 1992-11-20 液晶表示パネル用絶縁ゲート型電界効果半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59100251A Division JPS60245173A (ja) 1984-05-18 1984-05-18 絶縁ゲイト型半導体装置

Publications (2)

Publication Number Publication Date
JPH06125088A true JPH06125088A (ja) 1994-05-06
JP2648784B2 JP2648784B2 (ja) 1997-09-03

Family

ID=26441312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4333725A Expired - Lifetime JP2648784B2 (ja) 1984-05-18 1992-11-20 液晶表示パネル用絶縁ゲート型電界効果半導体装置

Country Status (1)

Country Link
JP (1) JP2648784B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPS58127382A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPS58127382A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
JP2648784B2 (ja) 1997-09-03

Similar Documents

Publication Publication Date Title
JPS60245173A (ja) 絶縁ゲイト型半導体装置
JPS60245172A (ja) 絶縁ゲイト型半導体装置
JPS60245174A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
KR20030061423A (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
JP2648784B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP2996854B2 (ja) 絶縁ゲート型電界効果半導体装置作製方法
JP2789168B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JP2648788B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2996887B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3125982B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2789171B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2648783B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP2648785B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3125989B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3125981B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2789170B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3401533B2 (ja) 液晶表示パネル
JP3127441B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996888B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3125983B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3383262B2 (ja) 絶縁ゲート型電界効果半導体装置の駆動方法
JP3393535B2 (ja) 液晶表示パネル
JP2996902B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法
JP3401532B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2000077673A (ja) 液晶表示パネルの作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term