JPH0612876A - Changeover circuit for power source - Google Patents
Changeover circuit for power sourceInfo
- Publication number
- JPH0612876A JPH0612876A JP4167502A JP16750292A JPH0612876A JP H0612876 A JPH0612876 A JP H0612876A JP 4167502 A JP4167502 A JP 4167502A JP 16750292 A JP16750292 A JP 16750292A JP H0612876 A JPH0612876 A JP H0612876A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- main power
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 230000007423 decrease Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000013459 approach Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は負荷回路に主電源とバッ
クアップ電源を切り換えて供給する電源切換え回路に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply switching circuit which supplies a load circuit by switching between a main power supply and a backup power supply.
【０００２】[0002]
【従来の技術】例えばスタティック・ランダム・アクセ
ス・メモリ（以下「ＳＲＡＭ」という）から成る負荷回
路を動作させるために所定の駆動電圧を発生する主電源
が用意される。尚、この主電源は例えば前記負荷回路を
搭載した機器内で商用交流電圧から所定の直流電圧（負
荷回路）を生成するように構成することにより実現でき
る。2. Description of the Related Art A main power supply for generating a predetermined drive voltage is prepared for operating a load circuit including, for example, a static random access memory (hereinafter referred to as "SRAM"). The main power source can be realized by, for example, configuring a predetermined direct current voltage (load circuit) from a commercial alternating current voltage in a device equipped with the load circuit.
【０００３】ところで、主電源を切った場合に、そのま
ま何らかの手当を施さないと、負荷回路としてのＳＲＡ
Ｍに記憶されているデータが消えてしまうことになるの
で、一般にはそのデータの記憶保持を図るべくバックア
ップ電源を用意し、バックアップ電圧を主電源電圧に代
えて負荷回路に与えるようにしている。By the way, when the main power supply is cut off, if some measure is not taken as it is, SRA as a load circuit is provided.
Since the data stored in M will be erased, a backup power supply is generally prepared to store and retain the data, and the backup voltage is supplied to the load circuit instead of the main power supply voltage.
【０００４】このような主電源とバックアップ電源の切
換え回路の従来例を図７に示す。同図において、１は主
電源電圧ＶCCを与える主電源、２はバックアップ電源電
圧ＶBATを与えるバックアップ電源である。FIG. 7 shows a conventional example of such a switching circuit for switching between the main power source and the backup power source. In the figure, reference numeral 1 is a main power supply for giving a main power supply voltage V CC , and 2 is a backup power supply for giving a backup power supply voltage V BAT .
【０００５】Ｄ１は主電源１と出力端子３との間に接続
された第１スイッチングダイオードであり、Ｄ２はバッ
クアップ電源２と出力端子３との間に接続された第２ス
イッチングダイオードである。４は出力端子３に負荷回
路として接続されたＳＲＡＭである。今、第１、第２ス
イッチングダイオードＤ１、Ｄ２が同一の特性をもつダ
イオードであって、その順方向導通電圧がＶFであると
したとき、負電源１が正常に動作しているときは、主電
源電圧ＶCCがバックアップ電源電圧ＶBATよりも高いの
で、第１スイッチングダイオードＤ１がＯＮ（第２スイ
ッチングダイオードＤ２はＯＦＦ）して出力電圧Ｖ
Oは、 ＶO＝ＶCC−ＶF となる。しかし、例えばメインスイッチ（図示せず）の
ＯＦＦによって電源電圧ＶCCがバックアップ電圧ＶBAT
よりも低くなると、第２ダイオードＤ２がＯＮ（第１ス
イッチングダイオードＤ１はＯＦＦ）して出力電圧ＶO
は、 ＶO＝ＶBAT−ＶF となる。D1 is a first switching diode connected between the main power supply 1 and the output terminal 3, and D2 is a second switching diode connected between the backup power supply 2 and the output terminal 3. Reference numeral 4 is an SRAM connected to the output terminal 3 as a load circuit. Now, assuming that the first and second switching diodes D1 and D2 are diodes having the same characteristics and their forward conduction voltage is V F , when the negative power supply 1 is operating normally, Since the main power supply voltage V CC is higher than the backup power supply voltage V BAT , the first switching diode D1 is turned on (the second switching diode D2 is turned off) and the output voltage V
O becomes V O = V CC −V F. However, for example, when the main switch (not shown) is turned off, the power supply voltage V CC is changed to the backup voltage V BAT.
Lower than the above, the second diode D2 is turned on (the first switching diode D1 is turned off), and the output voltage V O
Becomes V O = V BAT −V F.
【０００６】[0006]
【発明が解決しようとする課題】上記従来の回路におい
て、ＳＲＡＭ４の動作電圧の最小値が４.５Ｖで、デー
タを保持するために必要なバックアップ電圧の最小値が
２Ｖであるとすると、ＶCC、ＶBATはそれぞれ次の式で
示される電圧を有することが必要となる。 ＶCC＝４.５＋ＶF・・・（１） ＶBAT＝２＋ＶF ・・・（２） これは、ＶCCやＶBATとして４.５Ｖや２Ｖよりもスイッ
チングダイオードのＶF分だけ高い値がＶCCやＶBATの許
容最小値になるということを意味している。一方、ＳＲ
ＡＭ４はバックアップ時に印加されている電圧が２Ｖ位
になると、保持状態がぎりぎりとなり、０.２Ｖぐらい
の電圧の揺れが一瞬でも生じたりすると、ＳＲＡＭ４に
記憶しているデータが消去されてしまう。また、主電源
にノイズが乗ってそのノイズによるＶCCの電圧低下が生
じると、ＳＲＡＭ４の動作時に誤動作が生じたりする。In the above conventional circuit, if the minimum value of the operating voltage of the SRAM 4 is 4.5V and the minimum value of the backup voltage required to hold the data is 2V, then V CC , V BAT must each have a voltage represented by the following equation. V CC = 4.5 + V F (1) V BAT = 2 + V F (2) This is because V CC and V BAT are higher than 4.5 V and 2 V by the value of V F of the switching diode. It means that it becomes the minimum allowable value of V CC and V BAT . On the other hand, SR
When the voltage applied to the AM4 at the time of backup is about 2V, the holding state becomes bare, and if the voltage fluctuation of about 0.2V occurs for a moment, the data stored in the SRAM 4 is erased. Further, if noise is applied to the main power supply and the voltage of V CC drops due to the noise, malfunction may occur when the SRAM 4 operates.
【０００７】従って、主電源電圧ＶCC、及びＶBATはこ
れらの電圧の揺れやノイズの影響を考慮して或る程度高
めに設定するが、それは許容範囲（マージン）を狭める
ことになる。その上に前記従来例の構成によればダイオ
ードのＶFの分だけ更に余計に許容値が狭くなってしま
う。例えば、バックアップ電源２が電池である場合には
ＶBATは時間とともに下がっていくので、ＶFを０.５Ｖ
とすると、（２）式よりＶBATとして２.５Ｖ（実際には
電圧の揺れの分の０.２Ｖ考慮して２.７Ｖ）まで下がっ
た点が許容値となり、ＶFの分だけ余計にマージンが小
さくなってしまうという欠点があった。Therefore, the main power supply voltages V CC and V BAT are set to a certain degree higher in consideration of fluctuations in these voltages and noise, but this narrows the allowable range (margin). Moreover, according to the structure of the conventional example, the allowable value is further narrowed by the amount of V F of the diode. For example, when the backup power supply 2 is a battery, V BAT drops with time, so V F should be 0.5V.
Then, from the formula (2), the point where V BAT drops to 2.5 V (actually, 2.7 V considering 0.2 V for the fluctuation of the voltage) is the allowable value, and V F is an extra amount. There was a drawback that the margin became small.
【０００８】本発明はこのような点に鑑み、スイッチ素
子による電圧ロスを生じないようにした新規な電源切換
え回路を提供することを目的とする。また、本発明はそ
のような電圧ロスを生じない電源切換え回路において適
切な切換え制御がなされるようにすることを目的とす
る。In view of the above points, the present invention has an object of providing a novel power supply switching circuit in which a voltage loss due to a switch element does not occur. Another object of the present invention is to perform appropriate switching control in a power supply switching circuit that does not cause such voltage loss.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
め本発明では、負荷回路に主電源とバックアップ電源を
切り換えて供給する電源切換え回路において、主電源と
出力端子間に接続されたＭＯＳトランジスタより成る第
１スイッチ手段と、バックアップ電源と前記出力端子間
に接続されたＭＯＳトランジスタより成る第２スイッチ
手段と、前記第１、第２スイッチ手段をそれぞれ構成す
る各ＭＯＳトランジスタにスイッチング電圧を与えるス
イッチ制御手段とを設けた構成としている。In order to achieve the above object, according to the present invention, a MOS transistor connected between a main power supply and an output terminal in a power supply switching circuit for supplying a load circuit by switching between a main power supply and a backup power supply. A first switch means, a second switch means composed of a MOS transistor connected between a backup power source and the output terminal, and a switch for applying a switching voltage to each of the MOS transistors forming the first and second switch means. A control means is provided.
【００１０】前記スイッチ制御回路は、検出手段によっ
て主電源が予め定めた所定電圧より下がるのを検出して
第１スイッチ手段をＯＦＦ、第２スイッチ手段をＯＮと
するように構成するとよい。この場合、前記検出手段を
コンパレータと、主電源に基づく電圧を前記コンパレー
タに印加する手段と、前記コンパレータに上記所定電圧
としての基準電圧を印加する基準電圧回路とから構成し
てもよい。そして、その基準電圧回路は、主電源を電源
とするとともに基準電圧を保持するコンデンサで構成し
てもよく、或いは上記バックアップ電源からの電圧を入
力するバッファ増幅器を設け、このバッファ増幅器の出
力電圧を上記基準電圧とするようにしてもよい。The switch control circuit may be configured to detect that the main power supply has dropped below a predetermined voltage determined by the detection means and turn the first switch means off and the second switch means on. In this case, the detection means may be composed of a comparator, means for applying a voltage based on the main power source to the comparator, and a reference voltage circuit for applying the reference voltage as the predetermined voltage to the comparator. The reference voltage circuit may be composed of a capacitor that holds the reference voltage while using the main power supply as the power supply, or a buffer amplifier that inputs the voltage from the backup power supply is provided and the output voltage of this buffer amplifier is set. You may make it the said reference voltage.
【００１１】更に前記スイッチ制御回路は、主電源の電
圧が予め定めた所定電圧より下がるのを検出する第１の
検出手段と、主電源の電圧が予め定めた所定電圧より下
がるのを検出する第２の検出手段を接続できる端子と、
前記第１の検出手段の出力と前記端子からの電圧を受け
るとともに前記第１検出手段の出力と前記端子からの電
圧がいずれも主電源の電圧がそれぞれの所定電圧より下
がったのを検出した出力であるときに前記第１スイッチ
手段をＯＦＦ、第２スイッチ手段をＯＮとなす出力を発
生する論理回路とから構成することができる。The switch control circuit further includes a first detecting means for detecting that the voltage of the main power source is lower than a predetermined voltage, and a first detecting means for detecting that the voltage of the main power source is lower than the predetermined voltage. A terminal to which the detecting means of 2 can be connected,
An output that receives the output of the first detection means and the voltage from the terminal, and that the output of the first detection means and the voltage from the terminal both detect that the voltage of the main power supply has dropped below a predetermined voltage. And a logic circuit that generates an output that turns off the first switch means and turns on the second switch means.
【００１２】[0012]
【作用】上記のように、電源切換え回路を、主電源と出
力端子間に接続されたＭＯＳトランジスタより成る第１
スイッチ手段と、バックアップ電源と前記出力端子間に
接続されたＭＯＳトランジスタより成る第２スイッチ手
段と、前記第１、第２スイッチ手段をそれぞれ構成する
各ＭＯＳトランジスタにスイッチング電圧を与えるスイ
ッチ制御手段とを設けた構成とすると、第１、第２スイ
ッチ手段がＭＯＳトランジスタで構成されているためス
イッチ手段による電圧ロスが発生せず、従って、その
分、電源電圧低下の許容範囲（マージン）及びバックア
ップ電圧低下の許容範囲（マージン）が広くなる。As described above, the power supply switching circuit includes the first MOS transistor connected between the main power supply and the output terminal.
Switch means, second switch means composed of a MOS transistor connected between a backup power source and the output terminal, and switch control means for applying a switching voltage to each MOS transistor constituting the first and second switch means. With the configuration provided, since the first and second switch means are composed of MOS transistors, voltage loss due to the switch means does not occur, and accordingly, the allowable range (margin) of power supply voltage decrease and the backup voltage decrease correspondingly. The allowable range (margin) of is widened.
【００１３】また、スイッチ制御回路を、検出手段によ
って主電源が予め定めた所定電圧より下がるのを検出し
て第１スイッチ手段をＯＦＦ、第２スイッチ手段をＯＮ
とするように構成すると、主電源電圧が所定電圧より下
がる前にバックアップ電源に切り換えるので、例えば負
荷回路がＳＲＡＭのような場合に主電源電圧低下時にデ
ータの確実な保持が可能となる。Further, the switch control circuit detects that the main power supply has dropped below a predetermined voltage by the detecting means and turns off the first switch means and turns on the second switch means.
With this configuration, the backup power supply is switched before the main power supply voltage falls below a predetermined voltage, so that it is possible to reliably hold data when the main power supply voltage drops, for example, when the load circuit is an SRAM.
【００１４】尚、このような所定電圧は基準電圧として
作ってやらなければならないが、この基準電圧をバック
アップ電源を利用して形成する場合、バックアップ電源
からの電圧を入力するバッファ増幅器を設け、このバッ
ファ増幅器の出力電圧を利用して上記基準電圧とするよ
うに構成すると、増幅器（該増幅器がＭＯＳトランジス
タで構成され、そのゲートにバックアップ電源からの電
圧を印加する場合を想定すれば分かりやすいように）に
対しバックアップ電源から電流が流れず、電圧だけが印
加されるので、バックアップ電源のパワーを殆ど消費し
なくてすむ。It should be noted that such a predetermined voltage must be created as a reference voltage. However, when this reference voltage is formed by using a backup power supply, a buffer amplifier for inputting the voltage from the backup power supply is provided, and If the output voltage of the buffer amplifier is used as the reference voltage, it will be easy to understand if an amplifier (the amplifier is composed of a MOS transistor and a voltage from a backup power supply is applied to its gate is applied). ), No current flows from the backup power supply, and only the voltage is applied, so that almost no power is consumed from the backup power supply.
【００１５】前記スイッチ制御回路を、主電源の電圧が
予め定めた所定電圧より下がるのを検出する第１の検出
手段と、主電源の電圧が予め定めた所定電圧より下がる
のを検出する第２の検出手段を接続できる端子と、前記
第１の検出手段の出力と前記端子からの電圧を受けると
ともに前記第１検出手段の出力と前記端子からの電圧が
いずれも主電源の電圧がそれぞれの所定電圧より下がっ
たのを検出した出力であるときに前記第１スイッチ手段
をＯＦＦ、第２スイッチ手段をＯＮとなす出力を発生す
る論理回路とから構成した場合には、第１検出手段を例
えばＭＯＳトランジスタを用いて構成したことにより、
検出電圧のバラツキが生じても、第２検出手段によっ
て、その検出の不正確さを補償することが可能となる。In the switch control circuit, first detecting means for detecting that the voltage of the main power source falls below a predetermined voltage, and second detection means for detecting that the voltage of the main power source falls below a predetermined voltage. And a terminal to which the detecting means can be connected, the output of the first detecting means and the voltage from the terminal are received, and the output of the first detecting means and the voltage from the terminal are both predetermined voltage of the main power source. In the case where the first detection means is composed of a logic circuit for generating an output that turns off the first switch means and turns on the second switch means when the output is detected when the voltage drops below the voltage, the first detection means is, for example, a MOS. By using a transistor,
Even if the detected voltage varies, the second detecting means can compensate the inaccuracy of the detection.
【００１６】[0016]
【実施例】以下、本発明を図面に示す実施例に従って説
明する。本発明を実施した図１において、図７の従来例
と同一の部分には同一の符号を付してある。本実施例で
は主電源１と出力端子３との間、及びバックアップ電源
２と出力端子３の間に接続するスイッチ手段としてそれ
ぞれＰ型のＭＯＳトランジスタＰ１、Ｐ２を使用してい
る。５はこれらのＭＯＳトランジスタＰ１、Ｐ２の切換
えを行なうための制御電圧を各ＭＯＳトランジスタＰ
１、Ｐ２のゲートに与えるスイッチ制御回路である。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the embodiments shown in the drawings. In FIG. 1 in which the present invention is implemented, the same parts as those in the conventional example of FIG. 7 are designated by the same reference numerals. In this embodiment, P-type MOS transistors P1 and P2 are used as switching means connected between the main power supply 1 and the output terminal 3 and between the backup power supply 2 and the output terminal 3, respectively. Reference numeral 5 denotes a control voltage for switching between these MOS transistors P1 and P2.
This is a switch control circuit that is given to the gates of P1 and P2.
【００１７】ＳＲＡＭ４を動作させる場合は、スイッチ
制御回路５からＭＯＳトランジスタＰ１のゲートにロー
レベル電圧を与えて該ＭＯＳトランジスタＰ１をＯＮ状
態にするとともにＭＯＳトランジスタＰ２のゲートにハ
イレベル電圧を与えて該ＭＯＳトランジスタＰ２をＯＦ
Ｆになす。ＳＲＡＭ４をバックアップ状態とするときに
は、スイッチ制御回路５はＭＯＳトランジスタＰ１のゲ
ートにハイレベル電圧、ＭＯＳトランジスタＰ２のゲー
トにローレベル電圧をそれぞれ与えてＭＯＳトランジス
タＰ１をＯＦＦ状態、ＭＯＳトランジスタＰ２をＯＮ状
態になす。When the SRAM 4 is operated, a low level voltage is applied from the switch control circuit 5 to the gate of the MOS transistor P1 to turn on the MOS transistor P1 and a high level voltage is applied to the gate of the MOS transistor P2. Open the MOS transistor P2
F to. When the SRAM 4 is brought into the backup state, the switch control circuit 5 applies a high level voltage to the gate of the MOS transistor P1 and a low level voltage to the gate of the MOS transistor P2 to turn off the MOS transistor P1 and turn on the MOS transistor P2. Eggplant
【００１８】このように本実施例では主電源１とバック
アップ電源２を切換えるスイッチ手段としてＭＯＳトラ
ンジスタＰ１、Ｐ２を用いているので、その電圧ロスは
殆ど零であり、ＳＲＡＭ４に対しＶCCとしては最小４.
５Ｖ、ＶBATとしては最小２Ｖ（電圧の揺れやノイズの
影響を考慮する場合は４.５Ｖ、２Ｖよりやや高めにす
る）まで許容範囲が広がることになる。従って、例えば
バックアップ電源２として電池を用いた場合、電池の使
用できる寿命が従来例に比し延びることになる。As described above, in this embodiment, since the MOS transistors P1 and P2 are used as the switch means for switching the main power source 1 and the backup power source 2, the voltage loss thereof is almost zero and the SRAM 4 has the minimum V CC. 4.
5V, becomes (if considering the effect of shaking and noise voltage 4.5V, slightly to higher than 2V) minimum 2V to be spread tolerance as V BAT. Therefore, for example, when a battery is used as the backup power source 2, the usable life of the battery is extended as compared with the conventional example.
【００１９】図２は前記スイッチ制御回路５の詳細を示
している。このスイッチ制御回路５は主電源電圧ＶCCを
抵抗Ｒ１、Ｒ２で分圧した（イ）点の電圧をコンパレー
タ６で基準電圧Ｖrefと比較し、（イ）点の電位が基準
電圧Ｖrefよりも低くなると、コンパレータ６の出力は
ハイレベルからローレベルとなる。FIG. 2 shows the details of the switch control circuit 5. The switch control circuit 5 compares the voltage at point (A) obtained by dividing the main power supply voltage V CC by the resistors R1 and R2 with the reference voltage Vref at the comparator 6, and the potential at point (A) is lower than the reference voltage Vref. Then, the output of the comparator 6 changes from high level to low level.
【００２０】この出力は第１インバータＧ１で反転され
てＭＯＳトランジスタＰ１のゲートにハイレベル電圧と
して印加され、ＭＯＳトランジスタＰ１をＯＦＦにな
す。また、第１インバータＧ１の出力を更に第２インバ
ータＧ２で反転することによりＭＯＳトランジスタＰ２
のゲートにはローレベルとして加わり、該ＭＯＳトラン
ジスタＰ２をＯＮさせる。これによって出力端子３には
バックアップ電圧ＶBATが導出される。出力端子３に接
続されるＳＲＡＭ４が主電源ＶCCの低下によってデータ
が消えてしまう前に上記の切換えが行なわれなければな
らない。そのため、基準電圧Ｖrefは、ＳＲＡＭ４のデ
ータが消えない値に選ばれるものとする。This output is inverted by the first inverter G1 and applied as a high level voltage to the gate of the MOS transistor P1 to turn off the MOS transistor P1. Further, by inverting the output of the first inverter G1 by the second inverter G2, the MOS transistor P2
Is applied as a low level to the gate of to turn on the MOS transistor P2. As a result, the backup voltage V BAT is derived at the output terminal 3. The above switching must be performed before the SRAM 4 connected to the output terminal 3 loses the data due to the decrease of the main power supply V CC . Therefore, it is assumed that the reference voltage Vref is selected so that the data in the SRAM 4 does not disappear.
【００２１】このようにすることによって機器のメイン
スイッチがＯＦＦとなって主電源電圧ＶCCが下がると
き、該ＶCCがＳＲＡＭ４のデータを消去しない電圧値で
あるうちにバックアップ電源２からの電圧ＶBATを出力
端子３に出力するように切換えが行なわれる。By doing so, when the main switch of the equipment is turned off and the main power supply voltage V CC drops, the voltage V CC from the backup power supply 2 is maintained while the V CC is a voltage value that does not erase the data in the SRAM 4. Switching is performed so that BAT is output to output terminal 3.
【００２２】基準電圧Ｖrefを与える基準電圧源７の構
成は種々考えられるが、例えば１つの構成として図３の
ようにＶCCを電源電圧とし、抵抗Ｒ４、Ｒ５とそのＲ５
に並列なコンデンサＣ１とから構成し、Ｃ１の電圧を基
準電圧とすることによって実現できる。Various configurations of the reference voltage source 7 for giving the reference voltage Vref are conceivable. For example, as one configuration, as shown in FIG. 3, V CC is used as a power supply voltage, and resistors R4 and R5 and their R5 are used.
It can be realized by using a capacitor C1 in parallel with the capacitor C1 and using the voltage of C1 as a reference voltage.
【００２３】前記図３の基準電源７は主電源電圧ＶCCを
利用した形態であるが、次の図４は基準電圧Ｖrefをバ
ックアップ電源２から得ている。図４において、バック
アップ電源２の電圧（バックアップ電源電圧）ＶBATは
バッファ増幅器８に印加されている。バックアップ電源
電圧ＶBATが３Ｖであるとすると、バッファ増幅器８の
出力も３Ｖとなる。この電圧は抵抗Ｒ６、Ｒ７によって
分圧され、（ロ）点の電圧がコンパレータ６の（−）端
子に印加される。この場合、バッファ増幅器８をＭＯＳ
トランジスタで構成すると、そのゲートにはバックアッ
プ電源２から電圧が印加されるだけであって、電流は流
れないので、バックアップ電源２のパワーが消費されな
いという利点を享受できる。The reference power supply 7 of FIG. 3 is a form using the main power supply voltage V CC , but in the next FIG. 4, the reference voltage Vref is obtained from the backup power supply 2. In FIG. 4, the voltage of the backup power supply 2 (backup power supply voltage) V BAT is applied to the buffer amplifier 8. If the backup power supply voltage V BAT is 3V, the output of the buffer amplifier 8 will also be 3V. This voltage is divided by the resistors R6 and R7, and the voltage at the point (b) is applied to the (−) terminal of the comparator 6. In this case, the buffer amplifier 8 is
If the transistor is used, only the voltage is applied from the backup power supply 2 to its gate, and no current flows. Therefore, it is possible to enjoy the advantage that the power of the backup power supply 2 is not consumed.
【００２４】図５はスイッチ制御回路５に関し、他の構
成を採っている。即ち、ここでは主電源電圧ＶCCと基準
電圧Ｖrefとの比較を行なうコンパレータ６ａの出力を
ＮＯＲゲート９の入力とし、ＮＯＲゲート９の他の入力
は端子１０より得るように構成されている。線路１１及
び端子１０はいずれも抵抗Ｒ８、Ｒ９を介して接地電位
に接続されている。ＮＯＲゲート９の出力はＭＯＳトラ
ンジスタＰ１のゲートに与えられるとともにインバータ
Ｇ２を介してＭＯＳトランジスタＰ２のゲートに与えら
れる。FIG. 5 shows another configuration of the switch control circuit 5. That is, here, the output of the comparator 6a for comparing the main power supply voltage V CC and the reference voltage Vref is used as the input of the NOR gate 9, and the other input of the NOR gate 9 is obtained from the terminal 10. Both the line 11 and the terminal 10 are connected to the ground potential via resistors R8 and R9. The output of NOR gate 9 is applied to the gate of MOS transistor P1 and also applied to the gate of MOS transistor P2 via inverter G2.
【００２５】端子１０には外部回路として主電源ＶCCを
基準電圧Ｖrefと比較する他のコンパレータ６ｂが接続
できる。今、コンパレータ６ａをＮＯＲゲート９、イン
バータＧ２等とともにＭＯＳトランジスタで同一のＩＣ
チップに形成したとき、このＭＯＳトランジスタで構成
されたコンパレータ６ａはその特性のバラツキが生じ易
く、ＶCCの低下を正確に検出できない（従って、主電源
電圧ＶCCがＳＲＡＭ４のデータ保持範囲を超えて下がっ
たところで動作する）場合が生じる。Another comparator 6b for comparing the main power supply V CC with the reference voltage Vref can be connected to the terminal 10 as an external circuit. Now, the comparator 6a is a MOS transistor together with the NOR gate 9, the inverter G2, etc.
When formed on a chip, the comparator 6a composed of this MOS transistor is likely to have variations in its characteristics and cannot accurately detect a decrease in V CC (thus, the main power supply voltage V CC exceeds the data holding range of the SRAM 4). It works when it goes down).
【００２６】このような不具合を避け、主電源電圧ＶCC
が所定電圧に下がったところで確実に電源の切換えが行
なわれるようにするべく、端子１０に精度のよい例えば
バイポーラトランジスタを能動素子とするコンパレータ
６ｂを接続し、それらのコンパレータ６ａ、６ｂがいず
れも検出動作をして、それらの出力がローレベルとなっ
たとき電源の切換えが遂行されるようになすとよい。
尚、これらのコンパレータ６ａ、６ｂの出力はＶCCの上
記低下検出が行なわれない状態ではハイレベル電圧であ
る。To avoid such a problem, the main power supply voltage V CC
In order to ensure that the power supply is switched when the voltage drops to a predetermined voltage, a highly accurate comparator 6b having, for example, a bipolar transistor as an active element is connected to the terminal 10 and both comparators 6a and 6b detect it. It is advisable to operate so that the switching of the power supplies is performed when their outputs go low.
The outputs of these comparators 6a and 6b are high-level voltages in the state where the decrease in V CC is not detected.
【００２７】このようにすると、精度のよい電源切換え
が実現できるが、予めコンパレータ６ａの検出点（従っ
て、基準電圧）を高めにとっておく（その分マージンは
狭くなる）ことにより上記バラツキを吸収した場合に
は、端子１０に前記コンパレータ６ｂを接続する必要は
なくなるが、このようにコンパレータ６ｂを接続しなく
ても、端子１０が抵抗Ｒ９で接地点に接続されているた
めＮＯＲゲート９はコンパレータ６ａの動作だけにも対
応できる。In this way, the power supply can be switched with high accuracy, but if the above-mentioned variation is absorbed by raising the detection point (thus, the reference voltage) of the comparator 6a in advance (the margin becomes narrower accordingly). In this case, it is not necessary to connect the comparator 6b to the terminal 10. However, even if the comparator 6b is not connected in this way, since the terminal 10 is connected to the ground point by the resistor R9, the NOR gate 9 is connected to the comparator 6a. It can also be used only for movement.
【００２８】最後に、図６は本発明に係る電源切換え回
路の具体的な適用例を示している。同図において、２０
は１つのＩＣチップであり、主電源電圧ＶCCの入力用の
端子２１、バックアップ電源電圧入力用の端子２２、電
源電圧出力端子２３、信号入力端子２５、信号出力端子
２４を備えている。Finally, FIG. 6 shows a concrete application example of the power supply switching circuit according to the present invention. In the figure, 20
Is an IC chip, and has a terminal 21 for inputting a main power supply voltage V CC , a terminal 22 for inputting a backup power supply voltage, a power supply voltage output terminal 23, a signal input terminal 25, and a signal output terminal 24.
【００２９】２６は入力端子２５から入力された信号を
デコードするデコーダであり、２７はそのデコーダ２６
からの出力データを受けて出力端子２４へ供給するバッ
ファ回路である。一方、２８は検出回路、２９はゲート
回路である。これらの検出回路２８とゲート回路２９は
先に説明したスイッチ制御回路５を構成する。Reference numeral 26 is a decoder for decoding the signal input from the input terminal 25, and 27 is the decoder 26.
Is a buffer circuit that receives output data from the device and supplies it to the output terminal 24. On the other hand, 28 is a detection circuit and 29 is a gate circuit. The detection circuit 28 and the gate circuit 29 form the switch control circuit 5 described above.
【００３０】ここで、デコーダ２６と検出回路２８は主
電源電圧ＶCCを動作電圧とし、バッファ回路２７とゲー
ト回路２９は出力電圧ＶOを動作電圧としているものと
する。そして、端子２３及び２４にはＳＲＡＭ４が接続
されるものとする。Here, it is assumed that the decoder 26 and the detection circuit 28 use the main power supply voltage V CC as the operating voltage, and the buffer circuit 27 and the gate circuit 29 use the output voltage V O as the operating voltage. The SRAM 4 is connected to the terminals 23 and 24.
【００３１】図６において、今、主電源電圧ＶCCが出力
端子２３に導出されている状態において、そのＶCCが下
がると、検出回路２８及びゲート回路２９によりＭＯＳ
トランジスタＰ１がＯＦＦ、ＭＯＳトランジスタＰ２が
ＯＮし、出力端子２３にはＶBATが出力され、これはＳ
ＲＡＭ４に与えられるだけでなく、バッファ回路２７及
びゲート回路２９にも与えられる。従って、ＶCCがデコ
ーダ２６、検出回路２８の動作不能電位まで降下しても
バッファ回路２７、ゲート回路２９にはＶBATが供給さ
れているためＰ１はＯＦＦ、Ｐ２はＯＮ、出力端子２３
は出力状態を維持することが可能になる。In FIG. 6, when the main power supply voltage V CC is being led to the output terminal 23 and the V CC decreases, the detection circuit 28 and the gate circuit 29 cause the MOS circuit to operate.
The transistor P1 is turned off, the MOS transistor P2 is turned on, and V BAT is output to the output terminal 23.
Not only is given to the RAM 4, but also given to the buffer circuit 27 and the gate circuit 29. Therefore, even if V CC drops to the inoperable potential of the decoder 26 and the detection circuit 28, V BAT is supplied to the buffer circuit 27 and the gate circuit 29, so P1 is OFF, P2 is ON, and the output terminal 23 is
Can maintain the output state.
【００３２】ＳＲＡＭ４のデータ保持不能はそれに加わ
る電源電圧の所定値を超える低下だけでなく、リード／
ライトの信号の電圧低下によってもデータが消えてしま
う場合があるが、図６の回路はその電源電圧と信号の双
方に関してデータ保持を図るように手当されている。Not being able to retain the data in the SRAM 4 not only causes the power supply voltage applied thereto to drop beyond a predetermined value, but also causes read / write.
Although the data may be lost due to the voltage drop of the write signal, the circuit of FIG. 6 is provided to retain the data regarding both the power supply voltage and the signal.
【００３３】[0033]
【発明の効果】以上説明したように本発明によれば、電
源切換え回路を、主電源と出力端子間に接続されたＭＯ
Ｓトランジスタより成る第１スイッチ手段と、バックア
ップ電源と前記出力端子間に接続されたＭＯＳトランジ
スタより成る第２スイッチ手段と、前記第１、第２スイ
ッチ手段をそれぞれ構成する各ＭＯＳトランジスタにス
イッチング電圧を与えるスイッチ制御手段とを設けた構
成とすると、第１、第２スイッチ手段がＭＯＳトランジ
スタで構成されているためスイッチ手段による電圧ロス
が発生せず、従って、その分、電源電圧の低下及びバッ
クアップ電圧の許容範囲（マージン）が広くなる。As described above, according to the present invention, the power supply switching circuit is connected to the MO between the main power supply and the output terminal.
A switching voltage is applied to the first switch means composed of an S transistor, the second switch means composed of a MOS transistor connected between the backup power supply and the output terminal, and each MOS transistor forming each of the first and second switch means. When the switch control means for giving is provided, the first and second switch means are composed of MOS transistors, so that the voltage loss due to the switch means does not occur. Therefore, the power supply voltage is lowered and the backup voltage is correspondingly increased. The allowable range (margin) of is widened.
【００３４】また、スイッチ制御回路を、検出手段によ
って主電源が予め定めた所定電圧より下がるのを検出し
て第１スイッチ手段をＯＦＦ、第２スイッチ手段をＯＮ
とするように構成すると、主電源電圧が所定電圧より下
がる前にバックアップ電源に切り換えるので、例えば負
荷回路がＳＲＡＭのような場合にデータの確実な保持が
が可能となる。Further, the switch control circuit detects that the main power supply has dropped below a predetermined voltage by the detecting means and turns off the first switch means and turns on the second switch means.
With such a configuration, the backup power supply is switched before the main power supply voltage falls below a predetermined voltage, so that it is possible to reliably hold data when the load circuit is an SRAM, for example.
【００３５】尚、このような所定電圧は基準電圧として
作ってやらなければならないが、この基準電圧をバック
アップ電源を利用して形成する場合、バックアップ電源
からの電圧を入力するバッファ増幅器を設け、このバッ
ファ増幅器の出力電圧を上記基準電圧とするように構成
すると、増幅器（該増幅器がＭＯＳトランジスタで構成
され、そのゲートにバックアップ電源からの電圧を印加
する場合を想定すれば分かりやすいように）に対しバッ
クアップ電源から電流が流れず、電圧だけが印加される
ので、バックアップ電源のパワーを殆ど消費しなくてす
む。It should be noted that such a predetermined voltage must be created as a reference voltage. However, when this reference voltage is formed by using a backup power supply, a buffer amplifier for inputting the voltage from the backup power supply is provided, and When the output voltage of the buffer amplifier is configured to be the above-mentioned reference voltage, it is easy to understand if it is assumed that the amplifier is composed of a MOS transistor and the voltage from the backup power supply is applied to its gate. Since current does not flow from the backup power supply and only voltage is applied, the backup power supply consumes almost no power.
【００３６】前記スイッチ制御回路を、主電源の電圧が
予め定めた所定電圧より下がるのを検出する第１の検出
手段と、主電源の電圧が予め定めた所定電圧より下がる
のを検出する第２の検出手段を接続できる端子と、前記
第１の検出手段の出力と前記端子からの電圧を受けると
ともに前記第１検出手段の出力と前記端子からの電圧が
いずれも主電源の電圧がそれぞれの所定電圧より下がっ
たのを検出した出力であるときに前記第１スイッチ手段
をＯＦＦ、第２スイッチ手段をＯＮとなす出力を発生す
る論理回路とから構成した場合には、第１検出手段を例
えばＭＯＳトランジスタを用いて構成したことにより、
検出電圧のバラツキが生じても、第２検出手段によっ
て、その検出の不正確さを補償することが可能となる。In the switch control circuit, the first detecting means for detecting that the voltage of the main power source is lower than a predetermined voltage, and the second detecting means for detecting that the voltage of the main power source is lower than the predetermined voltage. And a terminal to which the detecting means can be connected, the output of the first detecting means and the voltage from the terminal are received, and the output of the first detecting means and the voltage from the terminal are both predetermined voltage of the main power source. In the case where the first detection means is composed of a logic circuit for generating an output that turns off the first switch means and turns on the second switch means when the output is detected when the voltage drops below the voltage, the first detection means is, for example, a MOS. By using a transistor,
Even if the detected voltage varies, the second detecting means can compensate the inaccuracy of the detection.
【図１】本発明を実施した電源切換え回路を示す回路
図。FIG. 1 is a circuit diagram showing a power supply switching circuit embodying the present invention.
【図２】本発明を実施した電源切換え回路のスイッチ制
御回路例を示す図。FIG. 2 is a diagram showing an example of a switch control circuit of a power supply switching circuit embodying the present invention.
【図３】図２の基準電圧源を示す図。FIG. 3 is a diagram showing the reference voltage source of FIG.
【図４】本発明を実施した電源切換え回路の他のスイッ
チ制御回路例を示す図。FIG. 4 is a diagram showing another switch control circuit example of the power supply switching circuit embodying the present invention.
【図５】本発明を実施した電源切換え回路の更に他のス
イッチ制御回路例を示す図。FIG. 5 is a diagram showing still another switch control circuit example of the power supply switching circuit embodying the present invention.
【図６】本発明の具体的適用例を示す図。FIG. 6 is a diagram showing a specific application example of the present invention.
【図７】従来例の電源切換え回路を示す図。FIG. 7 is a diagram showing a conventional power supply switching circuit.
１ 主電源 ２ バックアップ電源 ３ 出力端子 ４ ＳＲＡＭ ５ スイッチ制御回路 ６ コンパレータ ７ 基準電圧源 ８ バッファ増幅器 ９ ＮＯＲゲート １０ 端子 ２１ 主電源電圧入力端子 ２２ バックアップ電源電圧入力端子 ２３ 電源電圧出力端子 ２４ 信号出力端子 ２５ 信号入力端子 ２６ デコーダ ２７ バッファ回路 ２８ 検出回路 ２９ ゲート回路 Ｐ１、Ｐ２ ＭＯＳトランジスタ ＶCC 主電源電圧 ＶBAT バックアップ電源電圧 ＶO 出力電圧 Ｇ１、Ｇ２ インバータ1 Main power supply 2 Backup power supply 3 Output terminal 4 SRAM 5 Switch control circuit 6 Comparator 7 Reference voltage source 8 Buffer amplifier 9 NOR gate 10 Terminal 21 Main power supply voltage input terminal 22 Backup power supply voltage input terminal 23 Power supply voltage output terminal 24 Signal output terminal 25 signal input terminal 26 the decoder 27 buffer circuit 28 detecting circuit 29 gate circuits P1, P2 MOS transistor V CC mains voltage V BAT backup supply voltage V O output voltage G1, G2 inverter
Claims (7)
り換えて供給する電源切換え回路において、 主電源と出力端子間に接続されたＭＯＳトランジスタよ
り成る第１スイッチ手段と、 バックアップ電源と前記出力端子間に接続されたＭＯＳ
トランジスタより成る第２スイッチ手段と、 前記第１、第２スイッチ手段をそれぞれ構成する各ＭＯ
Ｓトランジスタにスイッチング電圧を与えるスイッチ制
御手段と、 から成る電源切換え回路。1. A power supply switching circuit for switching between a main power supply and a backup power supply to a load circuit, wherein a first switch means composed of a MOS transistor connected between the main power supply and the output terminal, between the backup power supply and the output terminal. MOS connected to
Second switch means composed of transistors, and each MO constituting the first and second switch means, respectively.
A power supply switching circuit comprising a switch control means for applying a switching voltage to the S transistor.
た所定電圧より下がるのを検出する検出手段を有してお
り、該検出手段の出力は前記主電源電圧の低下が検出さ
れたとき前記第１スイッチ手段をＯＦＦ、第２スイッチ
手段をＯＮとするように働くことを特徴とする請求項１
に記載の電源切換え回路。2. The switch control circuit has a detection means for detecting that the main power supply falls below a predetermined voltage, and the output of the detection means is the output when the decrease in the main power supply voltage is detected. The first switch means is turned off and the second switch means is turned on.
The power supply switching circuit described in.
基づく電圧を前記コンパレータに印加する手段と、前記
コンパレータに上記所定電圧としての基準電圧を印加す
る基準電圧回路と、から成っている請求項２に記載の電
源切換え回路。3. The detecting means comprises a comparator, a means for applying a voltage based on a main power source to the comparator, and a reference voltage circuit for applying a reference voltage as the predetermined voltage to the comparator. 2. The power supply switching circuit described in 2.
するとともに基準電圧を保持するコンデンサを含んでい
ることを特徴とする請求項３に記載の電源切換え回路。4. The power supply switching circuit according to claim 3, wherein the reference voltage circuit includes a capacitor that uses the main power supply as a power supply and holds a reference voltage.
からの電圧を入力するバッファ増幅器を含んでおり、こ
のバッファ増幅器の出力電圧を上記基準電圧とする請求
項３に記載の電源切換え回路。5. The power supply switching circuit according to claim 3, wherein the reference voltage circuit includes a buffer amplifier for inputting a voltage from the backup power supply, and the output voltage of the buffer amplifier is the reference voltage.
圧が予め定めた所定電圧より下がるのを検出する第１の
検出手段と、前記主電源の電圧が予め定めた所定電圧よ
り下がるのを検出する第２の検出手段を接続できる端子
と、前記第１の検出手段の出力と前記端子からの電圧を
受けるとともに前記第１検出手段の出力と前記端子から
の電圧がいずれも前記主電源の電圧がそれぞれの所定電
圧より下がったのを検出した出力であるときに前記第１
スイッチ手段をＯＦＦ、第２スイッチ手段をＯＮとなす
出力を発生する論理回路と、から成ることを特徴とする
請求項１に記載の電源切換え回路。6. The switch control circuit includes first detecting means for detecting that the voltage of the main power source is lower than a predetermined voltage, and a voltage of the main power source is lower than a predetermined voltage. A terminal to which a second detecting means for detecting can be connected, an output of the first detecting means and a voltage from the terminal are received, and both the output of the first detecting means and the voltage from the terminal are of the main power source. When the output is obtained by detecting that the voltage has dropped below each predetermined voltage, the first
2. The power supply switching circuit according to claim 1, further comprising a logic circuit that generates an output that turns off the switch means and turns on the second switch means.
く、前記スイッチ制御手段にも与えられるとともに負荷
回路駆動用の信号供給回路にも与えられることを特徴と
する請求項１に記載の電源切換え回路。7. The power supply according to claim 1, wherein the voltage of the output terminal is applied not only to the load circuit but also to the switch control means and also to the signal supply circuit for driving the load circuit. Switching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16750292A JP3195052B2 (en) | 1992-06-25 | 1992-06-25 | Power supply switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16750292A JP3195052B2 (en) | 1992-06-25 | 1992-06-25 | Power supply switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0612876A true JPH0612876A (en) | 1994-01-21 |
| JP3195052B2 JP3195052B2 (en) | 2001-08-06 |
Family
ID=15850878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16750292A Expired - Fee Related JP3195052B2 (en) | 1992-06-25 | 1992-06-25 | Power supply switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3195052B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214487A (en) * | 1996-12-31 | 1998-08-11 | Sgs Thomson Microelectron Inc | Integrated circuit with power scatter control |
| JP2008099404A (en) * | 2006-10-10 | 2008-04-24 | Yahata Denki Sangyo Kk | Standby power switching circuit |
| US7701089B2 (en) | 2005-08-12 | 2010-04-20 | Ricoh Company, Ltd. | Power supply circuit |
| US7973595B2 (en) | 2009-09-21 | 2011-07-05 | Freescale Semiconductor, Inc. | Power switch circuit |
| JP2012253983A (en) * | 2011-06-07 | 2012-12-20 | Sanica:Kk | Uninterruptible power supply device |
| JP5440512B2 (en) * | 2009-02-09 | 2014-03-12 | 日本電気株式会社 | Electronic circuit, circuit device, test system, and electronic circuit control method |
| JP2014130406A (en) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | Semiconductor device |
| JPWO2013065136A1 (en) * | 2011-11-01 | 2015-04-02 | 富士通株式会社 | Power supply switching device, power supply unit, and computer system |
| WO2025103418A1 (en) * | 2023-11-15 | 2025-05-22 | 宁德时代未来能源(上海)研究院有限公司 | Power supply switching circuit and method, and power supply system |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907769A (en) | 1996-12-30 | 1999-05-25 | Micron Technology, Inc. | Leads under chip in conventional IC package |
| US7107378B1 (en) | 2000-09-01 | 2006-09-12 | Sandisk Corporation | Cooperative interconnection and operation of a non-volatile memory card and an input-output card |
| US7367503B2 (en) | 2002-11-13 | 2008-05-06 | Sandisk Corporation | Universal non-volatile memory card used with various different standard cards containing a memory controller |
| US8037229B2 (en) | 2002-11-21 | 2011-10-11 | Sandisk Technologies Inc. | Combination non-volatile memory and input-output card with direct memory access |
| US7305535B2 (en) | 2003-04-17 | 2007-12-04 | Sandisk Corporation | Memory cards including a standard security function |
| US7209995B2 (en) | 2003-12-09 | 2007-04-24 | Sandisk Corporation | Efficient connection between modules of removable electronic circuit cards |
-
1992
- 1992-06-25 JP JP16750292A patent/JP3195052B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214487A (en) * | 1996-12-31 | 1998-08-11 | Sgs Thomson Microelectron Inc | Integrated circuit with power scatter control |
| US7701089B2 (en) | 2005-08-12 | 2010-04-20 | Ricoh Company, Ltd. | Power supply circuit |
| JP2008099404A (en) * | 2006-10-10 | 2008-04-24 | Yahata Denki Sangyo Kk | Standby power switching circuit |
| JP5440512B2 (en) * | 2009-02-09 | 2014-03-12 | 日本電気株式会社 | Electronic circuit, circuit device, test system, and electronic circuit control method |
| US7973595B2 (en) | 2009-09-21 | 2011-07-05 | Freescale Semiconductor, Inc. | Power switch circuit |
| JP2012253983A (en) * | 2011-06-07 | 2012-12-20 | Sanica:Kk | Uninterruptible power supply device |
| JPWO2013065136A1 (en) * | 2011-11-01 | 2015-04-02 | 富士通株式会社 | Power supply switching device, power supply unit, and computer system |
| US9419434B2 (en) | 2011-11-01 | 2016-08-16 | Fujitsu Limited | Power switching apparatus, power supply unit, and computer system |
| JP2014130406A (en) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | Semiconductor device |
| WO2025103418A1 (en) * | 2023-11-15 | 2025-05-22 | 宁德时代未来能源(上海)研究院有限公司 | Power supply switching circuit and method, and power supply system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3195052B2 (en) | 2001-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| US12164317B2 (en) | Low-dropout voltage regulator circuit | |
| JPH0612876A (en) | Changeover circuit for power source | |
| US5650741A (en) | Power line connection circuit and power line switch IC for the same | |
| KR960004001B1 (en) | Single chip semiconductor memory | |
| KR100351931B1 (en) | Voltage Detecting Circuit For Semiconductor Memory Device | |
| CN100449643C (en) | Internal voltage generation circuit and reference voltage generation circuit to control the internal voltage level | |
| JP2006293802A (en) | Semiconductor integrated circuit device | |
| US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
| EP1653315A1 (en) | An improved voltage down converter | |
| JP3735698B2 (en) | Internal voltage generation circuit | |
| US8581560B2 (en) | Voltage regulator circuit for generating a supply voltage in different modes | |
| CN100428102C (en) | A voltage reference circuit | |
| US8879338B2 (en) | Semiconductor integrated circuit and nonvolatile semiconductor storage device | |
| JP2759969B2 (en) | Internal step-down circuit | |
| JPH06208791A (en) | Internal step-down circuit for semiconductor integrated circuit | |
| JP3633996B2 (en) | Semiconductor device | |
| US6060944A (en) | N-channel voltage regulator | |
| KR100596429B1 (en) | Internal power supply | |
| KR100825021B1 (en) | Internal voltage generator | |
| KR20090066039A (en) | Internal voltage generator | |
| JP2655766B2 (en) | Information card | |
| JPS6059590A (en) | C-mos static memory element | |
| JP2991743B2 (en) | Substrate potential adjusting device for semiconductor memory device | |
| JPH0268793A (en) | Semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |