JPH06132974A - パケット・ディスアセンブル用バッファ - Google Patents
パケット・ディスアセンブル用バッファInfo
- Publication number
- JPH06132974A JPH06132974A JP28184992A JP28184992A JPH06132974A JP H06132974 A JPH06132974 A JP H06132974A JP 28184992 A JP28184992 A JP 28184992A JP 28184992 A JP28184992 A JP 28184992A JP H06132974 A JPH06132974 A JP H06132974A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- frame
- frame buffer
- identifier
- pdu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】パケット・ディスアセンブリ化時に、上位レイ
ヤ処理部に対して過度の処理能力を要求しないディスア
センブル用バッファを提供することを目的とする。 【構成】パケット・ディスアセンブリ時のフレ−ムバッ
ファの番号と識別子との対応を、フレ−ム組立ごとに可
変とできるように、フレ−ムバッファ管理機能を持つデ
ィスアセンブル用バッファである。
ヤ処理部に対して過度の処理能力を要求しないディスア
センブル用バッファを提供することを目的とする。 【構成】パケット・ディスアセンブリ時のフレ−ムバッ
ファの番号と識別子との対応を、フレ−ム組立ごとに可
変とできるように、フレ−ムバッファ管理機能を持つデ
ィスアセンブル用バッファである。
Description
【０００１】
【産業上の利用分野】本発明は、固定長のパケットを用
い、かつパケットのアセンブリ・ディスアセンブリ間で
タイミングの時間透過性のない通信における、パケット
・ディスアセンブル用バッファに関する。
い、かつパケットのアセンブリ・ディスアセンブリ間で
タイミングの時間透過性のない通信における、パケット
・ディスアセンブル用バッファに関する。
【０００２】
【従来の技術】パケット通信においては、伝送フレ−ム
を固定長のパケット（以下「セル」という。）に分割す
る機能（以下「セル化」という。）と、セルからフレ−
ムを組み立てるパケット・ディスアセンブリ機能（以下
「デセル化」という。）が必要となり、バッファが重要
な役割を果たす。
を固定長のパケット（以下「セル」という。）に分割す
る機能（以下「セル化」という。）と、セルからフレ−
ムを組み立てるパケット・ディスアセンブリ機能（以下
「デセル化」という。）が必要となり、バッファが重要
な役割を果たす。
【０００３】まず、セル化・デセル化について図３と図
４により説明する。
４により説明する。
【０００４】図３は、セル・デセル化の説明図である。
セル・デセル化機能は、図３のコンバ−ジェンス（Ｃ
Ｓ）サブレイヤとＳＡＲサブレイヤとからなりＡＴＭプ
ロトコルのアダプテ−ション・レイヤに実装されいる。
セル・デセル化機能は、図３のコンバ−ジェンス（Ｃ
Ｓ）サブレイヤとＳＡＲサブレイヤとからなりＡＴＭプ
ロトコルのアダプテ−ション・レイヤに実装されいる。
【０００５】図３のように、セル化はフレ−ムからＣＳ
サブレイヤ、ＳＡＲサブレイヤを経て最終的なＡＴＭセ
ルになる。フレ−ムは開始デリミタ（ＳＤ）、アドレス
・フィ−ルド（Ａ）、制御フィ−ルド（Ｃ）、情報部、
フレ−ム・チェック・シ−ケンス（ＦＣＳ）、最終デリ
ミタ（ＥＤ）からなる。ＣＳサブレイヤに入力されたフ
レ−ムは、ＣＳサブレイヤのヘッダ（ＣＳＨ）とトレイ
ラ（ＣＳＴ）が付加される。予め既定されたβバイトの
整数倍にフレ−ムがなっていない場合には、図３のＣＳ
サブレイヤのようにＰＡＤの付加（以下「パディング」
という。）を行う。ＣＳサブレイヤから出力されたＣＳ
サブレイヤ・プロトコル・デ−タユニット（ＣＳ−ＰＤ
Ｕ）はＳＡＲサブレイヤに入力され、ＳＡＲヘッダ（Ｓ
ＡＲＨ）とＳＡＲトレイラ（ＳＡＲＴ）を付加した後、
ＡＴＭレイヤへＡＴＭＨに関する情報とともにＡＴＭセ
ルとして出力される。なお、デセル化は、上記セル化の
逆を行う。
サブレイヤ、ＳＡＲサブレイヤを経て最終的なＡＴＭセ
ルになる。フレ−ムは開始デリミタ（ＳＤ）、アドレス
・フィ−ルド（Ａ）、制御フィ−ルド（Ｃ）、情報部、
フレ−ム・チェック・シ−ケンス（ＦＣＳ）、最終デリ
ミタ（ＥＤ）からなる。ＣＳサブレイヤに入力されたフ
レ−ムは、ＣＳサブレイヤのヘッダ（ＣＳＨ）とトレイ
ラ（ＣＳＴ）が付加される。予め既定されたβバイトの
整数倍にフレ−ムがなっていない場合には、図３のＣＳ
サブレイヤのようにＰＡＤの付加（以下「パディング」
という。）を行う。ＣＳサブレイヤから出力されたＣＳ
サブレイヤ・プロトコル・デ−タユニット（ＣＳ−ＰＤ
Ｕ）はＳＡＲサブレイヤに入力され、ＳＡＲヘッダ（Ｓ
ＡＲＨ）とＳＡＲトレイラ（ＳＡＲＴ）を付加した後、
ＡＴＭレイヤへＡＴＭＨに関する情報とともにＡＴＭセ
ルとして出力される。なお、デセル化は、上記セル化の
逆を行う。
【０００６】図４は、ＳＡＲサブレイヤのフォ−マット
例を示す図である。図４において、ＳＴは、セグメント
・タイプであり、ＣＳ−ＰＤＵのセル化を行った時送出
するセルが先頭、中間、最終、単一セルかの識別を示
す。ＳＮは、シ−ケンス番号であり、４ビット長あるた
めモジュロ１６で値が決められる。ＭＩＤは、多重化識
別子である。ＬＩは、パディングする場合があるため、
セル内の有効情報長を示している。ＣＲＣは、誤り検出
符号である。ＳＡＲＨはＳＴ、ＳＮ、ＭＩＤで、ＳＡＲ
ＴはＬＩ、ＣＲＣで構成される各フィ−ルドとなる。Ｓ
ＡＲＨとＳＡＲＴは、ＣＳ−ＰＤＵの組立を行う際に必
要な情報を含んでいる。ＳＡＲサブレイヤのデセル化処
理はこれらのフィ−ルドを用いて行われ、これらのフィ
−ルドに不整合がある場合、セルを廃棄する。
例を示す図である。図４において、ＳＴは、セグメント
・タイプであり、ＣＳ−ＰＤＵのセル化を行った時送出
するセルが先頭、中間、最終、単一セルかの識別を示
す。ＳＮは、シ−ケンス番号であり、４ビット長あるた
めモジュロ１６で値が決められる。ＭＩＤは、多重化識
別子である。ＬＩは、パディングする場合があるため、
セル内の有効情報長を示している。ＣＲＣは、誤り検出
符号である。ＳＡＲＨはＳＴ、ＳＮ、ＭＩＤで、ＳＡＲ
ＴはＬＩ、ＣＲＣで構成される各フィ−ルドとなる。Ｓ
ＡＲＨとＳＡＲＴは、ＣＳ−ＰＤＵの組立を行う際に必
要な情報を含んでいる。ＳＡＲサブレイヤのデセル化処
理はこれらのフィ−ルドを用いて行われ、これらのフィ
−ルドに不整合がある場合、セルを廃棄する。
【０００７】次に、デセル化の際使用するバッファ構成
について、二つの従来例を説明する。 図５は、ＣＳ−
ＰＤＵの最大長以上のフレ−ムバッファ構成とした一従
来例を示す機能ブロック図である。この例は固定長バッ
ファをコネクション識別子（ＶＣＩ）、多重化識別子
（ＭＩＤ）ごとにもつものである。まず、ＡＴＭレイヤ
から受信したＳＡＲ−ＰＤＵのコネクション識別子およ
びＳＡＲヘッダ内の多重化識別子により、書き込み制御
部３１はスイッチ３２を制御して、同一のＶＣＩ、同一
のＭＩＤをもつＳＡＲ−ＳＤＵを用いてＣＳ−ＰＤＵを
組み立てる。この際の作業用バッファがＮ個分のＣＳ−
ＰＤＵ長の固定長バッファをもつバッファ３３である。
前述したように、ＣＳ−ＰＤＵの組立て終了はＳＴフィ
−ルドによって把握できる。組立が終了したＣＳ−ＰＤ
Ｕは、スイッチ３４の選択により読み出し制御部３５を
通じて上位レイヤに引き渡される。
について、二つの従来例を説明する。 図５は、ＣＳ−
ＰＤＵの最大長以上のフレ−ムバッファ構成とした一従
来例を示す機能ブロック図である。この例は固定長バッ
ファをコネクション識別子（ＶＣＩ）、多重化識別子
（ＭＩＤ）ごとにもつものである。まず、ＡＴＭレイヤ
から受信したＳＡＲ−ＰＤＵのコネクション識別子およ
びＳＡＲヘッダ内の多重化識別子により、書き込み制御
部３１はスイッチ３２を制御して、同一のＶＣＩ、同一
のＭＩＤをもつＳＡＲ−ＳＤＵを用いてＣＳ−ＰＤＵを
組み立てる。この際の作業用バッファがＮ個分のＣＳ−
ＰＤＵ長の固定長バッファをもつバッファ３３である。
前述したように、ＣＳ−ＰＤＵの組立て終了はＳＴフィ
−ルドによって把握できる。組立が終了したＣＳ−ＰＤ
Ｕは、スイッチ３４の選択により読み出し制御部３５を
通じて上位レイヤに引き渡される。
【０００８】次に、図６は、ＳＡＲ−ＳＤＵの長さのフ
レ−ムバッファ構成とした一従来例を示す機能ブロック
図である。図５のバッファ３３はＣＳ−ＰＤＵの最大長
以上の長さでかつ固定長のバッファから構成されている
ため、特定のコネクションの利用が多い場合、バッファ
の使用効率が高くないという問題があった。通常、バッ
ファはメモリを用いて構成するため、メモリの使用効率
と等価であるためである。そこで、図５の例を改良し、
メモリの使用効率を高くしたのが、図６の構成である。
図５のバッファ構成がＣＳ−ＰＤＵの最大長の以上の固
定長と長いバッファ長であるのに比し、図６のバッファ
構成は、ＳＡＲ−ＳＤＵサイズと短いバッファ長として
いる。さらに、リリ−ス可能ＳＡＲ−ＳＤＵバッファ４
７の領域を設けることで、ＳＡＲ−ＳＤＵサイズのバッ
ファを異なるコネクション識別子あるいは多重化識別子
で共通に使用することができる。すなわち、書き込み制
御部４１はＳＡＲ−ＳＤＵサイズのバッファ４８である
リリース可能ＳＡＲ−ＳＤＵバッファ４７から割り当て
られたＳＡＲ−ＳＤＵサイズのバッファにＳＡＲ−ＳＤ
Ｕを書き込み、ＡＴＭレイヤから受信したＳＡＲ−ＰＤ
Ｕのコネクション識別子およびＳＡＲヘッダ内の多重化
識別子によりスイッチ４２を制御して、同一のＶＣＩ、
同一のＭＩＤをもつＳＡＲ−ＳＤＵをＣＳ−ＰＤＵの組
立中のバッファ４３においてＣＳ−ＰＤＵを組み立て
る。組み立てられたＣＳ−ＰＤＵはＣＳ−ＰＤＵの組立
終了後のバッファ４４を介して、スイッチ４５によりＣ
Ｓ−ＰＤＵが順に読み出し制御部４６に送られＣＳ−Ｐ
ＤＵとして上位レイヤに引き渡される。
レ−ムバッファ構成とした一従来例を示す機能ブロック
図である。図５のバッファ３３はＣＳ−ＰＤＵの最大長
以上の長さでかつ固定長のバッファから構成されている
ため、特定のコネクションの利用が多い場合、バッファ
の使用効率が高くないという問題があった。通常、バッ
ファはメモリを用いて構成するため、メモリの使用効率
と等価であるためである。そこで、図５の例を改良し、
メモリの使用効率を高くしたのが、図６の構成である。
図５のバッファ構成がＣＳ−ＰＤＵの最大長の以上の固
定長と長いバッファ長であるのに比し、図６のバッファ
構成は、ＳＡＲ−ＳＤＵサイズと短いバッファ長として
いる。さらに、リリ−ス可能ＳＡＲ−ＳＤＵバッファ４
７の領域を設けることで、ＳＡＲ−ＳＤＵサイズのバッ
ファを異なるコネクション識別子あるいは多重化識別子
で共通に使用することができる。すなわち、書き込み制
御部４１はＳＡＲ−ＳＤＵサイズのバッファ４８である
リリース可能ＳＡＲ−ＳＤＵバッファ４７から割り当て
られたＳＡＲ−ＳＤＵサイズのバッファにＳＡＲ−ＳＤ
Ｕを書き込み、ＡＴＭレイヤから受信したＳＡＲ−ＰＤ
Ｕのコネクション識別子およびＳＡＲヘッダ内の多重化
識別子によりスイッチ４２を制御して、同一のＶＣＩ、
同一のＭＩＤをもつＳＡＲ−ＳＤＵをＣＳ−ＰＤＵの組
立中のバッファ４３においてＣＳ−ＰＤＵを組み立て
る。組み立てられたＣＳ−ＰＤＵはＣＳ−ＰＤＵの組立
終了後のバッファ４４を介して、スイッチ４５によりＣ
Ｓ−ＰＤＵが順に読み出し制御部４６に送られＣＳ−Ｐ
ＤＵとして上位レイヤに引き渡される。
【０００９】しかし、上記二つの従来例の構成は、使用
するバッファをコネクション識別子および多重化識別子
で選択しているため、ある識別子のフレ−ム、例えばＣ
Ｓ−ＰＤＵの組立終了後は、上位レイヤ処理部のフレ−
ム引取りが終了しない限り、当該識別子のフレ−ムの組
立てができない。このため、上位レイヤ処理部では、フ
レ−ム引取りが固定長のパケットの最小到来間隔以内に
可能なように、処理能力を大幅に上げる必要があった。
するバッファをコネクション識別子および多重化識別子
で選択しているため、ある識別子のフレ−ム、例えばＣ
Ｓ−ＰＤＵの組立終了後は、上位レイヤ処理部のフレ−
ム引取りが終了しない限り、当該識別子のフレ−ムの組
立てができない。このため、上位レイヤ処理部では、フ
レ−ム引取りが固定長のパケットの最小到来間隔以内に
可能なように、処理能力を大幅に上げる必要があった。
【００１０】
【発明が解決しようとする課題】上述のごとく、従来の
装置では、フレ−ムバッファ番号とコネクション識別子
あるいは同一コネクション上の多重化識別子の対応が固
定であるため、ある識別子の組立終了後は、上位レイヤ
処理部のフレ−ム引取りが終了しない限り、当該識別子
のフレ−ム組立てができない。このため、上位レイヤ処
理部のフレ−ム引取りが、固定長のパケットの最小到来
間隔以内に可能なように、上位レイヤ処理部の処理能力
を大幅に上げる必要があった。
装置では、フレ−ムバッファ番号とコネクション識別子
あるいは同一コネクション上の多重化識別子の対応が固
定であるため、ある識別子の組立終了後は、上位レイヤ
処理部のフレ−ム引取りが終了しない限り、当該識別子
のフレ−ム組立てができない。このため、上位レイヤ処
理部のフレ−ム引取りが、固定長のパケットの最小到来
間隔以内に可能なように、上位レイヤ処理部の処理能力
を大幅に上げる必要があった。
【００１１】そこで、本発明は、上位レイヤ処理部に過
度のフレーム処理能力を強要しない柔軟なパケット・デ
ィスアセンブル用バッファを提供することを目的とす
る。
度のフレーム処理能力を強要しない柔軟なパケット・デ
ィスアセンブル用バッファを提供することを目的とす
る。
【００１２】
【課題を解決するための手段】固定長のパケットの情報
部バイト長αの整数倍で、かつ同一の長さをもつ複数の
パケット・ディスアセンブリ用バッファをもち、当該パ
ケットのヘッダ内のコネクション識別子あるいは同一コ
ネクション上の多重化識別子ごとに、同一識別子をもつ
パケットのディスアセンブリが完了したか否かの情報、
および当該識別子とフレ−ムバッファの対応を示す情
報、パケット・ディスアセンブルに関する途中情報、例
えば、直前に受信したパケットのシ−ケンス番号、組立
て途中のフレ−ムのバイト長等を有し、フレ−ムバッフ
ァ番号と識別子との対応をフレ−ム組立てごとに可変と
することにより構成される。
部バイト長αの整数倍で、かつ同一の長さをもつ複数の
パケット・ディスアセンブリ用バッファをもち、当該パ
ケットのヘッダ内のコネクション識別子あるいは同一コ
ネクション上の多重化識別子ごとに、同一識別子をもつ
パケットのディスアセンブリが完了したか否かの情報、
および当該識別子とフレ−ムバッファの対応を示す情
報、パケット・ディスアセンブルに関する途中情報、例
えば、直前に受信したパケットのシ−ケンス番号、組立
て途中のフレ−ムのバイト長等を有し、フレ−ムバッフ
ァ番号と識別子との対応をフレ−ム組立てごとに可変と
することにより構成される。
【００１３】
【作用】本発明は、フレ−ムバッファの番号と識別子と
の対応を、クレ−ム組立てごとに可変とすることを特徴
とする。
の対応を、クレ−ム組立てごとに可変とすることを特徴
とする。
【００１４】このため、ある識別子上のフレ−ム組立て
終了後で、かつ上位レイヤ処理部のフレ−ム引取りが未
了の場合でも、同一識別子上のフレ−ム組立てが可能と
なり、上位レイヤ処理部に過度の処理能力を要求しな
い。
終了後で、かつ上位レイヤ処理部のフレ−ム引取りが未
了の場合でも、同一識別子上のフレ−ム組立てが可能と
なり、上位レイヤ処理部に過度の処理能力を要求しな
い。
【００１５】
【実施例】図１は、本発明の一実施例を示すブロック図
である。
である。
【００１６】本実施例の各固定長バッファは、図５の従
来例と同様、ＣＳ−ＰＤＵの最大長以上の固定長バッフ
ァであるが、ＦＢ管理テーブル１１により管理されてい
る。すなわち、ＳＡＲ−ＰＤＵ入力線１４より受信され
たあるコネクション上のＳＡＲ−ＰＤＵは、コネクショ
ン識別子（ＶＣＩ）とフレ−ムバッファ番号（ＦＢＮ）
との変換テ−ブル１０により、当該コネクション上のＳ
ＡＲ−ＰＤＵが組立中である場合は使用中のＦＢＮのバ
ッファを、組立は終了したが上位レイヤ、この場合ＣＳ
サブレイヤからの引取りが未了の場合および全くフレー
ムバッファ（ＦＢ）１２になく新規にＣＳ−ＰＤＵを組
み立てる場合には、空きフレ−ムバッファ１３から新た
に供給されるフレームバッファを使用するように、選択
がなされる。この選択されたフレームバッファＦＢＮを
ｉとすると、ＦＢ管理テ−ブル１１を、ｉをキ−にして
検索し、ＦＢｉのアドレスポインタＰｉ、情報長、Ｓ
Ｔ、ＳＮ、ＶＣＩ等の情報を得る。なお、ＣＳ−ＰＤＵ
を組立てはじめる時は、Ｐｉ、情報長、ＳＴ、ＳＮは初
期値とする。ＳＡＲ−ＳＤＵはＦＢｉのバッファに蓄積
されＣＳ−ＰＤＵが組み立てられるとともに、ＦＢ管理
テ−ブル１１も更新される。以上を繰り返してＣＳ−Ｐ
ＤＵを組み立てていく。組立て終了後は、上位レイヤに
引取りの要求を出し、応答があれば当該ＣＳ−ＰＤＵの
アドレスポインタ、情報長を上位レイヤに提示して引取
りをおこなってもらう。引取り終了後は、当該フレ−ム
バッファＦＢｉを空きフレ−ムバッファ１３に入れる。
来例と同様、ＣＳ−ＰＤＵの最大長以上の固定長バッフ
ァであるが、ＦＢ管理テーブル１１により管理されてい
る。すなわち、ＳＡＲ−ＰＤＵ入力線１４より受信され
たあるコネクション上のＳＡＲ−ＰＤＵは、コネクショ
ン識別子（ＶＣＩ）とフレ−ムバッファ番号（ＦＢＮ）
との変換テ−ブル１０により、当該コネクション上のＳ
ＡＲ−ＰＤＵが組立中である場合は使用中のＦＢＮのバ
ッファを、組立は終了したが上位レイヤ、この場合ＣＳ
サブレイヤからの引取りが未了の場合および全くフレー
ムバッファ（ＦＢ）１２になく新規にＣＳ−ＰＤＵを組
み立てる場合には、空きフレ−ムバッファ１３から新た
に供給されるフレームバッファを使用するように、選択
がなされる。この選択されたフレームバッファＦＢＮを
ｉとすると、ＦＢ管理テ−ブル１１を、ｉをキ−にして
検索し、ＦＢｉのアドレスポインタＰｉ、情報長、Ｓ
Ｔ、ＳＮ、ＶＣＩ等の情報を得る。なお、ＣＳ−ＰＤＵ
を組立てはじめる時は、Ｐｉ、情報長、ＳＴ、ＳＮは初
期値とする。ＳＡＲ−ＳＤＵはＦＢｉのバッファに蓄積
されＣＳ−ＰＤＵが組み立てられるとともに、ＦＢ管理
テ−ブル１１も更新される。以上を繰り返してＣＳ−Ｐ
ＤＵを組み立てていく。組立て終了後は、上位レイヤに
引取りの要求を出し、応答があれば当該ＣＳ−ＰＤＵの
アドレスポインタ、情報長を上位レイヤに提示して引取
りをおこなってもらう。引取り終了後は、当該フレ−ム
バッファＦＢｉを空きフレ−ムバッファ１３に入れる。
【００１７】さらに、図２は本発明の一実施例を示す詳
細ブロック図である。図１のコネクション識別子とフレ
ームバッファ番号との変換テーブル１０に相当する部分
が図２のコネクション識別子とフレームバッファ番号と
の変換テーブル２０であり、当該コネクション上のＣＳ
−ＰＤＵが組立中であるかどうか、組立終了であるが上
位レイヤからの引き取り終了および新規にＣＳ−ＰＤＵ
を組み立てる必要があるかどうかの状況を示すテ−ブル
である。また、フレ−ムバッファ管理テ−ブル１１に相
当するのが図２のフレ−ムバッファ管理テ−ブル２１で
あり、その他は、図１の実施例と同じである。すなわ
ち、ＳＡＲ−ＰＤＵ入力線２４より受信されたあるコネ
クション上のＳＡＲ−ＰＤＵは、コネクション識別子
（ＶＣＩ）とフレ−ムバッファ番号（ＦＢＮ）との変換
テ−ブル２０により、当該コネクション上のＳＡＲ−Ｐ
ＤＵが組立中である場合は使用中のＦＢＮのバッファ
を、組立は終了したが上位レイヤ、この場合ＣＳサブレ
イヤからの引取りが未了の場合および全くフレームバッ
ファ（ＦＢ）２２になく新規にＣＳ−ＰＤＵを組み立て
る場合には、空きフレ−ムバッファ２３から新たに供給
されるフレームバッファを使用するように、選択がなさ
れる。ＦＢ管理テ−ブル２１ではＣＳ−ＰＤＵのアドレ
スポインタおよび情報長を付加情報として付加情報部２
５からＣＳ−ＰＤＵの組立終了後、ＣＳサブレイヤに出
力する。また、ＳＴ、ＳＮ、ＣＲＣ等の検査で異常があ
った場合には割り込み部２６より異常の情報を出力す
る。ＣＳサブレイヤへの引取り終了後は、当該使用した
フレ−ムバッファを空きフレ−ムバッファ１３に入れ
る。
細ブロック図である。図１のコネクション識別子とフレ
ームバッファ番号との変換テーブル１０に相当する部分
が図２のコネクション識別子とフレームバッファ番号と
の変換テーブル２０であり、当該コネクション上のＣＳ
−ＰＤＵが組立中であるかどうか、組立終了であるが上
位レイヤからの引き取り終了および新規にＣＳ−ＰＤＵ
を組み立てる必要があるかどうかの状況を示すテ−ブル
である。また、フレ−ムバッファ管理テ−ブル１１に相
当するのが図２のフレ−ムバッファ管理テ−ブル２１で
あり、その他は、図１の実施例と同じである。すなわ
ち、ＳＡＲ−ＰＤＵ入力線２４より受信されたあるコネ
クション上のＳＡＲ−ＰＤＵは、コネクション識別子
（ＶＣＩ）とフレ−ムバッファ番号（ＦＢＮ）との変換
テ−ブル２０により、当該コネクション上のＳＡＲ−Ｐ
ＤＵが組立中である場合は使用中のＦＢＮのバッファ
を、組立は終了したが上位レイヤ、この場合ＣＳサブレ
イヤからの引取りが未了の場合および全くフレームバッ
ファ（ＦＢ）２２になく新規にＣＳ−ＰＤＵを組み立て
る場合には、空きフレ−ムバッファ２３から新たに供給
されるフレームバッファを使用するように、選択がなさ
れる。ＦＢ管理テ−ブル２１ではＣＳ−ＰＤＵのアドレ
スポインタおよび情報長を付加情報として付加情報部２
５からＣＳ−ＰＤＵの組立終了後、ＣＳサブレイヤに出
力する。また、ＳＴ、ＳＮ、ＣＲＣ等の検査で異常があ
った場合には割り込み部２６より異常の情報を出力す
る。ＣＳサブレイヤへの引取り終了後は、当該使用した
フレ−ムバッファを空きフレ−ムバッファ１３に入れ
る。
【００１８】なお、図１および図２は図５と同様、ＣＳ
−ＰＤＵの最大長サイズのバッファ長としたが、図６の
ようにＳＡＲ−ＳＤＵ長等の短いバッファ長による構成
としても、同様に適用できる。
−ＰＤＵの最大長サイズのバッファ長としたが、図６の
ようにＳＡＲ−ＳＤＵ長等の短いバッファ長による構成
としても、同様に適用できる。
【００１９】このように、フレ−ムバッファの番号とコ
ネクション識別子との対応をフレ−ムの組立ごとに可変
しているため、ある識別子のフレ−ム組立終了後、上位
レイヤからのフレ−ム引取り未了の状態でも同一識別子
上のフレ−ム組立が可能となり、上位レイヤに過度の処
理能力をもたせる必要がないという利点がある。
ネクション識別子との対応をフレ−ムの組立ごとに可変
しているため、ある識別子のフレ−ム組立終了後、上位
レイヤからのフレ−ム引取り未了の状態でも同一識別子
上のフレ−ム組立が可能となり、上位レイヤに過度の処
理能力をもたせる必要がないという利点がある。
【００２０】
【発明の効果】上述したように、本発明はフレ−ムバッ
ファ番号と識別子との対応をフレ−ム組立てごとに可変
とすることにより、ある識別子上のフレ−ム組立て終了
後で、かつ上位レイヤ処理部のフレ−ム引取りが未了の
状態でも、同一識別子上のフレ−ム組立が可能となり、
上位レイヤ処理部に過度の処理能力を要求せず、効率的
なデセル化および通信処理が可能となる。
ファ番号と識別子との対応をフレ−ム組立てごとに可変
とすることにより、ある識別子上のフレ−ム組立て終了
後で、かつ上位レイヤ処理部のフレ−ム引取りが未了の
状態でも、同一識別子上のフレ−ム組立が可能となり、
上位レイヤ処理部に過度の処理能力を要求せず、効率的
なデセル化および通信処理が可能となる。
【図１】本発明の一実施例を示すブロック図。
【図２】本発明の一実施例を示す詳細ブロック図。
【図３】セル・デセル化の説明図。
【図４】ＳＡＲサブレイヤのフォ−マットの一例を示す
図。
図。
【図５】ＣＳ−ＰＤＵの最大長以上のフレ−ムバッファ
構成とした一従来例を示す機能ブロック図。
構成とした一従来例を示す機能ブロック図。
【図６】ＳＡＲ−ＳＤＵの長さのフレ−ムバッファ構成
とした一従来例を示す機能ブロック図。
とした一従来例を示す機能ブロック図。
１０ コネクション識別子（ＶＣＩ）とフレ−ムバッフ
ァ番号（ＦＢＮ）との変換テ−ブル １１ フレ−ムバッファ（ＦＢ）管理テ−ブル １２ フレ−ムバッファ（ＦＢ） １３ 空きフレ−ムバッファ １４ ＳＡＲ−ＰＤＵ入力線 ２０ コネクション識別子（ＶＣＩ）とフレームバッフ
ァ番号（ＦＢＮ）との変換テーブル ２１ フレ−ムバッファ管理（ＦＢ）テ−ブル ２２ フレームバッファ（ＦＢ） ２３ 空きフレームバッファ ２４ ＳＡＲ−ＰＤＵ入力線 ２５ 付加情報部 ２６ 割り込み部 ３１ 書き込み制御部 ３２ スイッチ ３３ Ｎ個分のＣＳ−ＰＤＵ長のバッファ ３４ スイッチ ３５ 読み出し制御部 ４１ 書き込み制御部 ４２ スイッチ ４３ ＣＳ−ＰＤＵの組立中のバッファ ４４ ＣＳ−ＰＤＵの組立終了後のバッファ ４５ スイッチ ４６ 読み出し制御部 ４７ リリ−ス可能ＳＡＲ−ＳＤＵバッファ ４８ ＳＡＲ−ＳＤＵサイズのバッファ
ァ番号（ＦＢＮ）との変換テ−ブル １１ フレ−ムバッファ（ＦＢ）管理テ−ブル １２ フレ−ムバッファ（ＦＢ） １３ 空きフレ−ムバッファ １４ ＳＡＲ−ＰＤＵ入力線 ２０ コネクション識別子（ＶＣＩ）とフレームバッフ
ァ番号（ＦＢＮ）との変換テーブル ２１ フレ−ムバッファ管理（ＦＢ）テ−ブル ２２ フレームバッファ（ＦＢ） ２３ 空きフレームバッファ ２４ ＳＡＲ−ＰＤＵ入力線 ２５ 付加情報部 ２６ 割り込み部 ３１ 書き込み制御部 ３２ スイッチ ３３ Ｎ個分のＣＳ−ＰＤＵ長のバッファ ３４ スイッチ ３５ 読み出し制御部 ４１ 書き込み制御部 ４２ スイッチ ４３ ＣＳ−ＰＤＵの組立中のバッファ ４４ ＣＳ−ＰＤＵの組立終了後のバッファ ４５ スイッチ ４６ 読み出し制御部 ４７ リリ−ス可能ＳＡＲ−ＳＤＵバッファ ４８ ＳＡＲ−ＳＤＵサイズのバッファ
Claims (1)
- 【請求項１】情報部バイト長が所定固定長のパケットを
用いる通信のパケット・ディスアセンブリにおいて、 前記所定固定長の整数倍でかつ同一長の複数のパケット
・ディスアセンブル用固定長バッファと、 前記パケットのヘッダ部内のコネクション識別子あるい
は同一コネクション上の多重化識別子ごとに、当該同一
識別子をもつパケットのディスアセンブリが完了したか
否かの情報と、当該識別子とフレ−ムバッファの対応を
示す情報をもとに識別子とフレームバッファの番号の対
応を可変するフレーム管理手段と、 を具備することを特徴とするパケット・ディスアセンブ
ル用バッファ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28184992A JPH06132974A (ja) | 1992-10-20 | 1992-10-20 | パケット・ディスアセンブル用バッファ |
| US08/137,927 US5414702A (en) | 1992-10-20 | 1993-10-19 | Packet disassembler for use in a control unit of an asynchronous switching system |
| CA002108863A CA2108863C (en) | 1992-10-20 | 1993-10-20 | Packet disassembler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28184992A JPH06132974A (ja) | 1992-10-20 | 1992-10-20 | パケット・ディスアセンブル用バッファ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132974A true JPH06132974A (ja) | 1994-05-13 |
Family
ID=17644864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28184992A Pending JPH06132974A (ja) | 1992-10-20 | 1992-10-20 | パケット・ディスアセンブル用バッファ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5414702A (ja) |
| JP (1) | JPH06132974A (ja) |
| CA (1) | CA2108863C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137773A (ja) * | 1994-11-11 | 1996-05-31 | Nippon Denki Ido Tsushin Kk | 移動通信システムのデータ送受信方式 |
| KR100920651B1 (ko) * | 2001-12-21 | 2009-10-09 | 에이저 시스템즈 인크 | 네트워크 프로세서 내에서 데이터 블록들의 재조합 방법및 장치 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0649234B1 (en) * | 1993-10-14 | 2001-09-19 | International Business Machines Corporation | Method and apparatus of transferring data in an ATM network |
| US5446726A (en) * | 1993-10-20 | 1995-08-29 | Lsi Logic Corporation | Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device |
| FR2716278B1 (fr) * | 1994-02-14 | 1996-05-03 | Guigner Marc Le | Procédé de traitement de données issues d'une couche d'adaptation à la transmission selon un mode de transfert asynchrone de type ATM. |
| US5598410A (en) * | 1994-12-29 | 1997-01-28 | Storage Technology Corporation | Method and apparatus for accelerated packet processing |
| US5566170A (en) * | 1994-12-29 | 1996-10-15 | Storage Technology Corporation | Method and apparatus for accelerated packet forwarding |
| US5546390A (en) * | 1994-12-29 | 1996-08-13 | Storage Technology Corporation | Method and apparatus for radix decision packet processing |
| US5577039A (en) * | 1995-06-07 | 1996-11-19 | Samsung Electronics, Inc. | System and method of signal transmission within a plesiochronous digital hierarchy unit using ATM adaptation layers |
| US5796735A (en) * | 1995-08-28 | 1998-08-18 | Integrated Device Technology, Inc. | System and method for transmission rate control in a segmentation and reassembly (SAR) circuit under ATM protocol |
| US5841772A (en) * | 1996-03-07 | 1998-11-24 | Lsi Logic Corporation | ATM communication system interconnect/termination unit |
| US6535512B1 (en) | 1996-03-07 | 2003-03-18 | Lsi Logic Corporation | ATM communication system interconnect/termination unit |
| US5982749A (en) * | 1996-03-07 | 1999-11-09 | Lsi Logic Corporation | ATM communication system interconnect/termination unit |
| US5848068A (en) * | 1996-03-07 | 1998-12-08 | Lsi Logic Corporation | ATM communication system interconnect/termination unit |
| US5920561A (en) * | 1996-03-07 | 1999-07-06 | Lsi Logic Corporation | ATM communication system interconnect/termination unit |
| FI103456B1 (fi) * | 1996-03-29 | 1999-06-30 | Nokia Telecommunications Oy | Puheen siirto pakettiverkossa |
| US5757796A (en) * | 1996-04-26 | 1998-05-26 | Cascade Communications Corp. | ATM address translation method and apparatus |
| US5987024A (en) * | 1997-05-09 | 1999-11-16 | Motorola, Inc. | Self synchronizing network protocol |
| FI974020A0 (fi) * | 1997-10-21 | 1997-10-21 | Nokia Telecommunications Oy | Optimering av resurser i ett paketnaetsflerprocessorsystem |
| US6781994B1 (en) * | 1997-12-25 | 2004-08-24 | Kabushiki Kaisha Toshiba | Distributing ATM cells to output ports based upon destination information using ATM switch core and IP forwarding |
| US6836483B1 (en) * | 1998-06-24 | 2004-12-28 | Research Investment Network, Inc. | Message system for asynchronous transfer |
| FI106504B (fi) * | 1998-10-06 | 2001-02-15 | Nokia Networks Oy | Datan segmentointimenetelmä tietoliikennejärjestelmässä |
| US6567378B1 (en) * | 1998-12-24 | 2003-05-20 | Genuity Inc. | Cell discard scheme for IP traffic over a cell relay infrastructure |
| AU2001284730A1 (en) * | 2000-08-11 | 2002-02-25 | Storage Technology Corporation | Method and apparatus for transferring data in a data processing system |
| WO2002017570A1 (en) * | 2000-08-24 | 2002-02-28 | Ocular Networks | Unified data packet for encapsulating data packets having diverse formats |
| US20020154647A1 (en) * | 2001-02-16 | 2002-10-24 | Hanan Potash | Frame handler for high-speed fiber optic communication interface |
| US7042886B2 (en) * | 2001-12-06 | 2006-05-09 | P-Cube Ltd. | Apparatus, method, and computer program for wire-speed classification and pre-processing of data packets in an ATM network |
| KR20040059662A (ko) * | 2002-12-28 | 2004-07-06 | 삼성전자주식회사 | 스트리밍 방식을 이용한 동영상메일 통신장치 및 방법 |
| EP1526701A1 (en) * | 2003-10-22 | 2005-04-27 | Mitsubishi Denki Kabushiki Kaisha | Methods and devices for transferring and for recovering data packets |
| US7136396B2 (en) * | 2003-11-24 | 2006-11-14 | Interdigital Technology Corporation | Method and apparatus for compiling a protocol data unit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5101404A (en) * | 1988-08-26 | 1992-03-31 | Hitachi, Ltd. | Signalling apparatus for use in an ATM switching system |
| US5214642A (en) * | 1989-02-21 | 1993-05-25 | Hitachi, Ltd. | ATM switching system and adaptation processing apparatus |
| JP3085391B2 (ja) * | 1989-06-19 | 2000-09-04 | 株式会社日立製作所 | 通信装置 |
| JPH03182140A (ja) * | 1989-12-11 | 1991-08-08 | Mitsubishi Electric Corp | 共通バッファ形交換装置 |
| DE3942977A1 (de) * | 1989-12-23 | 1991-06-27 | Standard Elektrik Lorenz Ag | Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer |
| US5233606A (en) * | 1991-08-02 | 1993-08-03 | At&T Bell Laboratories | Arrangement for controlling shared-buffer-memory overflow in a multi-priority environment |
-
1992
- 1992-10-20 JP JP28184992A patent/JPH06132974A/ja active Pending
-
1993
- 1993-10-19 US US08/137,927 patent/US5414702A/en not_active Expired - Fee Related
- 1993-10-20 CA CA002108863A patent/CA2108863C/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137773A (ja) * | 1994-11-11 | 1996-05-31 | Nippon Denki Ido Tsushin Kk | 移動通信システムのデータ送受信方式 |
| KR100920651B1 (ko) * | 2001-12-21 | 2009-10-09 | 에이저 시스템즈 인크 | 네트워크 프로세서 내에서 데이터 블록들의 재조합 방법및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2108863C (en) | 1999-09-28 |
| US5414702A (en) | 1995-05-09 |
| CA2108863A1 (en) | 1994-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06132974A (ja) | パケット・ディスアセンブル用バッファ | |
| US6205145B1 (en) | Fibre channel fabric | |
| EP0752802B1 (en) | An apparatus and method for packetizing and segmenting MPEG packets | |
| US6097734A (en) | Programmable reassembly of data received in an ATM network | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JP2000101651A (ja) | 順応性のある電気通信交換ネットワ―ク | |
| JPH10224379A (ja) | Ａｔｍ再構成コントローラおよび再構成方法 | |
| JPH09149050A (ja) | データ受信装置 | |
| US6714562B1 (en) | Method and apparatus for segmenting network traffic variable length frames | |
| US6327271B1 (en) | Programmable reassembly of data received in an ATM network | |
| JP2000349790A (ja) | Ａｔｍ通信装置およびそのセル処理方法 | |
| US6535526B1 (en) | ATM cell compression device and ATM cell recovery device, ATM cell compression recovery device, ATM cell compression recovery system, and ATM cell compression recovery method | |
| WO1995014269A1 (en) | A high-performance host interface for networks carrying connectionless traffic | |
| JP3186707B2 (ja) | Ａｔｍ通信制御装置 | |
| US7613788B2 (en) | Apparatus and method for data transmission | |
| JP4223610B2 (ja) | Ａｔｍ装置及びａｔｍパケット構成方法 | |
| JP2837548B2 (ja) | 多重セル組立回路 | |
| JPH1168791A (ja) | Ａｔｍデータ伝送路の伝送効率改善装置 | |
| JPH09139738A (ja) | Ａｔｍ通信網 | |
| JPH10313325A (ja) | セル取捨て方法 | |
| JP2001237843A (ja) | 交換システムにおけるパケット組立て分解処理部 | |
| JP3055548B2 (ja) | Ａｔｍ通信装置 | |
| JPH07123118A (ja) | フレーム送信回路 | |
| JP3129301B2 (ja) | Ａｔｍ交換機 | |
| JP2000032053A (ja) | パケット通信システムの接続方式 |