JPH0613400A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0613400A JPH0613400A JP16602492A JP16602492A JPH0613400A JP H0613400 A JPH0613400 A JP H0613400A JP 16602492 A JP16602492 A JP 16602492A JP 16602492 A JP16602492 A JP 16602492A JP H0613400 A JPH0613400 A JP H0613400A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- gate electrode
- film
- insulating film
- sidewall insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title abstract description 26
- 238000004519 manufacturing process Methods 0.000 title description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は簡略化された工程で高信頼性で優れ
た電気特性を有するＬＤＤ構造の半導体装置の製造方法
を提供することを目的とする。 【構成】 ＬＤＤ構造を有する半導体装置の製造方法に
おいて、ソース・ドレイン電極間の電気的耐圧の高い高
信頼性で特性のばらつきが少なく優れた電気的特性を有
するＬＤＤ構造の半導体装置を簡略化された工程で容易
に実現できることを特徴とする。
た電気特性を有するＬＤＤ構造の半導体装置の製造方法
を提供することを目的とする。 【構成】 ＬＤＤ構造を有する半導体装置の製造方法に
おいて、ソース・ドレイン電極間の電気的耐圧の高い高
信頼性で特性のばらつきが少なく優れた電気的特性を有
するＬＤＤ構造の半導体装置を簡略化された工程で容易
に実現できることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に信頼性の高いＬＤＤ（Lightly DopedDorain）
構造の半導体素子の形成方法に関する。
法、特に信頼性の高いＬＤＤ（Lightly DopedDorain）
構造の半導体素子の形成方法に関する。
【０００２】
【従来の技術】従来のＬＤＤ構造の半導体装置の製造方
法としては特開平２−２７３９３３に記載された例が知
られている。以下、この従来例について図面にもとづき
説明する。
法としては特開平２−２７３９３３に記載された例が知
られている。以下、この従来例について図面にもとづき
説明する。
【０００３】図２（ａ）〜（ｃ）は従来例の工程順断面
図である。最初に図２（ａ）に示すように、半導体基板
１０１（ｐ型）上にゲート酸化膜１０２とゲート電極１
０３を形成し、不純物イオン（p+）１０４を約１０13 c
m-2 イオン注入法により注入する。次に図２（ｂ）に示
すように、極く薄い多結晶シリコン膜１０５（約５００
Å）と二酸化珪素膜１０７を約2500ÅＣＶＤ法などによ
り被着させた後、異方性ドライエッチングにより全面ド
ライエッチングを行いサイドウォール絶縁膜１０７を形
成する。さらに、不純物イオン（As+）１０８を約１０
15cm-2イオン注入法により注入し、窒素雰囲気中で熱処
理をし濃い不純物拡散層（ｎ+）１０９を形成する。次
に図２（ｃ）に示すように、層間絶縁膜１１０をＣＶＤ
法により5000Å程度被着させ、その後周知のフォトリソ
グラフィー法を用いてコンタクト窓の開孔、アルミ配線
１１１を形成し、半導体装置を完成させる。このような
従来例の製造方法で製造された半導体装置においては、
サイドウォール絶縁膜１０７にホットキャリヤは捕獲さ
れず、サイドウォール絶縁膜１０７下の極く薄い多結晶
シリコンはゲート電極に接続されているため、その下の
ゲート酸化膜１０２に捕獲されたホットキャリアのトラ
ンジスタ特性に与える影響も小さく長時間使用時のトラ
ンジスタ特性の劣化が改善され信頼性が向上する効果を
有する。
図である。最初に図２（ａ）に示すように、半導体基板
１０１（ｐ型）上にゲート酸化膜１０２とゲート電極１
０３を形成し、不純物イオン（p+）１０４を約１０13 c
m-2 イオン注入法により注入する。次に図２（ｂ）に示
すように、極く薄い多結晶シリコン膜１０５（約５００
Å）と二酸化珪素膜１０７を約2500ÅＣＶＤ法などによ
り被着させた後、異方性ドライエッチングにより全面ド
ライエッチングを行いサイドウォール絶縁膜１０７を形
成する。さらに、不純物イオン（As+）１０８を約１０
15cm-2イオン注入法により注入し、窒素雰囲気中で熱処
理をし濃い不純物拡散層（ｎ+）１０９を形成する。次
に図２（ｃ）に示すように、層間絶縁膜１１０をＣＶＤ
法により5000Å程度被着させ、その後周知のフォトリソ
グラフィー法を用いてコンタクト窓の開孔、アルミ配線
１１１を形成し、半導体装置を完成させる。このような
従来例の製造方法で製造された半導体装置においては、
サイドウォール絶縁膜１０７にホットキャリヤは捕獲さ
れず、サイドウォール絶縁膜１０７下の極く薄い多結晶
シリコンはゲート電極に接続されているため、その下の
ゲート酸化膜１０２に捕獲されたホットキャリアのトラ
ンジスタ特性に与える影響も小さく長時間使用時のトラ
ンジスタ特性の劣化が改善され信頼性が向上する効果を
有する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来例の製造方法による半導体装置においては、サイド
ウォール絶縁膜７へのホットキャリヤの注入を防ぐため
に極く薄い多結晶シリコン膜１０５を形成しなければな
らず、図２（ｃ）に見られるような極く薄い多結晶シリ
コン膜１０５とゲート酸化膜１０２の界面にトラップ準
位が形成され、その準位に捕獲された固定電荷がトラン
ジスタ特性の閾値を変化させてしまう問題点があった。
また、多結晶シリコン膜１０５を形成したの後に濃い不
純物の注入と拡散を行うために、動作時において多結晶
シリコン膜１０５もゲート電極１０３と同電位を有する
ため、ソース電極とドレイン電極の近傍の電界強度が緩
和されず、ＬＤＤ構造を実現しているにもかかわらずソ
ース・ドレイン電極間の電気的耐圧が低くなってしまう
問題点をも有している。これらの問題点に加えて、サイ
ドウォール絶縁膜１０７のドライエッチング時における
エッチング時間の制御が難しく、５インチを越える直径
を有する半導体基板１においては、半導体装置のＬＤＤ
領域の長さがばらついてしまい、トランジスタ特性のば
らつきの要因を生む原因となっていた。
従来例の製造方法による半導体装置においては、サイド
ウォール絶縁膜７へのホットキャリヤの注入を防ぐため
に極く薄い多結晶シリコン膜１０５を形成しなければな
らず、図２（ｃ）に見られるような極く薄い多結晶シリ
コン膜１０５とゲート酸化膜１０２の界面にトラップ準
位が形成され、その準位に捕獲された固定電荷がトラン
ジスタ特性の閾値を変化させてしまう問題点があった。
また、多結晶シリコン膜１０５を形成したの後に濃い不
純物の注入と拡散を行うために、動作時において多結晶
シリコン膜１０５もゲート電極１０３と同電位を有する
ため、ソース電極とドレイン電極の近傍の電界強度が緩
和されず、ＬＤＤ構造を実現しているにもかかわらずソ
ース・ドレイン電極間の電気的耐圧が低くなってしまう
問題点をも有している。これらの問題点に加えて、サイ
ドウォール絶縁膜１０７のドライエッチング時における
エッチング時間の制御が難しく、５インチを越える直径
を有する半導体基板１においては、半導体装置のＬＤＤ
領域の長さがばらついてしまい、トランジスタ特性のば
らつきの要因を生む原因となっていた。
【０００５】そこで、本発明はこのような問題点を解決
するもので、その目的とするところは、電気的特性に悪
影響をおよぼし易い多結晶シリコン膜を形成することな
く、ソース・ドレイン電極間の電気的耐圧が高くかつ高
信頼性でトランジスタ特性のばらつきの少ないＬＤＤ構
造の半導体装置を大面積半導体基板上で実現し得る半導
体装置の製造方法を提供することにある。
するもので、その目的とするところは、電気的特性に悪
影響をおよぼし易い多結晶シリコン膜を形成することな
く、ソース・ドレイン電極間の電気的耐圧が高くかつ高
信頼性でトランジスタ特性のばらつきの少ないＬＤＤ構
造の半導体装置を大面積半導体基板上で実現し得る半導
体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】半導体基板上にゲート酸
化膜と窒化シリコン膜を形成した後多結晶シリコンから
なるゲート電極を形成する工程と、前記多結晶シリコン
からなるゲート電極を熱酸化してサイドウォール絶縁膜
を形成する工程と、前記多結晶シリコンからなるゲート
電極と前記サイドウォール絶縁膜をマスクにして前記半
導体基板上に不純物イオンを注入する工程を含むことを
特徴とする。
化膜と窒化シリコン膜を形成した後多結晶シリコンから
なるゲート電極を形成する工程と、前記多結晶シリコン
からなるゲート電極を熱酸化してサイドウォール絶縁膜
を形成する工程と、前記多結晶シリコンからなるゲート
電極と前記サイドウォール絶縁膜をマスクにして前記半
導体基板上に不純物イオンを注入する工程を含むことを
特徴とする。
【０００７】
【実施例】以下本発明に係る半導体装置の製造方法つい
て、実施例にもとづき詳細に説明する。
て、実施例にもとづき詳細に説明する。
【０００８】図１（ａ）に示すように、半導体基板（ｐ
型Ｓｉ）１０１上にゲート酸化膜１０２と窒化珪素膜１
１２と多結晶シリコンのゲート電極１１３を形成した
後、不純物イオン（ｐ+）１０４を約１０13 cm-2 イオ
ン注入法により注入する。次に図１（ｂ）に示すように
多結晶シリコンのゲート電極１１３の表面を熱酸化して
サイドウォール絶縁膜１０７を約3000Å形成する。この
熱酸化時に半導体基板１０１中に注入された不純物イオ
ンは活性化され、薄い不純物拡散層（ｎ-）１０６が形
成される。このように、サイドウォール絶縁膜７の成膜
は熱酸化法によるため、ＣＶＤ法とドライエッチング法
による従来の形成方法による場合に比べ膜厚のばらつき
が少なくかつその膜質も良質でトラップ準位も少ない。
このためこのようなサイドウォール絶縁膜１０７を用い
たＬＤＤ構造の半導体装置においては、そのＬＤＤ領域
の長さのばらつきも少なく大面積半導体基板上のトラン
ジスタ特性も均一でサイドウォール絶縁膜１０７内への
ホットキャリヤの注入も少なく高信頼性である。また、
従来例のようにゲート電極に接続する多結晶シリコン膜
を形成する必要がないため、工程が簡略化されるばかり
か、ソース・ドレイン両電極近傍の電界強度が緩和され
るためソース・ドレイン電極間の電気的耐圧も向上し、
半導体装置の微細化も可能となる。サイドウォール絶縁
膜１０７を形成した後、図１（ｃ）に示すように不純物
イオン（As+）１０８を約１０15cm-2イオン注入法によ
り注入し、窒素雰囲気中で熱処理をし濃い不純物拡散層
（ｎ+）１０９ 形成する。次に図２（ｄ）に示すよう
に、層間絶縁膜１１０をＣＶＤ法により500Å程度被着
させ、その後周知のフォトリソグラフィー法を用いてコ
ンタクト窓の開孔、アルミ配線１１１を形成し、半導体
装置を完成させる。このように、ゲート電極を多結晶シ
リコンで構成し、その一部を熱酸化することによってサ
イドウォール絶縁膜１０７を形成すれば、従来の製造方
法のようにサイドウォール絶縁膜を異方性のドライエッ
チングにより形成する必要もなく、サイドウォール絶縁
膜１０７の膜厚の制御も容易で工程の簡略化が可能であ
る。
型Ｓｉ）１０１上にゲート酸化膜１０２と窒化珪素膜１
１２と多結晶シリコンのゲート電極１１３を形成した
後、不純物イオン（ｐ+）１０４を約１０13 cm-2 イオ
ン注入法により注入する。次に図１（ｂ）に示すように
多結晶シリコンのゲート電極１１３の表面を熱酸化して
サイドウォール絶縁膜１０７を約3000Å形成する。この
熱酸化時に半導体基板１０１中に注入された不純物イオ
ンは活性化され、薄い不純物拡散層（ｎ-）１０６が形
成される。このように、サイドウォール絶縁膜７の成膜
は熱酸化法によるため、ＣＶＤ法とドライエッチング法
による従来の形成方法による場合に比べ膜厚のばらつき
が少なくかつその膜質も良質でトラップ準位も少ない。
このためこのようなサイドウォール絶縁膜１０７を用い
たＬＤＤ構造の半導体装置においては、そのＬＤＤ領域
の長さのばらつきも少なく大面積半導体基板上のトラン
ジスタ特性も均一でサイドウォール絶縁膜１０７内への
ホットキャリヤの注入も少なく高信頼性である。また、
従来例のようにゲート電極に接続する多結晶シリコン膜
を形成する必要がないため、工程が簡略化されるばかり
か、ソース・ドレイン両電極近傍の電界強度が緩和され
るためソース・ドレイン電極間の電気的耐圧も向上し、
半導体装置の微細化も可能となる。サイドウォール絶縁
膜１０７を形成した後、図１（ｃ）に示すように不純物
イオン（As+）１０８を約１０15cm-2イオン注入法によ
り注入し、窒素雰囲気中で熱処理をし濃い不純物拡散層
（ｎ+）１０９ 形成する。次に図２（ｄ）に示すよう
に、層間絶縁膜１１０をＣＶＤ法により500Å程度被着
させ、その後周知のフォトリソグラフィー法を用いてコ
ンタクト窓の開孔、アルミ配線１１１を形成し、半導体
装置を完成させる。このように、ゲート電極を多結晶シ
リコンで構成し、その一部を熱酸化することによってサ
イドウォール絶縁膜１０７を形成すれば、従来の製造方
法のようにサイドウォール絶縁膜を異方性のドライエッ
チングにより形成する必要もなく、サイドウォール絶縁
膜１０７の膜厚の制御も容易で工程の簡略化が可能であ
る。
【０００９】なお、本実施例においては不純物イオンの
注入を二回に分けて行ったが、図１（ａ）によって示し
たＬＤＤ領域構成のための低濃度の不純物注入を行わず
に、図１（ｃ）に示す高濃度の不純物注入を一回だけ行
うだけでもＬＤＤ構造の半導体装置を構成することは可
能である。それは、熱酸化法によって形成されたサイド
ウォール絶縁膜１０７がイオン注入の際のマスクとして
働き、サイドウォール絶縁膜１０７下に注入されるイオ
ン濃度を低減する効果があるためで、このような製造方
法によれば工程がより簡略化されうる。
注入を二回に分けて行ったが、図１（ａ）によって示し
たＬＤＤ領域構成のための低濃度の不純物注入を行わず
に、図１（ｃ）に示す高濃度の不純物注入を一回だけ行
うだけでもＬＤＤ構造の半導体装置を構成することは可
能である。それは、熱酸化法によって形成されたサイド
ウォール絶縁膜１０７がイオン注入の際のマスクとして
働き、サイドウォール絶縁膜１０７下に注入されるイオ
ン濃度を低減する効果があるためで、このような製造方
法によれば工程がより簡略化されうる。
【００１０】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、電気的特性に悪影響をおよぼし易い多結
晶シリコンのサイドウォール膜を形成しない簡略化され
た工程で、ソース・ドレイン電極間の電気的耐圧の高い
高信頼性で優れた均一の電気的特性を有するＬＤＤ構造
の半導体装置を大面積の半導体基板上に実現できるとい
う効果を有する。
の製造方法は、電気的特性に悪影響をおよぼし易い多結
晶シリコンのサイドウォール膜を形成しない簡略化され
た工程で、ソース・ドレイン電極間の電気的耐圧の高い
高信頼性で優れた均一の電気的特性を有するＬＤＤ構造
の半導体装置を大面積の半導体基板上に実現できるとい
う効果を有する。
【図１】（ａ）〜（ｄ）は本発明の半導体装置の製造方
法の一実施例を示す工程順断面図。
法の一実施例を示す工程順断面図。
【図２】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の一実施例を示す工程順断面図。
の一実施例を示す工程順断面図。
１０１ 半導体基板 １０２ ゲート酸化膜 １０３ ゲート電極 １０４ 不純物イオン（ｐ+） １０５ 極く薄い多結晶シリコン １０６ 薄い不純物拡散層（ｎ-） １０７ サイドウォール絶縁膜 １０８ 不純物イオン（As+） １０９ 濃い不純物拡散層（ｎ+） １１０ 層間絶縁膜 １１１ アルミ電極 １１２ 窒化珪素膜 １１３ 多結晶シリコンのゲート電極
Claims (1)
- 【請求項１】半導体基板上にゲート酸化膜と窒化シリコ
ン膜を形成した後多結晶シリコンからなるゲート電極を
形成する工程と、前記多結晶シリコンからなるゲート電
極を熱酸化してサイドウォール絶縁膜を形成する工程
と、前記多結晶シリコンからなるゲート電極と前記サイ
ドウォール絶縁膜をマスクにして前記半導体基板上に不
純物イオンを注入する工程を含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16602492A JPH0613400A (ja) | 1992-06-24 | 1992-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16602492A JPH0613400A (ja) | 1992-06-24 | 1992-06-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613400A true JPH0613400A (ja) | 1994-01-21 |
Family
ID=15823523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16602492A Pending JPH0613400A (ja) | 1992-06-24 | 1992-06-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613400A (ja) |
-
1992
- 1992-06-24 JP JP16602492A patent/JPH0613400A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652108B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US6136674A (en) | Mosfet with gate plug using differential oxide growth | |
| US6362085B1 (en) | Method for reducing gate oxide effective thickness and leakage current | |
| US20020000628A1 (en) | Semiconductor device and production method thereof | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US6162687A (en) | Method of manufacturing semiconductor device having oxide-nitride gate insulating layer | |
| JPH11103050A (ja) | 半導体装置及びその製造方法 | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| JP3681525B2 (ja) | 半導体装置の製造方法 | |
| KR100281135B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| KR100304503B1 (ko) | 반도체장치의 제조방법 | |
| JP2623902B2 (ja) | 半導体装置とその製造方法 | |
| JPH0613400A (ja) | 半導体装置の製造方法 | |
| US6979658B2 (en) | Method of fabricating a semiconductor device containing nitrogen in a gate oxide film | |
| JPS61234077A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JP2000232170A (ja) | 半導体装置およびその製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0348428A (ja) | 半導体装置 | |
| KR100266635B1 (ko) | 반도체산화막형성방법 | |
| JP2004207613A (ja) | 半導体装置及びその製造方法 | |
| JPH04137735A (ja) | 半導体装置およびその製造方法 |