JPH0613421A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0613421A JPH0613421A JP5048748A JP4874893A JPH0613421A JP H0613421 A JPH0613421 A JP H0613421A JP 5048748 A JP5048748 A JP 5048748A JP 4874893 A JP4874893 A JP 4874893A JP H0613421 A JPH0613421 A JP H0613421A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead
- chip
- wire
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/501—Inductive arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/203—Electrical connections
- H10W44/206—Wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
- H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】集積回路をワイヤボンディングする際におい
て、誘導性ノイズを生成することのない接続方法を提供
すること。 【構成】 本発明の集積回路装置は、回路基板３０上に
形成された集積回路と、前記集積回路を駆動するチップ
ドライバー５４と、前記集積回路の端子と前記チップド
ライバーとを接続する一対の電気信号駆動用出力リード
線５１、５２とを有し、前記一対のリード線は、互いに
同一の振幅で、符号が異なる信号を伝送することを特徴
とする。
て、誘導性ノイズを生成することのない接続方法を提供
すること。 【構成】 本発明の集積回路装置は、回路基板３０上に
形成された集積回路と、前記集積回路を駆動するチップ
ドライバー５４と、前記集積回路の端子と前記チップド
ライバーとを接続する一対の電気信号駆動用出力リード
線５１、５２とを有し、前記一対のリード線は、互いに
同一の振幅で、符号が異なる信号を伝送することを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に、複数のリード線を有する半導体集積回路装置
に関する。
し、特に、複数のリード線を有する半導体集積回路装置
に関する。
【０００２】
【従来の技術】集積回路の素子の実装密度が近年急速に
高まっている。このように素子の実装密度が大きくなる
と、それに関連するリード線の数も増加する。実際、２
５６本のリード線を有する集積回路も市販されている。
このようなリード線は、主にチップ駆動回路（外部の相
互接続を行うＩＣ出力）と、接地リターンと、電力線
と、他の信号線等である。一般的に、図１、２、３にお
いて、リード線１０がシリコンチップから出ており、図
１ではリードフレーム２０に、図２、３では回路基板３
０に接続されている。そして、これらのリード線１０
は、最小の間隔が０．００４インチで、その直径は最小
のもので０．００１インチで、その長さは０．１０イン
チである。一般的に、シリコンウェーハからリードフレ
ームあるいは回路ボードへの接続はワイヤボンディング
によりなされている。このリード線の長さはその機械的
設備により制限され、０．０４インチ以下にすることは
不可能である。しかし、このリード線の長さを減少させ
て、リード線のインダクタンスを減少させることが望ま
れている。
高まっている。このように素子の実装密度が大きくなる
と、それに関連するリード線の数も増加する。実際、２
５６本のリード線を有する集積回路も市販されている。
このようなリード線は、主にチップ駆動回路（外部の相
互接続を行うＩＣ出力）と、接地リターンと、電力線
と、他の信号線等である。一般的に、図１、２、３にお
いて、リード線１０がシリコンチップから出ており、図
１ではリードフレーム２０に、図２、３では回路基板３
０に接続されている。そして、これらのリード線１０
は、最小の間隔が０．００４インチで、その直径は最小
のもので０．００１インチで、その長さは０．１０イン
チである。一般的に、シリコンウェーハからリードフレ
ームあるいは回路ボードへの接続はワイヤボンディング
によりなされている。このリード線の長さはその機械的
設備により制限され、０．０４インチ以下にすることは
不可能である。しかし、このリード線の長さを減少させ
て、リード線のインダクタンスを減少させることが望ま
れている。
【０００３】チップ駆動回路により形成され、接地リー
ドに戻るＡＣ信号は共通の接地リード間に電位差を生成
する（このＡＣ信号はデジタル信号情報を含む）。同一
方向で急速に切り替えるチップ駆動回路を多数有する集
積回路においては（１６チップ駆動回路は１ナノ秒でス
イッチングし、さらに、３２チップ駆動回路も１ナノ秒
でスイッチングする）、このように接地電位差に差があ
ると、誘導ノイズの問題は重要である。すなわち、図４
において、誘導的遷位電位差は、集積回路４５の接地面
４２と集積回路間を接続する相互接続に関連する接地面
４１との差である。この接地面の間のポテンシャル電位
差は情報処理に際し、エラーを生成することがある。こ
れに対し、電力リードの誘導性ノイズの問題は電力変動
を減少するために、チップに極めて近接して配置される
バイパスキャパシターのために、それほど問題とはなら
ない。
ドに戻るＡＣ信号は共通の接地リード間に電位差を生成
する（このＡＣ信号はデジタル信号情報を含む）。同一
方向で急速に切り替えるチップ駆動回路を多数有する集
積回路においては（１６チップ駆動回路は１ナノ秒でス
イッチングし、さらに、３２チップ駆動回路も１ナノ秒
でスイッチングする）、このように接地電位差に差があ
ると、誘導ノイズの問題は重要である。すなわち、図４
において、誘導的遷位電位差は、集積回路４５の接地面
４２と集積回路間を接続する相互接続に関連する接地面
４１との差である。この接地面の間のポテンシャル電位
差は情報処理に際し、エラーを生成することがある。こ
れに対し、電力リードの誘導性ノイズの問題は電力変動
を減少するために、チップに極めて近接して配置される
バイパスキャパシターのために、それほど問題とはなら
ない。
【０００４】この接地電位の差は、チップ駆動回路切り
替えの数、即ち、接地リターンインダクタンス（貫通導
体４３、接地面４１、貫通導体７０、リード線１０、貫
通導体４４を含む）に比例し、接地リターンの数に反比
例する。かくして、誘導性接地電位は大きくなり、変化
の比率が増大し、その結果、データ速度の増加、また
は、立ち上がりＴｒの減少、電流差△Ｉの増加（立ち上
がり時間の間に発生する）とチップ駆動リードＮdの数
の増加と共にエラーが増加する。一般的に△ＩＮd／Ｔr
の値は１６ｍａ／ｎｓ以上で、エラー率は大きくなり、
３２ｍａ／ｎｓ以上になると、さらに問題となる。（ア
ナログ信号においては、このような数字は妥当である
が、ＩＣがアナログとデジタルの両方の回路を有する場
合にはデジタル要素からのエラーが支配的となる）
替えの数、即ち、接地リターンインダクタンス（貫通導
体４３、接地面４１、貫通導体７０、リード線１０、貫
通導体４４を含む）に比例し、接地リターンの数に反比
例する。かくして、誘導性接地電位は大きくなり、変化
の比率が増大し、その結果、データ速度の増加、また
は、立ち上がりＴｒの減少、電流差△Ｉの増加（立ち上
がり時間の間に発生する）とチップ駆動リードＮdの数
の増加と共にエラーが増加する。一般的に△ＩＮd／Ｔr
の値は１６ｍａ／ｎｓ以上で、エラー率は大きくなり、
３２ｍａ／ｎｓ以上になると、さらに問題となる。（ア
ナログ信号においては、このような数字は妥当である
が、ＩＣがアナログとデジタルの両方の回路を有する場
合にはデジタル要素からのエラーが支配的となる）
【０００５】この誘導性ノイズを減少する様々な方法が
試み得られている。例えば、非線形回路に関しでは、米
国特許第４３９８１０６号明細書で提案されている。さ
らに、ハンダバンプリードが提案され、少なくとも部分
的にインダクタンスを減少させることができる。このア
プローチにおいては、ハンダの小さなノードが集積回路
の上の電気接点に存在する。そして、このハンダに対応
するノードがプリント回路基板にも存在する。このハン
ダバンプの整合とリフローが、複数の比較的低インピー
ダンス接続を形成する。しかし、このハンダバンプの使
用及び近年採用されている技術は、従来のワイヤボンデ
ィングよりも高価で、従来のワイヤボンドの信頼性まで
達成することができない。
試み得られている。例えば、非線形回路に関しでは、米
国特許第４３９８１０６号明細書で提案されている。さ
らに、ハンダバンプリードが提案され、少なくとも部分
的にインダクタンスを減少させることができる。このア
プローチにおいては、ハンダの小さなノードが集積回路
の上の電気接点に存在する。そして、このハンダに対応
するノードがプリント回路基板にも存在する。このハン
ダバンプの整合とリフローが、複数の比較的低インピー
ダンス接続を形成する。しかし、このハンダバンプの使
用及び近年採用されている技術は、従来のワイヤボンデ
ィングよりも高価で、従来のワイヤボンドの信頼性まで
達成することができない。
【０００６】
【発明が解決しようとする課題】従って、本発明は集積
回路をワイヤボンディングする際において、誘導性ノイ
ズを生成することのない接続方法を提供しようとするも
のである。
回路をワイヤボンディングする際において、誘導性ノイ
ズを生成することのない接続方法を提供しようとするも
のである。
【０００７】
【課題を解決するための手段】本発明はインダクタンス
に関連するエラーを減少するために、チップ駆動リード
線（一次リード線５１）と集積回路に接続される対応リ
ード線（二次リード線５２）とを有する。このチップ駆
動リード線は、出力信号を伝播する線（これは接地線、
あるいは入力信号のみ、あるいは電力供給線を含まな
い）で、ここで、チップ駆動リード線を駆動する回路
は、信号立ち上がり時間の二倍以内に、出力信号を少な
くとも８本の他のリード線に付加するように、信号を付
加する。信号がリード線に付加するこの時間は、最大振
幅の１０％に到達する時間である。各二次リード線は集
積回路内で内部的に接続されて、いつでも二次リード線
を流れる電流は同一の振幅であるが、逆符号の信号で、
これはＡＣ電流が一次リード線を流れる際にも起きる。
ペア線の各リード線は、互いに、あるいは接地線から所
定距離離間して保持され、このペア線により得られたイ
ンピーダンスは、回路の他の部分のインピーダンスに適
合する。このペア線は、更に、他のＩＣのような相互接
続装置内のチップレシーバに接続される。
に関連するエラーを減少するために、チップ駆動リード
線（一次リード線５１）と集積回路に接続される対応リ
ード線（二次リード線５２）とを有する。このチップ駆
動リード線は、出力信号を伝播する線（これは接地線、
あるいは入力信号のみ、あるいは電力供給線を含まな
い）で、ここで、チップ駆動リード線を駆動する回路
は、信号立ち上がり時間の二倍以内に、出力信号を少な
くとも８本の他のリード線に付加するように、信号を付
加する。信号がリード線に付加するこの時間は、最大振
幅の１０％に到達する時間である。各二次リード線は集
積回路内で内部的に接続されて、いつでも二次リード線
を流れる電流は同一の振幅であるが、逆符号の信号で、
これはＡＣ電流が一次リード線を流れる際にも起きる。
ペア線の各リード線は、互いに、あるいは接地線から所
定距離離間して保持され、このペア線により得られたイ
ンピーダンスは、回路の他の部分のインピーダンスに適
合する。このペア線は、更に、他のＩＣのような相互接
続装置内のチップレシーバに接続される。
【０００８】このようにして、各チップ駆動回路の第１
リード線５１の電流は、関連する第２リード５２に戻
る。それ故に、接地インダクタンスを有する共通接地リ
ード（貫通導体と接地面）を介して戻る電流は存在しな
いか、あるいは、存在しても極めて少ない。このよう
に、１本のリード線を各チップドライバに追加すること
により、全体のリード線の数はそれほど増加しない。か
くして、複雑な構成をとること無しに、誘導性ノイズか
ら発生するエラーは極めて減少し、従来のワイヤボンド
技術が使用できる。実際、立ち上がり時間が１００ｐｓ
の１６０ｍａの全駆動回路信号にとって、誘導性ノイズ
から発生する信号エラーは、各チップドライバ回路に対
し、マッチングリード線（第２リード）を有さない素子
とは対照的に、ほとんどない。３２ビット／１ワードを
ベースにしたデジタル技術に必要とされる多くのチップ
ドライバ５４を同時切り替えることができる。副産物と
して、本発明はクロストークを減少させ、ノイズ不感受
性を増加させる。
リード線５１の電流は、関連する第２リード５２に戻
る。それ故に、接地インダクタンスを有する共通接地リ
ード（貫通導体と接地面）を介して戻る電流は存在しな
いか、あるいは、存在しても極めて少ない。このよう
に、１本のリード線を各チップドライバに追加すること
により、全体のリード線の数はそれほど増加しない。か
くして、複雑な構成をとること無しに、誘導性ノイズか
ら発生するエラーは極めて減少し、従来のワイヤボンド
技術が使用できる。実際、立ち上がり時間が１００ｐｓ
の１６０ｍａの全駆動回路信号にとって、誘導性ノイズ
から発生する信号エラーは、各チップドライバ回路に対
し、マッチングリード線（第２リード）を有さない素子
とは対照的に、ほとんどない。３２ビット／１ワードを
ベースにしたデジタル技術に必要とされる多くのチップ
ドライバ５４を同時切り替えることができる。副産物と
して、本発明はクロストークを減少させ、ノイズ不感受
性を増加させる。
【０００９】
【実施例】インダクタンスに関連するエラーは、集積回
路のチップ駆動リードに一対の第１リード５１、第２リ
ード５２を追加することにより減少できる。これらのリ
ード線は一次リード線と二次リード線とも称する。この
一次リード線５１と二次リード５２線は、従来の集積回
路においては、駆動信号伝送リードと考えられる（この
リード線は、例えば、電力リード、接地リード、入力信
号のみ用のリードに対して、外部相互接続を行う）。二
次リード線５２は、相補的ＡＣ電流を伝送するよう駆動
され、この相補的ＡＣ電流とは、一次リード線と同一の
振幅で、符号が反対のものを指す。本明細書において、
ＡＣ電流とはデジタル信号をも含む意味で広義に解釈さ
れたい。一次リード線５１と二次リード線５２は、集積
回路の駆動リード線から相互接続路を介して、他の集積
回路のチップ受信回路にまで接続されている。
路のチップ駆動リードに一対の第１リード５１、第２リ
ード５２を追加することにより減少できる。これらのリ
ード線は一次リード線と二次リード線とも称する。この
一次リード線５１と二次リード５２線は、従来の集積回
路においては、駆動信号伝送リードと考えられる（この
リード線は、例えば、電力リード、接地リード、入力信
号のみ用のリードに対して、外部相互接続を行う）。二
次リード線５２は、相補的ＡＣ電流を伝送するよう駆動
され、この相補的ＡＣ電流とは、一次リード線と同一の
振幅で、符号が反対のものを指す。本明細書において、
ＡＣ電流とはデジタル信号をも含む意味で広義に解釈さ
れたい。一次リード線５１と二次リード線５２は、集積
回路の駆動リード線から相互接続路を介して、他の集積
回路のチップ受信回路にまで接続されている。
【００１０】二次リード線５２に相補的信号を生成する
駆動メカニズムは公知である。例えば、MECL SYSTEM DE
DIGN HANDBOOK（「モトローラ半導体製品」、１９８０
年５月）に記載されているように、一般的な集積回路駆
動装置は対応する反転信号を生成する必要があり、それ
らは多くのＩＣ（すなわちバランスドライバ５４）内の
に存在するが、これらは誘導性ノイズを減少する目的に
は使用されていない。かくして、これらの駆動回路は、
一次出力と二次出力とを生成する。この駆動回路は一次
リード線５１にパルス状の信号を二次リード線５２上に
一次信号と同一振幅で１８０度位相の異なる対応するパ
ルス状の出力を生成する。
駆動メカニズムは公知である。例えば、MECL SYSTEM DE
DIGN HANDBOOK（「モトローラ半導体製品」、１９８０
年５月）に記載されているように、一般的な集積回路駆
動装置は対応する反転信号を生成する必要があり、それ
らは多くのＩＣ（すなわちバランスドライバ５４）内の
に存在するが、これらは誘導性ノイズを減少する目的に
は使用されていない。かくして、これらの駆動回路は、
一次出力と二次出力とを生成する。この駆動回路は一次
リード線５１にパルス状の信号を二次リード線５２上に
一次信号と同一振幅で１８０度位相の異なる対応するパ
ルス状の出力を生成する。
【００１１】一次リード線５１と二次リード線５２の形
状は、電気システムのそれにマッチするインピーダンス
を生成するよう保持される。今日、バランスインピーダ
ンスは９０−１１０オームの範囲に限定されている。一
次／二次線対のインピーダンスは、これらリード線の分
離と接地電位に保持されている導体に対する各リード線
の分離に依存する。一般的に、プリント回路基板、ある
いはプリント回路基板の接地面４１は、例えば、マイク
ロスクリップ伝送ラインを形成するよう接地点で保持さ
れる。それ故に、このインピーダンスは主に一次リード
線５１と二次リード線５２との間のスペース５６とプリ
ント回路基板の接地面からの高さに依存する。一般的に
インピーダンスは以下の式により決定される。
状は、電気システムのそれにマッチするインピーダンス
を生成するよう保持される。今日、バランスインピーダ
ンスは９０−１１０オームの範囲に限定されている。一
次／二次線対のインピーダンスは、これらリード線の分
離と接地電位に保持されている導体に対する各リード線
の分離に依存する。一般的に、プリント回路基板、ある
いはプリント回路基板の接地面４１は、例えば、マイク
ロスクリップ伝送ラインを形成するよう接地点で保持さ
れる。それ故に、このインピーダンスは主に一次リード
線５１と二次リード線５２との間のスペース５６とプリ
ント回路基板の接地面からの高さに依存する。一般的に
インピーダンスは以下の式により決定される。
【数１】 ここで、ｔ0＝導体の高さ、Ｗ＝導体の幅、ｓ0＝一次導
体と二次導体との間のスペース、ｒ0＝Ｗ＋ｓ0、ｈ＝接
地面の高さ＋ｔ0／２、ｄ＝２ｈ、ｐ＝２（Ｗ＋ｔ0）、
εr＝比誘電体率。一般的に、Ｗ＝６ミル、ｔ0＝０．５
ミル、ｓ0＝４ミル、εr＝４．２で、接地面からのこれ
ら導体の高さは５−２０ミルの範囲で、インピーダンス
を所定の範囲内におさめる。尚、ミルは１／１０００イ
ンチである。
体と二次導体との間のスペース、ｒ0＝Ｗ＋ｓ0、ｈ＝接
地面の高さ＋ｔ0／２、ｄ＝２ｈ、ｐ＝２（Ｗ＋ｔ0）、
εr＝比誘電体率。一般的に、Ｗ＝６ミル、ｔ0＝０．５
ミル、ｓ0＝４ミル、εr＝４．２で、接地面からのこれ
ら導体の高さは５−２０ミルの範囲で、インピーダンス
を所定の範囲内におさめる。尚、ミルは１／１０００イ
ンチである。
【００１２】各一次駆動回路信号リードは、対応する二
次信号リードを有する必要がある。すなわち、二次リー
ドに印加される信号は、一次リードのそれと対応するも
の（同一振幅、反転符号）である。この関連二次リード
線を用いることにより、少なくとも２０％、好ましくは
５０％、最大９０％までの同時切り替えノイズにより誘
起されるエラーを減少させることができる。それ故に、
３２本一次リード線と３０本の二次リード線を用いると
（かくして２本の無バランスドライバ５７になり）、９
４％がエラーの減少に作用する。同様に３２本の一次リ
ード線と（各リード線は１０ｍａのデジタル信号を伝送
し）、そして３２本の二次リード線は（それぞれ９ｍａ
のデジタル信号を伝送する）と９０％の保証が得られ
た。従って、対応一次リード線は正確にまねる二次ＡＣ
電流に加えて、一次リード線よりも少ない二次リード線
を追加することにより、精度を向上させることができ
る。
次信号リードを有する必要がある。すなわち、二次リー
ドに印加される信号は、一次リードのそれと対応するも
の（同一振幅、反転符号）である。この関連二次リード
線を用いることにより、少なくとも２０％、好ましくは
５０％、最大９０％までの同時切り替えノイズにより誘
起されるエラーを減少させることができる。それ故に、
３２本一次リード線と３０本の二次リード線を用いると
（かくして２本の無バランスドライバ５７になり）、９
４％がエラーの減少に作用する。同様に３２本の一次リ
ード線と（各リード線は１０ｍａのデジタル信号を伝送
し）、そして３２本の二次リード線は（それぞれ９ｍａ
のデジタル信号を伝送する）と９０％の保証が得られ
た。従って、対応一次リード線は正確にまねる二次ＡＣ
電流に加えて、一次リード線よりも少ない二次リード線
を追加することにより、精度を向上させることができ
る。
【００１３】
【発明の効果】以上述べたごとく、本発明によれば二次
リード線を追加することにより、エラーを減少させるこ
とができる。
リード線を追加することにより、エラーを減少させるこ
とができる。
【図１】素子の間に接点を形成するためにリード線１０
とリードフレーム２０との接続方法を示す側面図であ
る。
とリードフレーム２０との接続方法を示す側面図であ
る。
【図２】リード線１０と回路基板３０との接続状態を示
す図である。
す図である。
【図３】リード線１０と回路基板３０との接続状態を示
す図である。
す図である。
【図４】二次リード線を持たない従来の半導体集積回路
装置の斜視図である。
装置の斜視図である。
【図５】本発明による二次リード線を有する半導体集積
回路装置の斜視図である。
回路装置の斜視図である。
１０ リード線 ２０ リードフレーム ３０ 回路基板 ４１ 接地面 ４２ 接地面 ４３ 貫通導体 ４４ 貫通導体 ４５ 集積回路 ５１ 第１リード ５２ 第２リード ５４ チップドライバ ５６ スペース ５７ チップドライバ ６０ マルチチップモジュール ７０ 貫通導体
Claims (2)
- 【請求項１】 回路基板（３０）上に形成された集積回
路と、 前記集積回路を駆動するチップドライバー（５４）と、 前記集積回路の端子と前記チップドライバーとを接続す
る一対の電気信号駆動用出力リード線（５１、５２）と
を有する集積回路装置において、 前記一対のリード線は、互いに同一の振幅で、符号が異
なる信号を伝送することを特徴とする集積回路装置。 - 【請求項２】 前記一対リード線は、それぞれチップド
ライバー（５４）の正信号ポートと反転信号ポートから
取り出されることを特徴とする請求項１の集積回路装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84113992A | 1992-02-25 | 1992-02-25 | |
| US841139 | 1992-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613421A true JPH0613421A (ja) | 1994-01-21 |
| JP2591576B2 JP2591576B2 (ja) | 1997-03-19 |
Family
ID=25284121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5048748A Expired - Lifetime JP2591576B2 (ja) | 1992-02-25 | 1993-02-16 | 集積回路装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5329170A (ja) |
| EP (1) | EP0558226B1 (ja) |
| JP (1) | JP2591576B2 (ja) |
| KR (1) | KR100260664B1 (ja) |
| DE (1) | DE69330411T2 (ja) |
| TW (1) | TW214631B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016524338A (ja) * | 2013-07-03 | 2016-08-12 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | 低電磁干渉配線を有するダイパッケージ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761049A (en) * | 1994-09-19 | 1998-06-02 | Hitachi, Ltd. | Inductance cancelled condenser implemented apparatus |
| US6452442B1 (en) | 1995-12-04 | 2002-09-17 | Intel Corporation | Apparatus for obtaining noise immunity in electrical circuits |
| DE19927285C2 (de) * | 1999-06-15 | 2003-05-22 | Eupec Gmbh & Co Kg | Niederinduktives Halbleiterbauelement |
| TW200501580A (en) * | 2003-06-23 | 2005-01-01 | Mitac Technology Corp | Offset circuit for constraining electromagnetic interference and operation method thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3383618A (en) * | 1966-03-10 | 1968-05-14 | Bell Telephone Labor Inc | Suppression of intermodulation distortion |
| US3584235A (en) * | 1968-10-18 | 1971-06-08 | Bell Telephone Labor Inc | Video defect eliminator |
| US4398106A (en) * | 1980-12-19 | 1983-08-09 | International Business Machines Corporation | On-chip Delta-I noise clamping circuit |
| DE3787137T2 (de) * | 1986-02-07 | 1993-12-09 | Fujitsu Ltd | Halbleiteranordnung. |
| US4816984A (en) * | 1987-02-06 | 1989-03-28 | Siemens Aktiengesellschaft | Bridge arm with transistors and recovery diodes |
| US5006820A (en) * | 1989-07-03 | 1991-04-09 | Motorola, Inc. | Low reflection input configuration for integrated circuit packages |
-
1992
- 1992-04-10 TW TW081102783A patent/TW214631B/zh active
-
1993
- 1993-02-16 JP JP5048748A patent/JP2591576B2/ja not_active Expired - Lifetime
- 1993-02-17 EP EP93301117A patent/EP0558226B1/en not_active Expired - Lifetime
- 1993-02-17 DE DE69330411T patent/DE69330411T2/de not_active Expired - Lifetime
- 1993-02-22 KR KR1019930002428A patent/KR100260664B1/ko not_active Expired - Lifetime
- 1993-12-13 US US08/166,342 patent/US5329170A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016524338A (ja) * | 2013-07-03 | 2016-08-12 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | 低電磁干渉配線を有するダイパッケージ |
| US9824997B2 (en) | 2013-07-03 | 2017-11-21 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Die package with low electromagnetic interference interconnection |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69330411T2 (de) | 2002-05-29 |
| EP0558226A2 (en) | 1993-09-01 |
| TW214631B (ja) | 1993-10-11 |
| DE69330411D1 (de) | 2001-08-16 |
| EP0558226B1 (en) | 2001-07-11 |
| KR930018710A (ko) | 1993-09-22 |
| US5329170A (en) | 1994-07-12 |
| KR100260664B1 (ko) | 2000-07-01 |
| EP0558226A3 (ja) | 1994-03-23 |
| JP2591576B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212403A (en) | Integrated circuit device having an ic chip mounted on the wiring substrate and having suitable mutual connections between internal circuits | |
| US7768790B2 (en) | Electronic circuit | |
| US8036284B2 (en) | Method and apparatus for transmitting data with reduced coupling noise | |
| US6621155B1 (en) | Integrated circuit device having stacked dies and impedance balanced transmission lines | |
| EP2427825A1 (en) | Configurable, power supply voltage referenced single-ended signaling with esd protection | |
| KR950007088A (ko) | 소형 고주파 회로용 상호접속 구조 | |
| JPH0477469B2 (ja) | ||
| JP2591576B2 (ja) | 集積回路装置 | |
| US5519353A (en) | Balanced driver circuit for eliminating inductive noise | |
| US20050104649A1 (en) | Semiconductor device | |
| KR910002302B1 (ko) | 반도체 장치 | |
| US8570075B2 (en) | Gate driver with digital ground | |
| US5966293A (en) | Minimal length computer backplane | |
| US11335661B2 (en) | Wire bonding structure | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| JP2005159111A (ja) | マルチチップ型半導体装置 | |
| US6366131B1 (en) | System and method for increasing a drive signal and decreasing a pin count | |
| US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
| JP2793455B2 (ja) | 高周波用ｉｃ | |
| JP2000068443A (ja) | 積層型半導体装置のスタック構造 | |
| JP3387988B2 (ja) | 配線基板及び半導体モジュール | |
| JP2617013B2 (ja) | リードフレーム | |
| JPH0668942A (ja) | カードエッジコネクタ | |
| JP3339582B2 (ja) | 信号伝送装置 | |
| JPH0689963A (ja) | Ｉｃ用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 17 |