JPH0613873A - 電流分割器及びそのような電流分割器を複数有する集積回路 - Google Patents
電流分割器及びそのような電流分割器を複数有する集積回路Info
- Publication number
- JPH0613873A JPH0613873A JP5045675A JP4567593A JPH0613873A JP H0613873 A JPH0613873 A JP H0613873A JP 5045675 A JP5045675 A JP 5045675A JP 4567593 A JP4567593 A JP 4567593A JP H0613873 A JPH0613873 A JP H0613873A
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- integrated circuit
- current divider
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using field-effect transistors [FET]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】 第１の信号電流を第２及び第３の信号電流に
線形に分割する電流分割器を提供する。 【構成】 この電流分割器は、第１の信号電流(Ii10)を
通過させる第１の端子(I10)と、第２の信号電流(Io11)
を通過させると共に第１の電位を受ける第２の端子(O1
1)と、第３の信号電流(Io12)を通過させると共に第２の
電位をうける第３の端子(O12)と、第１及び第２のMOSト
ランジスタ(M1、M2)とを有する。第１及び第２のMOSト
ランジスタの制御電極は、当該電流分割器の第１の能動
状態の間にこれらトランジスタを導通させるべく、基準
電圧(Rv10)を入力する基準端子(R10)に結合される。第
１のトランジスタ(M1)の主電流通路は第１の端子(I10)
と第２の端子(O11)との間に結合され、第２のトランジ
スタ(M2)の主電流通路は第１の端子(I10)と第３の端子
(O12)との間に結合される。当該電流分割器によれば、
使用されるMOSトランジスタの寸法に応じた信号電流の
分割がなされる。
線形に分割する電流分割器を提供する。 【構成】 この電流分割器は、第１の信号電流(Ii10)を
通過させる第１の端子(I10)と、第２の信号電流(Io11)
を通過させると共に第１の電位を受ける第２の端子(O1
1)と、第３の信号電流(Io12)を通過させると共に第２の
電位をうける第３の端子(O12)と、第１及び第２のMOSト
ランジスタ(M1、M2)とを有する。第１及び第２のMOSト
ランジスタの制御電極は、当該電流分割器の第１の能動
状態の間にこれらトランジスタを導通させるべく、基準
電圧(Rv10)を入力する基準端子(R10)に結合される。第
１のトランジスタ(M1)の主電流通路は第１の端子(I10)
と第２の端子(O11)との間に結合され、第２のトランジ
スタ(M2)の主電流通路は第１の端子(I10)と第３の端子
(O12)との間に結合される。当該電流分割器によれば、
使用されるMOSトランジスタの寸法に応じた信号電流の
分割がなされる。
Description
【０００１】
【産業上の利用分野】本発明は、第１の信号電流を第２
及び第３の信号電流に分割する電流分割器に係り、更に
詳細には上記のような電流分割器であって、前記第１の
信号電流を通過させる第１の端子と、前記第２の信号電
流を通過させると共に第１の電位を受ける第２の端子
と、前記第３信号電流を通過させると共に第２の電位を
受ける第３の端子と、前記第１の端子と前記第２の端子
との間に結合された少なくとも１個の第１の素子と、前
記第１の端子と前記第３の端子との間に結合された少な
くとも１個の第２の素子とを有するような電流分割器に
関する。
及び第３の信号電流に分割する電流分割器に係り、更に
詳細には上記のような電流分割器であって、前記第１の
信号電流を通過させる第１の端子と、前記第２の信号電
流を通過させると共に第１の電位を受ける第２の端子
と、前記第３信号電流を通過させると共に第２の電位を
受ける第３の端子と、前記第１の端子と前記第２の端子
との間に結合された少なくとも１個の第１の素子と、前
記第１の端子と前記第３の端子との間に結合された少な
くとも１個の第２の素子とを有するような電流分割器に
関する。
【０００２】また、本発明は上記のような電流分割器を
複数有するような集積回路にも関する。
複数有するような集積回路にも関する。
【０００３】本明細書において、信号電流とは電流分割
器に供給される入力電流の結果生じる電流と理解された
い。この場合、前記第１及び第２の素子は各信号電流以
外に前記第１及び第２の電位によるバイアス電流を帯び
る。
器に供給される入力電流の結果生じる電流と理解された
い。この場合、前記第１及び第２の素子は各信号電流以
外に前記第１及び第２の電位によるバイアス電流を帯び
る。
【０００４】このような電流分割器は集積回路に通常用
いて好適であり、これら集積回路は例えば音量調整叉は
デジタル／アナログ変換器として構成される。
いて好適であり、これら集積回路は例えば音量調整叉は
デジタル／アナログ変換器として構成される。
【０００５】
【従来の技術】上記第１及び第２の素子が第１及び第２
の抵抗を用いて実現されるような電流分割器は一般に知
られている。第１及び第２の抵抗を用いて構成された上
記電流分割器においては、第１の端子に供給され第１の
信号電流に対応する入力電流が、これら第１及び第２の
抵抗により表される抵抗値により示される比に従って分
割される。
の抵抗を用いて実現されるような電流分割器は一般に知
られている。第１及び第２の抵抗を用いて構成された上
記電流分割器においては、第１の端子に供給され第１の
信号電流に対応する入力電流が、これら第１及び第２の
抵抗により表される抵抗値により示される比に従って分
割される。
【０００６】第１及び第２の抵抗により実現される電流
分割器の欠点は、集積回路においてはこれら抵抗器が比
較的大きな半導体面積を占めてしまい、寄生効果により
影響を受ける抵抗値が通常非線形且つ比較的不正確な電
流分割を行うということにある。上記の寄生効果は、特
に、各信号電流をスイッチするトランジスタスイッチが
第１及び第２の両抵抗と直列に結合され、該スイッチが
上記の各信号電流に依存して変化するようなコンダクタ
ンスを呈する場合に発生する。
分割器の欠点は、集積回路においてはこれら抵抗器が比
較的大きな半導体面積を占めてしまい、寄生効果により
影響を受ける抵抗値が通常非線形且つ比較的不正確な電
流分割を行うということにある。上記の寄生効果は、特
に、各信号電流をスイッチするトランジスタスイッチが
第１及び第２の両抵抗と直列に結合され、該スイッチが
上記の各信号電流に依存して変化するようなコンダクタ
ンスを呈する場合に発生する。
【０００７】
【発明の目的及び概要】従って、本発明の目的はコンパ
クトな回路で略線形且つ比較的高精度の電流分割を実現
することができ、これにより電流分割の際に発生する影
響を受けずに各信号電流を切り換えることを可能にする
ような電流分割器を提供することにある。
クトな回路で略線形且つ比較的高精度の電流分割を実現
することができ、これにより電流分割の際に発生する影
響を受けずに各信号電流を切り換えることを可能にする
ような電流分割器を提供することにある。
【０００８】本発明による電流分割器は、本明細書の冒
頭で述べたような構成の電流分割器において、前記第１
の素子が制御電極と主電流通路とを有する第１のMOSト
ランジスタを用いて構成され、前記第２の素子が制御電
極と主電流通路とを有する第２のMOSトランジスタを用
いて構成され、前記第１及び第２のMOSトランジスタの
各制御電極が当該電流分割器の第１の能動状態の間にこ
れら第１及び第２のMOSトランジスタを導通状態にする
ために第１の基準電圧を入力する第１の基準端子に結合
され、前記第１のMOSトランジスタの主電流通路が前記
第１の端子と前記第２の端子との間に結合され、前記第
２のMOSトランジスタの主電流通路が前記第１の端子と
前記第３の端子との間に結合されていることを特徴とし
ている。本明細書において電流分割器の能動状態とは、
当該電流分割器が入力電流の電流分割を実施できるよう
な状態にある場合を意味すると理解されたい。上述した
特徴の電流分割器においては、このことは上記第１の能
動状態が第１及び第２のMOSトランジスタの導通状態に
対応することを意味する。何故なら、第１叉は第２のMO
Sトランジスタがオフ状態であれば、電流分割は不可能
であるからである。本発明は、MOSトランジスタの主電
流通路は本来対称性を呈し、当該電流分割器はこの対称
性に基づいて電流分割を行い、この電圧分割が第１の端
子に供給される入力電流及び各端子の電位とは独立であ
るという認識に基づいている。上記特徴の当該電流分割
器により実現される電流分割は、MOSトランジスタがそ
の主電流通路の両端間の電圧と同主電流通路を流れる電
流との間で非線形な関係を呈するが、当該電流分割器に
よりなされる電流分割は略線形であるという点で特に驚
くべきものである。
頭で述べたような構成の電流分割器において、前記第１
の素子が制御電極と主電流通路とを有する第１のMOSト
ランジスタを用いて構成され、前記第２の素子が制御電
極と主電流通路とを有する第２のMOSトランジスタを用
いて構成され、前記第１及び第２のMOSトランジスタの
各制御電極が当該電流分割器の第１の能動状態の間にこ
れら第１及び第２のMOSトランジスタを導通状態にする
ために第１の基準電圧を入力する第１の基準端子に結合
され、前記第１のMOSトランジスタの主電流通路が前記
第１の端子と前記第２の端子との間に結合され、前記第
２のMOSトランジスタの主電流通路が前記第１の端子と
前記第３の端子との間に結合されていることを特徴とし
ている。本明細書において電流分割器の能動状態とは、
当該電流分割器が入力電流の電流分割を実施できるよう
な状態にある場合を意味すると理解されたい。上述した
特徴の電流分割器においては、このことは上記第１の能
動状態が第１及び第２のMOSトランジスタの導通状態に
対応することを意味する。何故なら、第１叉は第２のMO
Sトランジスタがオフ状態であれば、電流分割は不可能
であるからである。本発明は、MOSトランジスタの主電
流通路は本来対称性を呈し、当該電流分割器はこの対称
性に基づいて電流分割を行い、この電圧分割が第１の端
子に供給される入力電流及び各端子の電位とは独立であ
るという認識に基づいている。上記特徴の当該電流分割
器により実現される電流分割は、MOSトランジスタがそ
の主電流通路の両端間の電圧と同主電流通路を流れる電
流との間で非線形な関係を呈するが、当該電流分割器に
よりなされる電流分割は略線形であるという点で特に驚
くべきものである。
【０００９】本発明による電流分割器の上記の特性は、
後で図面を参照して導出する原理により検証する。上述
した特徴を得るための要件は、前記第１及び第２のMOS
トランジスタが同一の制御電極電位を有し導通状態にあ
るということである。本発明による電流分割器は第１の
基準電圧によりこの要件を満たし、この第１の基準電圧
により電流分割中に発生する影響を受けることなく各信
号電流をスイッチすることを可能にする。上述した原理
は上記特徴以外に、本発明による電流分割器によりなさ
れる電流分割が当該電流分割器を構成するMOSトランジ
スタの寸法のみに依存することも検証する。かくして、
これらの寸法を任意に選定することが可能である。この
ように、電流分割は当該電流分割器を構成するMOSトラ
ンジスタの寸法の比にのみ依存し、この比は今日の技術
によれば高い精度で得ることができるから、本発明によ
る電流分割器は上記の寸法を任意に選定することにより
比較的正確な電流分割を得ることができるのみならず、
コンパクトな回路を実現することもできる。当該電流分
割器のMOSトランジスタの寸法が同一である場合は、第
１の信号電流に対応する入力電流は略線形な形で第２及
び第３の信号電流に分割され、この結果本発明による電
流分割器は特に集積回路に有利な回路となる。
後で図面を参照して導出する原理により検証する。上述
した特徴を得るための要件は、前記第１及び第２のMOS
トランジスタが同一の制御電極電位を有し導通状態にあ
るということである。本発明による電流分割器は第１の
基準電圧によりこの要件を満たし、この第１の基準電圧
により電流分割中に発生する影響を受けることなく各信
号電流をスイッチすることを可能にする。上述した原理
は上記特徴以外に、本発明による電流分割器によりなさ
れる電流分割が当該電流分割器を構成するMOSトランジ
スタの寸法のみに依存することも検証する。かくして、
これらの寸法を任意に選定することが可能である。この
ように、電流分割は当該電流分割器を構成するMOSトラ
ンジスタの寸法の比にのみ依存し、この比は今日の技術
によれば高い精度で得ることができるから、本発明によ
る電流分割器は上記の寸法を任意に選定することにより
比較的正確な電流分割を得ることができるのみならず、
コンパクトな回路を実現することもできる。当該電流分
割器のMOSトランジスタの寸法が同一である場合は、第
１の信号電流に対応する入力電流は略線形な形で第２及
び第３の信号電流に分割され、この結果本発明による電
流分割器は特に集積回路に有利な回路となる。
【００１０】本発明による電流分割器の第１の実施例
は、当該電流分割器が各々が制御電極と主電流通路とを
有する１個以上の他のMOSトランジスタを更に具備し、
これら他のMOSトランジスタの各制御電極が当該電流分
割器の前記第１の能動状態の間にこれら１個以上の他の
MOSトランジスタを導通状態にするために前記第１の基
準電圧を入力する第１の基準端子に結合され、前記１個
以上の他のMOSトランジスタの各主電流通路が前記第１
のMOSトランジスタの主電流通路と前記第２の端子との
間に直列に結合されていることを特徴としている。上記
の他のMOSトランジスタの制御電極が第１の基準電圧を
入力する基準端子に結合されているので、当該電流分割
器のMOSトランジスタは前記第１の能動状態において導
通状態になる。この導通状態の結果、第１の端子に供給
され前記第１の信号電流に対応する入力電流は、第１及
び第２の端子間に結合されたMOSトランジスタの寸法と
第１及び第３の端子間に結合されたMOSトランジスタの
寸法との比に依存して分割される。当該電流分割器にお
けるMOSトランジスタの寸法が等しい場合は、上記の他
のMOSトランジスタは第１のMOSトランジスタの主電流通
路の延長となるのみで、この延長の結果第２の信号電流
と第３の信号電流との間の比は第１の端子と第２の端子
との間のMOSトランジスタの数と第１の端子と第３の端
子との間のMOSトランジスタの数との比に逆比例する。
このように、当該電流分割器により実現される電流分割
は単位MOSトランジスタを用いて比較的簡単に且つ正確
に所望の値に設定することができる。
は、当該電流分割器が各々が制御電極と主電流通路とを
有する１個以上の他のMOSトランジスタを更に具備し、
これら他のMOSトランジスタの各制御電極が当該電流分
割器の前記第１の能動状態の間にこれら１個以上の他の
MOSトランジスタを導通状態にするために前記第１の基
準電圧を入力する第１の基準端子に結合され、前記１個
以上の他のMOSトランジスタの各主電流通路が前記第１
のMOSトランジスタの主電流通路と前記第２の端子との
間に直列に結合されていることを特徴としている。上記
の他のMOSトランジスタの制御電極が第１の基準電圧を
入力する基準端子に結合されているので、当該電流分割
器のMOSトランジスタは前記第１の能動状態において導
通状態になる。この導通状態の結果、第１の端子に供給
され前記第１の信号電流に対応する入力電流は、第１及
び第２の端子間に結合されたMOSトランジスタの寸法と
第１及び第３の端子間に結合されたMOSトランジスタの
寸法との比に依存して分割される。当該電流分割器にお
けるMOSトランジスタの寸法が等しい場合は、上記の他
のMOSトランジスタは第１のMOSトランジスタの主電流通
路の延長となるのみで、この延長の結果第２の信号電流
と第３の信号電流との間の比は第１の端子と第２の端子
との間のMOSトランジスタの数と第１の端子と第３の端
子との間のMOSトランジスタの数との比に逆比例する。
このように、当該電流分割器により実現される電流分割
は単位MOSトランジスタを用いて比較的簡単に且つ正確
に所望の値に設定することができる。
【００１１】本発明による電流分割器の第２の実施例
は、当該電流分割器が各々が制御電極と主電流通路とを
有する１個以上の他のMOSトランジスタを更に具備し、
これら他のMOSトランジスタの各制御電極が当該電流分
割器の前記第１の能動状態の間にこれら１個以上の他の
MOSトランジスタを導通状態にするために前記第１の基
準電圧を入力する前記第１の基準端子に結合され、前記
１個以上の他のMOSトランジスタの各主電流通路が少な
くとも前記第１のMOSトランジスタの主電流通路と並列
に結合されていることを特徴としている。上記の他のMO
Sトランジスタの制御電極が第１の基準電圧を入力する
基準端子に結合されているので、当該電流分割器が有す
るMOSトランジスタは前記第１の能動状態において導通
状態になる。この導通状態の結果、第１の端子に供給さ
れ前記第１の信号電流に対応する入力電流は、第１及び
第２の端子間に結合されたMOSトランジスタの寸法と第
１及び第３の端子間に結合されたMOSトランジスタの寸
法との比に依存して分割される。当該電流分割器におけ
るMOSトランジスタの寸法が等しい場合は、上記の他のM
OSトランジスタは第１のMOSトランジスタの主電流通路
の拡幅となるのみで、この拡幅の結果第２の信号電流と
第３の信号電流との間の比は第１の端子と第２の端子と
の間のMOSトランジスタの数と第１の端子と第３の端子
との間のMOSトランジスタの数との比に比例する。この
ように、当該電流分割器により実現される電流分割はMO
Sトランジスタを用いて比較的簡単に且つ正確に所望の
値に設定することができる。
は、当該電流分割器が各々が制御電極と主電流通路とを
有する１個以上の他のMOSトランジスタを更に具備し、
これら他のMOSトランジスタの各制御電極が当該電流分
割器の前記第１の能動状態の間にこれら１個以上の他の
MOSトランジスタを導通状態にするために前記第１の基
準電圧を入力する前記第１の基準端子に結合され、前記
１個以上の他のMOSトランジスタの各主電流通路が少な
くとも前記第１のMOSトランジスタの主電流通路と並列
に結合されていることを特徴としている。上記の他のMO
Sトランジスタの制御電極が第１の基準電圧を入力する
基準端子に結合されているので、当該電流分割器が有す
るMOSトランジスタは前記第１の能動状態において導通
状態になる。この導通状態の結果、第１の端子に供給さ
れ前記第１の信号電流に対応する入力電流は、第１及び
第２の端子間に結合されたMOSトランジスタの寸法と第
１及び第３の端子間に結合されたMOSトランジスタの寸
法との比に依存して分割される。当該電流分割器におけ
るMOSトランジスタの寸法が等しい場合は、上記の他のM
OSトランジスタは第１のMOSトランジスタの主電流通路
の拡幅となるのみで、この拡幅の結果第２の信号電流と
第３の信号電流との間の比は第１の端子と第２の端子と
の間のMOSトランジスタの数と第１の端子と第３の端子
との間のMOSトランジスタの数との比に比例する。この
ように、当該電流分割器により実現される電流分割はMO
Sトランジスタを用いて比較的簡単に且つ正確に所望の
値に設定することができる。
【００１２】本発明による電流分割器の第３の実施例
は、当該電流分割器が各々が制御電極と主電流通路とを
有する１個以上の他のMOSトランジスタを更に具備し、
これら他のMOSトランジスタの各制御電極が当該電流分
割器の前記第１の能動状態の間にこれら１個以上の他の
MOSトランジスタを導通状態にするために前記第１の基
準電圧を入力する第１の基準端子に結合され、前記１個
以上の他のMOSトランジスタの各主電流通路が前記第２
のMOSトランジスタの主電流通路と前記第３の端子との
間に直列に結合されていることを特徴としている。上記
の他のMOSトランジスタの制御電極が第１の基準電圧を
入力する基準端子に結合されているので、当該電流分割
器のMOSトランジスタは前記第１の能動状態において導
通状態になる。この導通状態の結果、第１の端子に供給
され前記第１の信号電流に対応する入力電流は、第１及
び第２の端子間に結合されたMOSトランジスタの寸法と
第１及び第３の端子間に結合されたMOSトランジスタの
寸法との比に依存して分割される。当該電流分割器にお
けるMOSトランジスタの寸法が等しい場合は、上記の他
のMOSトランジスタは第２のMOSトランジスタの主電流通
路の延長となるのみで、この延長の結果、第２の信号電
流と第３の信号電流との間の比は第１の端子と第２の端
子との間のMOSトランジスタの数と第１の端子と第３の
端子との間のMOSトランジスタの数との比に逆比例す
る。このように、当該電流分割器により実現される電流
分割はMOSトランジスタを用いて比較的簡単に且つ正確
に所望の値に設定することができる。
は、当該電流分割器が各々が制御電極と主電流通路とを
有する１個以上の他のMOSトランジスタを更に具備し、
これら他のMOSトランジスタの各制御電極が当該電流分
割器の前記第１の能動状態の間にこれら１個以上の他の
MOSトランジスタを導通状態にするために前記第１の基
準電圧を入力する第１の基準端子に結合され、前記１個
以上の他のMOSトランジスタの各主電流通路が前記第２
のMOSトランジスタの主電流通路と前記第３の端子との
間に直列に結合されていることを特徴としている。上記
の他のMOSトランジスタの制御電極が第１の基準電圧を
入力する基準端子に結合されているので、当該電流分割
器のMOSトランジスタは前記第１の能動状態において導
通状態になる。この導通状態の結果、第１の端子に供給
され前記第１の信号電流に対応する入力電流は、第１及
び第２の端子間に結合されたMOSトランジスタの寸法と
第１及び第３の端子間に結合されたMOSトランジスタの
寸法との比に依存して分割される。当該電流分割器にお
けるMOSトランジスタの寸法が等しい場合は、上記の他
のMOSトランジスタは第２のMOSトランジスタの主電流通
路の延長となるのみで、この延長の結果、第２の信号電
流と第３の信号電流との間の比は第１の端子と第２の端
子との間のMOSトランジスタの数と第１の端子と第３の
端子との間のMOSトランジスタの数との比に逆比例す
る。このように、当該電流分割器により実現される電流
分割はMOSトランジスタを用いて比較的簡単に且つ正確
に所望の値に設定することができる。
【００１３】本発明による電流分割器の第４の実施例
は、当該電流分割器が各々が制御電極と主電流通路とを
有する１個以上の他のMOSトランジスタを更に具備し、
これら他のMOSトランジスタの各制御電極が当該電流分
割器の前記第１の能動状態の間にこれら１個以上の他の
MOSトランジスタを導通状態にするために前記第１の基
準電圧を入力する前記第１の基準端子に結合され、前記
１個以上の他のMOSトランジスタの各主電流通路が少な
くとも前記第２のMOSトランジスタの主電流通路と並列
に結合されていることを特徴としている。上記の他のMO
Sトランジスタの制御電極が第１の基準電圧を入力する
基準端子に結合されているので、当該電流分割器が有す
るMOSトランジスタは前記第１の能動状態において導通
状態になる。この導通状態の結果、第１の端子に供給さ
れ前記第１の信号電流に対応する入力電流は、第１及び
第２の端子間に結合されたMOSトランジスタの寸法と第
１及び第３の端子間に結合されたMOSトランジスタの寸
法との比に依存して分割される。当該電流分割器におけ
るMOSトランジスタの寸法が等しい場合は、上記の他のM
OSトランジスタは第２のMOSトランジスタの主電流通路
の拡幅となるのみで、この拡幅の結果、第２の信号電流
と第３の信号電流との間の比は第１の端子と第２の端子
との間のMOSトランジスタの数と第１の端子と第３の端
子との間のMOSトランジスタの数との比に比例する。こ
のように、当該電流分割器により実現される電流分割は
MOSトランジスタを用いて比較的簡単に且つ正確に所望
の値に設定することができる。
は、当該電流分割器が各々が制御電極と主電流通路とを
有する１個以上の他のMOSトランジスタを更に具備し、
これら他のMOSトランジスタの各制御電極が当該電流分
割器の前記第１の能動状態の間にこれら１個以上の他の
MOSトランジスタを導通状態にするために前記第１の基
準電圧を入力する前記第１の基準端子に結合され、前記
１個以上の他のMOSトランジスタの各主電流通路が少な
くとも前記第２のMOSトランジスタの主電流通路と並列
に結合されていることを特徴としている。上記の他のMO
Sトランジスタの制御電極が第１の基準電圧を入力する
基準端子に結合されているので、当該電流分割器が有す
るMOSトランジスタは前記第１の能動状態において導通
状態になる。この導通状態の結果、第１の端子に供給さ
れ前記第１の信号電流に対応する入力電流は、第１及び
第２の端子間に結合されたMOSトランジスタの寸法と第
１及び第３の端子間に結合されたMOSトランジスタの寸
法との比に依存して分割される。当該電流分割器におけ
るMOSトランジスタの寸法が等しい場合は、上記の他のM
OSトランジスタは第２のMOSトランジスタの主電流通路
の拡幅となるのみで、この拡幅の結果、第２の信号電流
と第３の信号電流との間の比は第１の端子と第２の端子
との間のMOSトランジスタの数と第１の端子と第３の端
子との間のMOSトランジスタの数との比に比例する。こ
のように、当該電流分割器により実現される電流分割は
MOSトランジスタを用いて比較的簡単に且つ正確に所望
の値に設定することができる。
【００１４】本発明による電流分割器の第５の実施例
は、当該電流分割器が第４の信号電流を通過させる第４
の端子と、インバータ回路と、制御電極と主電流通路と
を有する少なくとも１個の他のMOSトランジスタとを更
に具備し、この他のMOSトランジスタの制御電極が、当
該電流分割器の前記第１の能動状態の間にこの他のMOS
トランジスタをオフ状態にする一方当該電流分割器の受
動状態の間にこの他のMOSトランジスタを導通状態にす
るために、前記第１の基準電圧を入力する前記第１の基
準端子に前記インバータ回路により結合され、前記他の
MOSトランジスタの主電流通路が前記第１のMOSトランジ
スタの主電流通路と前記第２の端子との間に結合され、
前記第４の端子が前記第１のMOSトランジスタの主電流
通路と前記他のMOSトランジスタの主電流通路との間の
点に結合されていることを特徴としている。本明細書に
おいて電流分割器の受動状態とは、当該電流分割器が入
力電流の電流分割を実行することができない状態を意味
すると理解されたい。当該電流分割器は上記第１の能動
状態叉は前記受動状態を呈することができるので、電流
分割は前記第１の基準電圧に依存して実現することがで
きる。当該電流分割器が第１の能動状態であり、前記第
４の信号電流に対応する入力電流が第４の端子に供給さ
れる場合は、第１及び第２のMOSトランジスタが第２及
び第３の信号電流を各々通過させる。この第１の能動状
態の間では前記他のMOSトランジスタはオフ状態である
から、第２の信号電流は第４の端子に供給される前記入
力電流に等しく、また前記第１及び第３の信号電流はこ
の入力電流（第２の信号電流）により前記第１の端子に
結合された回路に依存して決まる。また、前記受動状態
では信号電流が前記他のMOSトランジスタを介して流
れ、この信号電流は第１の（及び第２の）MOSトランジ
スタがオフ状態のため上記入力電流に等しくなる。結果
として、当該電流分割器はこの電流分割器の状態に依存
して入力電流が分割されるか叉は分割されなくなり、こ
の状態は第１の基準電圧により決まるという利点を有し
ている。
は、当該電流分割器が第４の信号電流を通過させる第４
の端子と、インバータ回路と、制御電極と主電流通路と
を有する少なくとも１個の他のMOSトランジスタとを更
に具備し、この他のMOSトランジスタの制御電極が、当
該電流分割器の前記第１の能動状態の間にこの他のMOS
トランジスタをオフ状態にする一方当該電流分割器の受
動状態の間にこの他のMOSトランジスタを導通状態にす
るために、前記第１の基準電圧を入力する前記第１の基
準端子に前記インバータ回路により結合され、前記他の
MOSトランジスタの主電流通路が前記第１のMOSトランジ
スタの主電流通路と前記第２の端子との間に結合され、
前記第４の端子が前記第１のMOSトランジスタの主電流
通路と前記他のMOSトランジスタの主電流通路との間の
点に結合されていることを特徴としている。本明細書に
おいて電流分割器の受動状態とは、当該電流分割器が入
力電流の電流分割を実行することができない状態を意味
すると理解されたい。当該電流分割器は上記第１の能動
状態叉は前記受動状態を呈することができるので、電流
分割は前記第１の基準電圧に依存して実現することがで
きる。当該電流分割器が第１の能動状態であり、前記第
４の信号電流に対応する入力電流が第４の端子に供給さ
れる場合は、第１及び第２のMOSトランジスタが第２及
び第３の信号電流を各々通過させる。この第１の能動状
態の間では前記他のMOSトランジスタはオフ状態である
から、第２の信号電流は第４の端子に供給される前記入
力電流に等しく、また前記第１及び第３の信号電流はこ
の入力電流（第２の信号電流）により前記第１の端子に
結合された回路に依存して決まる。また、前記受動状態
では信号電流が前記他のMOSトランジスタを介して流
れ、この信号電流は第１の（及び第２の）MOSトランジ
スタがオフ状態のため上記入力電流に等しくなる。結果
として、当該電流分割器はこの電流分割器の状態に依存
して入力電流が分割されるか叉は分割されなくなり、こ
の状態は第１の基準電圧により決まるという利点を有し
ている。
【００１５】本発明による電流分割器の第６の実施例
は、当該電流分割器が第４の信号電流を通過させる第４
の端子と、インバータ回路と、制御電極と主電流通路と
を有する少なくとも１個の他のMOSトランジスタとを更
に具備し、この他のMOSトランジスタの制御電極が、当
該電流分割器の前記第１の能動状態の間にこの他のMOS
トランジスタをオフ状態にする一方当該電流分割器の受
動状態の間にこの他のMOSトランジスタを導通状態にす
るために、前記第１の基準電圧を入力する前記第１の基
準端子に前記インバータ回路により結合され、前記他の
MOSトランジスタの主電流通路が前記第２のMOSトランジ
スタの主電流通路と前記第３の端子との間に結合され、
前記第４の端子が前記第２のMOSトランジスタの主電流
通路と前記他のMOSトランジスタの主電流通路との間の
点に結合されていることを特徴としている。当該電流分
割器は上記第１の能動状態叉は前記受動状態を呈するこ
とができるので、電流分割を前記第１の基準電圧に依存
して実現することができる。当該電流分割器が第１の能
動状態であり、前記第４の信号電流に対応する入力電流
が第４の端子に供給される場合は、第１及び第２のMOS
トランジスタが第２及び第３の信号電流を各々通過させ
る。この第１の能動状態の間では前記他のMOSトランジ
スタはオフ状態であるから、第３の信号電流は第４の端
子に供給される前記入力電流に等しく、また前記第１及
び第２の信号電流はこの入力電流（第３の信号電流）に
より前記第１の端子に結合される回路に依存して決ま
る。また、前記受動状態では信号電流が前記他のMOSト
ランジスタを介して流れ、この信号電流は第２の（及び
第１の）MOSトランジスタがオフ状態のため上記入力電
流に等しくなる。結果として、当該電流分割器はこの電
流分割器の状態に依存して入力電流が分割されるか叉は
分割されなくなり、この状態は第１の基準電圧により決
まるという利点を有している。
は、当該電流分割器が第４の信号電流を通過させる第４
の端子と、インバータ回路と、制御電極と主電流通路と
を有する少なくとも１個の他のMOSトランジスタとを更
に具備し、この他のMOSトランジスタの制御電極が、当
該電流分割器の前記第１の能動状態の間にこの他のMOS
トランジスタをオフ状態にする一方当該電流分割器の受
動状態の間にこの他のMOSトランジスタを導通状態にす
るために、前記第１の基準電圧を入力する前記第１の基
準端子に前記インバータ回路により結合され、前記他の
MOSトランジスタの主電流通路が前記第２のMOSトランジ
スタの主電流通路と前記第３の端子との間に結合され、
前記第４の端子が前記第２のMOSトランジスタの主電流
通路と前記他のMOSトランジスタの主電流通路との間の
点に結合されていることを特徴としている。当該電流分
割器は上記第１の能動状態叉は前記受動状態を呈するこ
とができるので、電流分割を前記第１の基準電圧に依存
して実現することができる。当該電流分割器が第１の能
動状態であり、前記第４の信号電流に対応する入力電流
が第４の端子に供給される場合は、第１及び第２のMOS
トランジスタが第２及び第３の信号電流を各々通過させ
る。この第１の能動状態の間では前記他のMOSトランジ
スタはオフ状態であるから、第３の信号電流は第４の端
子に供給される前記入力電流に等しく、また前記第１及
び第２の信号電流はこの入力電流（第３の信号電流）に
より前記第１の端子に結合される回路に依存して決ま
る。また、前記受動状態では信号電流が前記他のMOSト
ランジスタを介して流れ、この信号電流は第２の（及び
第１の）MOSトランジスタがオフ状態のため上記入力電
流に等しくなる。結果として、当該電流分割器はこの電
流分割器の状態に依存して入力電流が分割されるか叉は
分割されなくなり、この状態は第１の基準電圧により決
まるという利点を有している。
【００１６】本発明による電流分割器の第７の実施例
は、当該電流分割器が第４の信号電流を通過させる第４
の端子と、インバータ回路と、制御電極と主電流通路と
を有する少なくとも１個の他のMOSトランジスタとを更
に具備し、この他のMOSトランジスタの制御電極が前記
インバータ回路により前記第１のMOSトランジスタの制
御電極に結合され、この第１のMOSトランジスタの制御
電極が、当該電流分割器の前記第１の能動状態の間に前
記他のMOSトランジスタをオフ状態にする一方当該電流
分割器の第２の能動状態の間に前記他のMOSトランジス
タを導通状態にするために、前記第１の基準端子に結合
され前記第１の基準電圧から生成される第２の基準電圧
を入力する第２の基準端子に結合され、前記他のMOSト
ランジスタの主電流通路が前記第１の端子と前記第４の
端子との間に結合されていることを特徴としている。こ
の実施例は前述した各実施例とは当該電流分割器が第２
の能動状態を有している点で大きく異なる。この電流分
割器は第１の能動状態では第１及び第２のMOSトランジ
スタにより電流分割を行うことができる一方、第２の能
動状態では当該電流分割器は第２及び前記他のMOSトラ
ンジスタにより電流分割を行うことができる。結果とし
て、第１の端子に供給され前記第１の信号電流に対応す
る入力電流は前記第１の基準電圧に応じて第１の方法叉
は第２の方法で分割される。
は、当該電流分割器が第４の信号電流を通過させる第４
の端子と、インバータ回路と、制御電極と主電流通路と
を有する少なくとも１個の他のMOSトランジスタとを更
に具備し、この他のMOSトランジスタの制御電極が前記
インバータ回路により前記第１のMOSトランジスタの制
御電極に結合され、この第１のMOSトランジスタの制御
電極が、当該電流分割器の前記第１の能動状態の間に前
記他のMOSトランジスタをオフ状態にする一方当該電流
分割器の第２の能動状態の間に前記他のMOSトランジス
タを導通状態にするために、前記第１の基準端子に結合
され前記第１の基準電圧から生成される第２の基準電圧
を入力する第２の基準端子に結合され、前記他のMOSト
ランジスタの主電流通路が前記第１の端子と前記第４の
端子との間に結合されていることを特徴としている。こ
の実施例は前述した各実施例とは当該電流分割器が第２
の能動状態を有している点で大きく異なる。この電流分
割器は第１の能動状態では第１及び第２のMOSトランジ
スタにより電流分割を行うことができる一方、第２の能
動状態では当該電流分割器は第２及び前記他のMOSトラ
ンジスタにより電流分割を行うことができる。結果とし
て、第１の端子に供給され前記第１の信号電流に対応す
る入力電流は前記第１の基準電圧に応じて第１の方法叉
は第２の方法で分割される。
【００１７】本発明による電流分割器の第８の実施例
は、当該電流分割器が第４の信号電流を通過させる第４
の端子と、インバータ回路と、制御電極と主電流通路と
を有する少なくとも１個の他のMOSトランジスタとを更
に具備し、この他のMOSトランジスタの制御電極が前記
インバータ回路により前記第２のMOSトランジスタの制
御電極に結合され、この第２のMOSトランジスタの制御
電極が、当該電流分割器の前記第１の能動状態の間に前
記他のMOSトランジスタをオフ状態にする一方当該電流
分割器の第２の能動状態の間に前記他のMOSトランジス
タを導通状態にするために、前記第１の基準端子に結合
され前記第１の基準電圧から生成される第２の基準電圧
を入力する第２の基準端子に結合され、前記他のMOSト
ランジスタの主電流通路が前記第１の端子と前記第４の
端子との間に結合されていることを特徴としている。こ
の実施例は、前記第７の実施例と同様に、前述した各実
施例とは当該電流分割器が第２の能動状態を有している
点で大きく異なる。この電流分割器は第１の能動状態で
は第１及び第２のMOSトランジスタにより電流分割を行
うことができる一方、第２の能動状態では当該電流分割
器は第１及び前記他のMOSトランジスタにより電流分割
を行うことができる。結果として、第１の端子に供給さ
れ前記第１の信号電流に対応する入力電流は前記第１の
基準電圧に応じて第１の方法叉は第２の方法で分割され
る。
は、当該電流分割器が第４の信号電流を通過させる第４
の端子と、インバータ回路と、制御電極と主電流通路と
を有する少なくとも１個の他のMOSトランジスタとを更
に具備し、この他のMOSトランジスタの制御電極が前記
インバータ回路により前記第２のMOSトランジスタの制
御電極に結合され、この第２のMOSトランジスタの制御
電極が、当該電流分割器の前記第１の能動状態の間に前
記他のMOSトランジスタをオフ状態にする一方当該電流
分割器の第２の能動状態の間に前記他のMOSトランジス
タを導通状態にするために、前記第１の基準端子に結合
され前記第１の基準電圧から生成される第２の基準電圧
を入力する第２の基準端子に結合され、前記他のMOSト
ランジスタの主電流通路が前記第１の端子と前記第４の
端子との間に結合されていることを特徴としている。こ
の実施例は、前記第７の実施例と同様に、前述した各実
施例とは当該電流分割器が第２の能動状態を有している
点で大きく異なる。この電流分割器は第１の能動状態で
は第１及び第２のMOSトランジスタにより電流分割を行
うことができる一方、第２の能動状態では当該電流分割
器は第１及び前記他のMOSトランジスタにより電流分割
を行うことができる。結果として、第１の端子に供給さ
れ前記第１の信号電流に対応する入力電流は前記第１の
基準電圧に応じて第１の方法叉は第２の方法で分割され
る。
【００１８】上述した各実施例は別々に説明したが、こ
れらの実施例は例えば集積回路内で組み合わせてもよ
い。
れらの実施例は例えば集積回路内で組み合わせてもよ
い。
【００１９】本発明による電流分割器を複数有する集積
回路の第１の実施例は、当該集積回路が入力電流を入力
する入力端子と、第１の出力電流を出力する第１の出力
端子とを更に有し、当該集積回路の前記入力端子が前記
複数の電流分割器の中の最初の電流分割器の第１の端子
に結合され、この最初の電流分割器の第３の端子が前記
複数の電流分割器の中の最後の電流分割器の第１の端子
に結合され、この最後の電流分割器の第３の端子が当該
集積回路の前記第１の出力端子に結合されていることを
特徴としている。この集積回路は、例えば前記第１、第
２、第３叉は第４の実施例の電流分割器を用いた電流分
割器の単純な直列接続である。この集積回路は入力電流
を上記出力電流を含む種々の電流に分割することがで
き、これら電流の間の比を比較的正確に決めることがで
きる。
回路の第１の実施例は、当該集積回路が入力電流を入力
する入力端子と、第１の出力電流を出力する第１の出力
端子とを更に有し、当該集積回路の前記入力端子が前記
複数の電流分割器の中の最初の電流分割器の第１の端子
に結合され、この最初の電流分割器の第３の端子が前記
複数の電流分割器の中の最後の電流分割器の第１の端子
に結合され、この最後の電流分割器の第３の端子が当該
集積回路の前記第１の出力端子に結合されていることを
特徴としている。この集積回路は、例えば前記第１、第
２、第３叉は第４の実施例の電流分割器を用いた電流分
割器の単純な直列接続である。この集積回路は入力電流
を上記出力電流を含む種々の電流に分割することがで
き、これら電流の間の比を比較的正確に決めることがで
きる。
【００２０】本発明による電流分割器を複数有する集積
回路の第２の実施例は、当該集積回路が入力電流を入力
する入力端子と、第１の出力電流を出力する第１の出力
端子とを更に有し、当該集積回路の前記入力端子が前記
複数の電流分割器の中の最初の電流分割器の第４の端子
に結合され、この最初の電流分割器の第１の端子が前記
複数の電流分割器の中の最後の電流分割器の第４の端子
に結合され、この最後の電流分割器の第１の端子が当該
集積回路の前記第１の出力端子に結合されていることを
特徴としている。この実施例の集積回路は例えば前記第
５及び第６の実施例の電流分割器を使用することがで
き、これらの電流分割器により電流を分割したり分割し
なかったりすることができる。これらの電流分割器を使
用したおかげで、当該集積回路は入力電流が分割される
比を第１の基準電圧により制御することができるという
利点を有しており、この場合出力電流は当該集積回路が
有する電流分割器が能動状態の場合に得ることができ
る。このように、この集積回路は例えば音量制御を実現
させることができる。
回路の第２の実施例は、当該集積回路が入力電流を入力
する入力端子と、第１の出力電流を出力する第１の出力
端子とを更に有し、当該集積回路の前記入力端子が前記
複数の電流分割器の中の最初の電流分割器の第４の端子
に結合され、この最初の電流分割器の第１の端子が前記
複数の電流分割器の中の最後の電流分割器の第４の端子
に結合され、この最後の電流分割器の第１の端子が当該
集積回路の前記第１の出力端子に結合されていることを
特徴としている。この実施例の集積回路は例えば前記第
５及び第６の実施例の電流分割器を使用することがで
き、これらの電流分割器により電流を分割したり分割し
なかったりすることができる。これらの電流分割器を使
用したおかげで、当該集積回路は入力電流が分割される
比を第１の基準電圧により制御することができるという
利点を有しており、この場合出力電流は当該集積回路が
有する電流分割器が能動状態の場合に得ることができ
る。このように、この集積回路は例えば音量制御を実現
させることができる。
【００２１】本発明による電流分割器を複数有する集積
回路の第３の実施例は、当該集積回路が入力電流を入力
する入力端子と、第１の出力電流を出力する第１の出力
端子とを更に有し、当該集積回路の前記入力端子が前記
複数の電流分割器における第１の電流分割係数を持つ第
１の直列接続の中の最初の電流分割器の第４の端子に結
合され、この第１の直列接続における最初の電流分割器
の第１の端子が当該第１の直列接続における最後の電流
分割器の第４の端子に結合され、前記第１の直列接続に
おける電流分割器の各第２の端子が前記複数の電流分割
器における第２の電流分割係数を持つ第２の直列接続の
中の最初の電流分割器の第４の端子に結合され、この第
２の直列接続における前記最初の電流分割器の第１の端
子が当該第２の直列接続における最後の電流分割器の第
４の端子に結合され、前記第２の直列接続における電流
分割器の各第２の端子が当該集積回路の前記第１の出力
端子に結合されていることを特徴としている。この実施
例は入力電流を前記両直列接続において前記第２の実施
例におけるのと同様の方法で分割することができ、この
場合第１の直列接続は例えば粗い分割を行い、第２の直
列接続が細かな分割を行う。このように、本実施例はコ
ンパクトで正確な信号減衰器を実現することが可能であ
り、このような信号減衰器は特に音量制御を実現するの
に適している。
回路の第３の実施例は、当該集積回路が入力電流を入力
する入力端子と、第１の出力電流を出力する第１の出力
端子とを更に有し、当該集積回路の前記入力端子が前記
複数の電流分割器における第１の電流分割係数を持つ第
１の直列接続の中の最初の電流分割器の第４の端子に結
合され、この第１の直列接続における最初の電流分割器
の第１の端子が当該第１の直列接続における最後の電流
分割器の第４の端子に結合され、前記第１の直列接続に
おける電流分割器の各第２の端子が前記複数の電流分割
器における第２の電流分割係数を持つ第２の直列接続の
中の最初の電流分割器の第４の端子に結合され、この第
２の直列接続における前記最初の電流分割器の第１の端
子が当該第２の直列接続における最後の電流分割器の第
４の端子に結合され、前記第２の直列接続における電流
分割器の各第２の端子が当該集積回路の前記第１の出力
端子に結合されていることを特徴としている。この実施
例は入力電流を前記両直列接続において前記第２の実施
例におけるのと同様の方法で分割することができ、この
場合第１の直列接続は例えば粗い分割を行い、第２の直
列接続が細かな分割を行う。このように、本実施例はコ
ンパクトで正確な信号減衰器を実現することが可能であ
り、このような信号減衰器は特に音量制御を実現するの
に適している。
【００２２】本発明による電流分割器を複数有する集積
回路の第４の実施例は、当該集積回路が入力電流を入力
する入力端子と、第１の出力電流を出力する第１の出力
端子とを更に有し、当該集積回路の前記入力端子が前記
複数の電流分割器の中の最初の電流分割器の第１の端子
に結合され、この最初の電流分割器の第３の端子が前記
複数の電流分割器の中の最後の電流分割器の第１の端子
に結合され、この最後の電流分割器の第３の端子が当該
集積回路の前記第１の出力端子に結合されていることを
特徴としている。既知の方法で構成される制御回路を用
いることにより、個々の電流分割器を第１叉は第２の能
動状態か叉は受動状態に設定することができ、所要の電
圧が前記第１の基準電圧から例えばスイッチとして動作
するMOSトランジスタ等により生成される。
回路の第４の実施例は、当該集積回路が入力電流を入力
する入力端子と、第１の出力電流を出力する第１の出力
端子とを更に有し、当該集積回路の前記入力端子が前記
複数の電流分割器の中の最初の電流分割器の第１の端子
に結合され、この最初の電流分割器の第３の端子が前記
複数の電流分割器の中の最後の電流分割器の第１の端子
に結合され、この最後の電流分割器の第３の端子が当該
集積回路の前記第１の出力端子に結合されていることを
特徴としている。既知の方法で構成される制御回路を用
いることにより、個々の電流分割器を第１叉は第２の能
動状態か叉は受動状態に設定することができ、所要の電
圧が前記第１の基準電圧から例えばスイッチとして動作
するMOSトランジスタ等により生成される。
【００２３】本発明による電流分割器を複数有する集積
回路の第７の実施例は、当該集積回路が入力電圧を入力
する他の入力端子と、出力電圧を出力する他の出力端子
と、電圧／電流変換器と、電流／電圧変換器とを更に有
し、前記電圧／電流変換器が当該集積回路の前記他の入
力端子と前記入力端子との間に結合され、前記電流／電
圧変換器が当該集積回路の前記出力端子と前記他の出力
端子との間に結合されていることを特徴としている。前
述した各電流分割器は電流に基づいて動作するから、こ
の第７の実施例は当該集積回路が通常音量制御の場合に
そうであるような電圧を扱うことができるという利点を
有している。
回路の第７の実施例は、当該集積回路が入力電圧を入力
する他の入力端子と、出力電圧を出力する他の出力端子
と、電圧／電流変換器と、電流／電圧変換器とを更に有
し、前記電圧／電流変換器が当該集積回路の前記他の入
力端子と前記入力端子との間に結合され、前記電流／電
圧変換器が当該集積回路の前記出力端子と前記他の出力
端子との間に結合されていることを特徴としている。前
述した各電流分割器は電流に基づいて動作するから、こ
の第７の実施例は当該集積回路が通常音量制御の場合に
そうであるような電圧を扱うことができるという利点を
有している。
【００２４】本発明による電流分割器を複数有する集積
回路の第８の実施例は、当該集積回路が基準電圧を入力
する基準端子と他の基準電圧を入力する他の基準端子と
を更に有し、前記電圧／電流変換器が抵抗素子と、制御
電極と主電流通路とを持つ少なくとも１個のMOSトラン
ジスタと、反転入力端子と非反転入力端子と出力端子と
を持つ演算増幅器とを有し、この演算増幅器の前記反転
入力端子は前記抵抗素子により前記他の入力端子に結合
され、前記演算増幅器の前記非反転入力端子は前記基準
端子に結合され、前記演算増幅器の前記出力端子は前記
最初の電流分割器の端子に結合されると共に前記少なく
とも１個のMOSトランジスタの主電流通路により当該演
算増幅器の反転入力端子に結合され、前記少なくとも１
個のMOSトランジスタの制御電極が当該集積回路の前記
他の基準端子に結合されていることを特徴としている。
当該実施例は電圧／電流変換器の特別な例を有し、この
特別な例は前記演算増幅器の出力端子に現れる寄生容量
の結果としての非線形な効果の影響を受けることがな
い。これらの非線形な効果は、前記演算増幅器が前記の
少なくとも１個のMOSトランジスタを有する帰還ループ
の中に含まれることにより、避けることができる。この
場合、他の電流分割器が上記MOSトランジスタと、前記
入力端子に結合されると共に前記最初の電流分割器の一
部を形成するMOSトランジスタとにより実現されてい
る。この他の電流分割器は、当該電流分割器に前記演算
増幅器により供給された電流を前記入力端子を経る入力
電流と、前記の少なくとも１個のMOSトランジスタを経
る電流とに分割する。後者の電流は入力電圧により前記
抵抗素子の両端間に発生される電圧降下によっても決定
される。結果として、上記演算増幅器は上記の他の電流
分割器に電流を供給し、この電流は当該演算増幅器によ
り前記寄生容量に供給される電流によって決まるもので
はない。
回路の第８の実施例は、当該集積回路が基準電圧を入力
する基準端子と他の基準電圧を入力する他の基準端子と
を更に有し、前記電圧／電流変換器が抵抗素子と、制御
電極と主電流通路とを持つ少なくとも１個のMOSトラン
ジスタと、反転入力端子と非反転入力端子と出力端子と
を持つ演算増幅器とを有し、この演算増幅器の前記反転
入力端子は前記抵抗素子により前記他の入力端子に結合
され、前記演算増幅器の前記非反転入力端子は前記基準
端子に結合され、前記演算増幅器の前記出力端子は前記
最初の電流分割器の端子に結合されると共に前記少なく
とも１個のMOSトランジスタの主電流通路により当該演
算増幅器の反転入力端子に結合され、前記少なくとも１
個のMOSトランジスタの制御電極が当該集積回路の前記
他の基準端子に結合されていることを特徴としている。
当該実施例は電圧／電流変換器の特別な例を有し、この
特別な例は前記演算増幅器の出力端子に現れる寄生容量
の結果としての非線形な効果の影響を受けることがな
い。これらの非線形な効果は、前記演算増幅器が前記の
少なくとも１個のMOSトランジスタを有する帰還ループ
の中に含まれることにより、避けることができる。この
場合、他の電流分割器が上記MOSトランジスタと、前記
入力端子に結合されると共に前記最初の電流分割器の一
部を形成するMOSトランジスタとにより実現されてい
る。この他の電流分割器は、当該電流分割器に前記演算
増幅器により供給された電流を前記入力端子を経る入力
電流と、前記の少なくとも１個のMOSトランジスタを経
る電流とに分割する。後者の電流は入力電圧により前記
抵抗素子の両端間に発生される電圧降下によっても決定
される。結果として、上記演算増幅器は上記の他の電流
分割器に電流を供給し、この電流は当該演算増幅器によ
り前記寄生容量に供給される電流によって決まるもので
はない。
【００２５】
【実施例】図１は、本発明による電流分割器の第１実施
例の構成を示す。この実施例は、第１の信号電流Ii10を
通過させる第１の端子I10と、第２の信号電流Io11を通
過させると共に第１の電位を受ける第２の端子O11と、
第３の信号電流Io12を通過させると共に第２の電位を受
ける第３の端子O12と、制御電極と主電流通路とを有す
る第１のMOSトランジスタM1と、制御電極と主電流通路
とを有する第２のMOSトランジスタM2とを有している。M
OSトランジスタM1及びM2の制御電極は当該電流分割器の
第１の能動状態においてこれらMOSトランジスタM1及びM
2を導通状態にすべく、第１の基準電圧Rv10を入力する
基準端子R10に結合されている。この場合、MOSトランジ
スタM1の主電流通路は端子I10とO11との間に結合され、
MOSトランジスタM2の主電流通路は端子I10とO12との間
に結合されている。上記の各主電流通路は、MOSトラン
ジスタでは本来そうであるように、対称性を呈するの
で、２個以上のMOSトランジスタを持つ本発明による電
流分割器は当該電流分割器における信号電流Ii10とは無
関係に且つ端子O11及びO12上の電位とは無関係に線形な
電流分割を行う。ここで、上記の線形な電流分割を以下
に導出する原理に基づいて検証する。この原理は下記の
式(1)に基づくもので、この式はMOSトランジスタの主電
流通路を介して流れる電流の一般式である（ニューヨー
ク、ウイレイ（Wiley）1977発行のR.S.Muller及びT.I.K
aminsによる「集積回路要のデバイス・エレクトロニク
ス」参照）。
例の構成を示す。この実施例は、第１の信号電流Ii10を
通過させる第１の端子I10と、第２の信号電流Io11を通
過させると共に第１の電位を受ける第２の端子O11と、
第３の信号電流Io12を通過させると共に第２の電位を受
ける第３の端子O12と、制御電極と主電流通路とを有す
る第１のMOSトランジスタM1と、制御電極と主電流通路
とを有する第２のMOSトランジスタM2とを有している。M
OSトランジスタM1及びM2の制御電極は当該電流分割器の
第１の能動状態においてこれらMOSトランジスタM1及びM
2を導通状態にすべく、第１の基準電圧Rv10を入力する
基準端子R10に結合されている。この場合、MOSトランジ
スタM1の主電流通路は端子I10とO11との間に結合され、
MOSトランジスタM2の主電流通路は端子I10とO12との間
に結合されている。上記の各主電流通路は、MOSトラン
ジスタでは本来そうであるように、対称性を呈するの
で、２個以上のMOSトランジスタを持つ本発明による電
流分割器は当該電流分割器における信号電流Ii10とは無
関係に且つ端子O11及びO12上の電位とは無関係に線形な
電流分割を行う。ここで、上記の線形な電流分割を以下
に導出する原理に基づいて検証する。この原理は下記の
式(1)に基づくもので、この式はMOSトランジスタの主電
流通路を介して流れる電流の一般式である（ニューヨー
ク、ウイレイ（Wiley）1977発行のR.S.Muller及びT.I.K
aminsによる「集積回路要のデバイス・エレクトロニク
ス」参照）。
【００２６】
【数１】
【００２７】上記一般式(1)において、Idは主電流通路
を介して流れる電流を表し、Vgは制御電極（ゲート）の
電位を表し、Vdは主電流通路の第１の側（ドレイン）の
電位を表し、Vsは同主電流通路の第２の側（ソース）の
電位を表し、Vcは同主電流通路の一点の電位を表し、Ｗ
は同主電流通路の幅を表し、Ｌは同主電流通路の長さを
表し、μは荷電キャリアの移動度を表し、Ｑは単位面積
当たりのチャンネルの電荷を表している。ここで、電荷
の移動度μと単位面積当たりのチャンネル電荷Ｑは、制
御電極電位Vgと主電流通路上の前記点の電位Vcの関数で
ある。荷電移動度μ(Vg, Vc)及び単位面積当たりのチャ
ンネル電荷Ｑ(Vg, Vc)の両方は、移動度の減少及びボデ
ィー効果のような一次及び二次効果の両方を考慮した場
合は複雑な関数となり得る。しかし、下記の式(2)に基
づけば、
を介して流れる電流を表し、Vgは制御電極（ゲート）の
電位を表し、Vdは主電流通路の第１の側（ドレイン）の
電位を表し、Vsは同主電流通路の第２の側（ソース）の
電位を表し、Vcは同主電流通路の一点の電位を表し、Ｗ
は同主電流通路の幅を表し、Ｌは同主電流通路の長さを
表し、μは荷電キャリアの移動度を表し、Ｑは単位面積
当たりのチャンネルの電荷を表している。ここで、電荷
の移動度μと単位面積当たりのチャンネル電荷Ｑは、制
御電極電位Vgと主電流通路上の前記点の電位Vcの関数で
ある。荷電移動度μ(Vg, Vc)及び単位面積当たりのチャ
ンネル電荷Ｑ(Vg, Vc)の両方は、移動度の減少及びボデ
ィー効果のような一次及び二次効果の両方を考慮した場
合は複雑な関数となり得る。しかし、下記の式(2)に基
づけば、
【００２８】
【数２】
【００２９】前記主電流通路を経て流れる電流Id（式
(1)）は下記の式(3)のように簡略化された形で表すこと
ができる。
(1)）は下記の式(3)のように簡略化された形で表すこと
ができる。
【００３０】
【数３】
【００３１】上記式はMOSトランジスタに固有の対称性
を明瞭に表している。この式(3)を図１のMOSトランジス
タM1及びM2に関して表すと、各主電流通路の電流は、
を明瞭に表している。この式(3)を図１のMOSトランジス
タM1及びM2に関して表すと、各主電流通路の電流は、
【００３２】
【数４】
【００３３】及び
【００３４】
【数５】
【００３５】に従い、ここで式(4)及び(5)における電位
ＶI10は信号電流Ii10の非線形関数であり、電位ＶO11及
びＶO12は定数であってIi10からは独立である。もし、
ある信号電流Ii10に対する電位ＶI10が電位ＶI10(0)と
して表されるなら、当該信号電流Ii10の変化は主電流通
路を経る電流ＩdM1及びＩdM2の変化となり、これらの変
化は、
ＶI10は信号電流Ii10の非線形関数であり、電位ＶO11及
びＶO12は定数であってIi10からは独立である。もし、
ある信号電流Ii10に対する電位ＶI10が電位ＶI10(0)と
して表されるなら、当該信号電流Ii10の変化は主電流通
路を経る電流ＩdM1及びＩdM2の変化となり、これらの変
化は、
【００３６】
【数６】
【００３７】及び
【００３８】
【数７】
【００３９】で与えられる。上記式(6)及び(7)から、信
号電流Ii10の電流分割に関する下記式(8)を導出するこ
とができる。
号電流Ii10の電流分割に関する下記式(8)を導出するこ
とができる。
【００４０】
【数８】
【００４１】上記式は、電流分割係数がMOSトランジス
タの寸法により決まることを表している。この式(8)は
電流の分割、即ち電流分割係数、が信号電流Ii10及び電
位ＶO11及びＶO12とは独立であるという先の記載を検証
している。本発明による電流分割器の説明を完全にする
ため、上記式(8)に加えて下記の式(9)が必要であろう。
タの寸法により決まることを表している。この式(8)は
電流の分割、即ち電流分割係数、が信号電流Ii10及び電
位ＶO11及びＶO12とは独立であるという先の記載を検証
している。本発明による電流分割器の説明を完全にする
ため、上記式(8)に加えて下記の式(9)が必要であろう。
【００４２】
【数９】
【００４３】上記式は各信号電流Io11及びIo12に対する
信号電流Ii10の変化を表している。式(8)及び(9)から
は、信号電流Ii10に対応する入力電流の場合は、この入
力電流が他の信号電流（Io11、Io12）を規定することが
判る。上記考察に加えて、上記解析から電流の分割が略
線形であって、且つ当該電流分割が個々のMOSトランジ
スタの非飽和及び飽和導通状態にも当てはまり、電流分
割器に必要とされるMOSトランジスタの寸法は規定され
ず、これによりコンパクトな電流分割器の実現が可能と
なることに注意されたい。
信号電流Ii10の変化を表している。式(8)及び(9)から
は、信号電流Ii10に対応する入力電流の場合は、この入
力電流が他の信号電流（Io11、Io12）を規定することが
判る。上記考察に加えて、上記解析から電流の分割が略
線形であって、且つ当該電流分割が個々のMOSトランジ
スタの非飽和及び飽和導通状態にも当てはまり、電流分
割器に必要とされるMOSトランジスタの寸法は規定され
ず、これによりコンパクトな電流分割器の実現が可能と
なることに注意されたい。
【００４４】図２は本発明による電流分割器の第２実施
例を示している。この実施例は図１に示した電流分割器
とは、当該実施例が第４の信号電流Ii11用の第４の端子
I11と、各々が制御電極と主電流通路とを有する他の３
個のMOSトランジスタM1s1、M1sj及びM1ssとを更に具備
している点で相違している。この場合、端子I11はMOSト
ランジスタM1とM1s1との各主電流通路の間の点に結合さ
れ、上記３個のMOSトランジスタの制御電極は基準端子R
10に結合され、またこれらMOSトランジスタの主電流通
路はMOSトランジスタM1の主電流通路と端子O11との間に
直列に結合されている。図２においては、４個の端子I1
0、I11、O11及びO12のみを示しているが、他の信号電流
用の端子をMOSトランジスタM1s1、M1sj及びM1ssの各主
電流通路の間に結合するようにしてもよい。当該電流分
割器は、各端子の使い方に依存し且つ各MOSトランジス
タの寸法及び数の両方に依存するような電流分割を行
う。例えば、端子I10が入力端子として使用され、端子I
11は使用されず、端子O11及びO12が出力端子として使用
される場合は、当該電流分割器はMOSトランジスタM2に
対する直列に結合されたMOSトランジスタM1、M1s1、M1s
j及びM1ssの寸法に依存した電流分割を行う。これらのM
OSトランジスタが等しい寸法を有する場合は（このよう
な等しい寸法は今日のスケーリング技術で簡単に実現す
ることができる）、前記式(8)から、当該電流分割器が
端子I10と端子O11との間のMOSトランジスタの数と、端
子I10と端子O12との間のMOSトランジスタの数との比に
逆比例するような電流分割を行うことが判る。この結果
として、信号電流Io11は信号電流Io12の４分の１とな
る。これらMOSトランジスタの寸法が等しくない場合、
叉は端子の使用の仕方が異なる場合も、電流の分割は上
述したのと同様の方法で規定することができる。
例を示している。この実施例は図１に示した電流分割器
とは、当該実施例が第４の信号電流Ii11用の第４の端子
I11と、各々が制御電極と主電流通路とを有する他の３
個のMOSトランジスタM1s1、M1sj及びM1ssとを更に具備
している点で相違している。この場合、端子I11はMOSト
ランジスタM1とM1s1との各主電流通路の間の点に結合さ
れ、上記３個のMOSトランジスタの制御電極は基準端子R
10に結合され、またこれらMOSトランジスタの主電流通
路はMOSトランジスタM1の主電流通路と端子O11との間に
直列に結合されている。図２においては、４個の端子I1
0、I11、O11及びO12のみを示しているが、他の信号電流
用の端子をMOSトランジスタM1s1、M1sj及びM1ssの各主
電流通路の間に結合するようにしてもよい。当該電流分
割器は、各端子の使い方に依存し且つ各MOSトランジス
タの寸法及び数の両方に依存するような電流分割を行
う。例えば、端子I10が入力端子として使用され、端子I
11は使用されず、端子O11及びO12が出力端子として使用
される場合は、当該電流分割器はMOSトランジスタM2に
対する直列に結合されたMOSトランジスタM1、M1s1、M1s
j及びM1ssの寸法に依存した電流分割を行う。これらのM
OSトランジスタが等しい寸法を有する場合は（このよう
な等しい寸法は今日のスケーリング技術で簡単に実現す
ることができる）、前記式(8)から、当該電流分割器が
端子I10と端子O11との間のMOSトランジスタの数と、端
子I10と端子O12との間のMOSトランジスタの数との比に
逆比例するような電流分割を行うことが判る。この結果
として、信号電流Io11は信号電流Io12の４分の１とな
る。これらMOSトランジスタの寸法が等しくない場合、
叉は端子の使用の仕方が異なる場合も、電流の分割は上
述したのと同様の方法で規定することができる。
【００４５】図３は、本発明による電流分割器の第３の
実施例を示している。この実施例は図１に示した電流分
割器とは、各々が制御電極と主電流通路とを有する他の
３個のMOSトランジスタM1p1、M1pj及びM1ppを更に有
し、これらトランジスタの制御電極が基準端子R10に結
合され、各主電流通路がMOSトランジスタM1の主電流通
路と並列に結合されている点で相違している。この電流
分割器は各端子の使用の仕方と、各MOSトランジスタの
寸法及び数の両方とに依存した電流分割を行う。例え
ば、端子I10が入力端子として使用され、端子O11及びO1
2が出力端子として使用される場合、当該電流分割器はM
OSトランジスタM2の寸法に対する並列結合されたMOSト
ランジスタM1、M1p1、M1pj及びM1ppの寸法の比に依存し
た電流分割を行う。これらMOSトランジスタが等しい寸
法を有する場合は、式(8)から、当該電流分割器が端子I
10と端子O11との間のMOSトランジスタの数と、端子I10
と端子O12との間のMOSトランジスタの数との比に比例し
た電流分割を行うことが判る。この結果として、信号電
流Io11は信号電流Io12の４倍となる。これらのMOSトラ
ンジスタの寸法が等しくない場合、叉は端子の使い方が
異なる場合も、電流の分割は上述したのと同様の方法で
規定することができる。
実施例を示している。この実施例は図１に示した電流分
割器とは、各々が制御電極と主電流通路とを有する他の
３個のMOSトランジスタM1p1、M1pj及びM1ppを更に有
し、これらトランジスタの制御電極が基準端子R10に結
合され、各主電流通路がMOSトランジスタM1の主電流通
路と並列に結合されている点で相違している。この電流
分割器は各端子の使用の仕方と、各MOSトランジスタの
寸法及び数の両方とに依存した電流分割を行う。例え
ば、端子I10が入力端子として使用され、端子O11及びO1
2が出力端子として使用される場合、当該電流分割器はM
OSトランジスタM2の寸法に対する並列結合されたMOSト
ランジスタM1、M1p1、M1pj及びM1ppの寸法の比に依存し
た電流分割を行う。これらMOSトランジスタが等しい寸
法を有する場合は、式(8)から、当該電流分割器が端子I
10と端子O11との間のMOSトランジスタの数と、端子I10
と端子O12との間のMOSトランジスタの数との比に比例し
た電流分割を行うことが判る。この結果として、信号電
流Io11は信号電流Io12の４倍となる。これらのMOSトラ
ンジスタの寸法が等しくない場合、叉は端子の使い方が
異なる場合も、電流の分割は上述したのと同様の方法で
規定することができる。
【００４６】図４は本発明による電流分割器の第４実施
例を示している。この実施例は図１に示した電流分割器
とは、当該実施例が第４の信号電流Ii12用の第４の端子
I12と、各々が制御電極と主電流通路とを有する他の３
個のMOSトランジスタM2s1、M2sj及びM2ssとを更に具備
している点で相違している。この場合、端子I12はMOSト
ランジスタM2とM2s1との各主電流通路の間の点に結合さ
れ、上記３個のMOSトランジスタの制御電極は基準端子R
10に結合され、またこれらMOSトランジスタの主電流通
路はMOSトランジスタM2の主電流通路と端子O12との間に
直列に結合されている。図４においては、４個の端子I1
0、I12、O11及びO12のみを示しているが、他の信号電流
用の端子をMOSトランジスタM2s1、M2sj及びM2ssの各主
電流通路の間に結合するようにしてもよい。当該電流分
割器は、各端子の使い方に依存し且つ各MOSトランジス
タの寸法及び数の両方に依存するような電流分割を行
う。例えば、端子I10が入力端子として使用され、端子I
11は使用されず、端子O11及びO12が出力端子として使用
される場合は、当該電流分割器はMOSトランジスタM1の
寸法に対する、直列に結合されたMOSトランジスタM2、M
2s1、M2sj及びM2ssの各寸法に依存した電流分割を行
う。これらのMOSトランジスタが等しい寸法を有する場
合は、前記式(8)から、当該電流分割器が端子I10と端子
O11との間のMOSトランジスタの数と、端子I10と端子O12
との間のMOSトランジスタの数との比に逆比例するよう
な電流分割を行うことが判る。この結果として、信号電
流Io11は信号電流Io12の４倍となる。これらMOSトラン
ジスタの寸法が等しくない場合、叉は端子の使用の仕方
が異なる場合も、電流の分割は上述したのと同様の方法
で規定することができる。
例を示している。この実施例は図１に示した電流分割器
とは、当該実施例が第４の信号電流Ii12用の第４の端子
I12と、各々が制御電極と主電流通路とを有する他の３
個のMOSトランジスタM2s1、M2sj及びM2ssとを更に具備
している点で相違している。この場合、端子I12はMOSト
ランジスタM2とM2s1との各主電流通路の間の点に結合さ
れ、上記３個のMOSトランジスタの制御電極は基準端子R
10に結合され、またこれらMOSトランジスタの主電流通
路はMOSトランジスタM2の主電流通路と端子O12との間に
直列に結合されている。図４においては、４個の端子I1
0、I12、O11及びO12のみを示しているが、他の信号電流
用の端子をMOSトランジスタM2s1、M2sj及びM2ssの各主
電流通路の間に結合するようにしてもよい。当該電流分
割器は、各端子の使い方に依存し且つ各MOSトランジス
タの寸法及び数の両方に依存するような電流分割を行
う。例えば、端子I10が入力端子として使用され、端子I
11は使用されず、端子O11及びO12が出力端子として使用
される場合は、当該電流分割器はMOSトランジスタM1の
寸法に対する、直列に結合されたMOSトランジスタM2、M
2s1、M2sj及びM2ssの各寸法に依存した電流分割を行
う。これらのMOSトランジスタが等しい寸法を有する場
合は、前記式(8)から、当該電流分割器が端子I10と端子
O11との間のMOSトランジスタの数と、端子I10と端子O12
との間のMOSトランジスタの数との比に逆比例するよう
な電流分割を行うことが判る。この結果として、信号電
流Io11は信号電流Io12の４倍となる。これらMOSトラン
ジスタの寸法が等しくない場合、叉は端子の使用の仕方
が異なる場合も、電流の分割は上述したのと同様の方法
で規定することができる。
【００４７】図５は、本発明による電流分割器の第５の
実施例を示している。この実施例は図１に示した電流分
割器とは、各々が制御電極と主電流通路とを有する他の
３個のMOSトランジスタM2p1、M2pj及びM2ppを更に有
し、これらMOSトランジスタの制御電極が基準端子R10に
結合され、また各主電流通路がMOSトランジスタM2の主
電流通路と並列に結合されている点で相違している。こ
の電流分割器は各端子の使用の仕方と、各MOSトランジ
スタの寸法及び数の両方とに依存した電流分割を行う。
例えば、端子I10が入力端子として使用され、端子O11及
びO12が出力端子として使用される場合、当該電流分割
器はMOSトランジスタM1の寸法に対する、並列結合され
たMOSトランジスタM2、M2p1、M2pj及びM2ppの寸法に依
存した電流分割を行う。これらMOSトランジスタが等し
い寸法を有する場合は、式(8)から、当該電流分割器が
端子I10と端子O11との間のMOSトランジスタの数と、端
子I10と端子O12との間のMOSトランジスタの数との比に
比例した電流分割を行うことが判る。この結果として、
信号電流Io11は信号電流Io12の４分の１となる。これら
のMOSトランジスタの寸法が等しくない場合、叉は端子
の使い方が異なる場合も、電流の分割は上述したのと同
様の方法で規定することができる。
実施例を示している。この実施例は図１に示した電流分
割器とは、各々が制御電極と主電流通路とを有する他の
３個のMOSトランジスタM2p1、M2pj及びM2ppを更に有
し、これらMOSトランジスタの制御電極が基準端子R10に
結合され、また各主電流通路がMOSトランジスタM2の主
電流通路と並列に結合されている点で相違している。こ
の電流分割器は各端子の使用の仕方と、各MOSトランジ
スタの寸法及び数の両方とに依存した電流分割を行う。
例えば、端子I10が入力端子として使用され、端子O11及
びO12が出力端子として使用される場合、当該電流分割
器はMOSトランジスタM1の寸法に対する、並列結合され
たMOSトランジスタM2、M2p1、M2pj及びM2ppの寸法に依
存した電流分割を行う。これらMOSトランジスタが等し
い寸法を有する場合は、式(8)から、当該電流分割器が
端子I10と端子O11との間のMOSトランジスタの数と、端
子I10と端子O12との間のMOSトランジスタの数との比に
比例した電流分割を行うことが判る。この結果として、
信号電流Io11は信号電流Io12の４分の１となる。これら
のMOSトランジスタの寸法が等しくない場合、叉は端子
の使い方が異なる場合も、電流の分割は上述したのと同
様の方法で規定することができる。
【００４８】図６のＡは、本発明による電流分割器の第
６の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM1sOを更に具備するこ
の実施例は、図２に示した電流分割器とは、当該実施例
がインバータ回路IC1を有し、MOSトランジスタM1sOの制
御電極がこのインバータ回路IC1を介して基準端子R10に
結合され、このMOSトランジスタの主電流通路が、図２
に示したMOSトランジスタM1s1、M1sj及びM1ssと同様
に、MOSトランジスタM1の主電流通路と端子O11との間に
結合される点で相違している。基準電圧Rv10に応じて、
当該電流分割器は第１の能動状態をとるか叉は受動状態
をとる。当該電流分割器の第１の能動状態においては、
基準電圧Rv10はMOSトランジスタM1及びM2を導通させる
と共に、インバータ回路IC1によりMOSトランジスタM1sO
をオフにし、一方当該電流分割器の受動状態においては
基準電圧Rv10はMOSトランジスタM1及びM2をオフ状態に
すると共にMOSトランジスタM1sOをインバータ回路IC1に
より導通状態にする。当該電流分割器が第１の能動状態
にあり、第４の信号電流Ii11に対応する入力電流が端子
I11に供給されるような場合は、MOSトランジスタM1及び
MOSトランジスタM2は各々信号電流を通過させる。MOSト
ランジスタM1sOはこの第１の能動状態の間はオフ状態で
あるから、MOSトランジスタM1を介して流れる信号電流
は端子I11に供給される入力電流(Ii11)に等しくなり、
各信号電流は端子(I10)に結合される回路に依存して入
力電流(Ii11)により決定される。受動状態においては、
信号電流Io11はMOSトランジスタM1sOを介して流れ、該
信号電流はMOSトランジスタM1の非導通状態のため入力
電流(Ii11)に等しい。結果として、当該電流分割器は入
力電流(Ii11)がこの電流分割器の状態により分割される
か叉は分割されないこととなり、この状態が第１の基準
電圧Rv10により決まる、という利点を有している。
６の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM1sOを更に具備するこ
の実施例は、図２に示した電流分割器とは、当該実施例
がインバータ回路IC1を有し、MOSトランジスタM1sOの制
御電極がこのインバータ回路IC1を介して基準端子R10に
結合され、このMOSトランジスタの主電流通路が、図２
に示したMOSトランジスタM1s1、M1sj及びM1ssと同様
に、MOSトランジスタM1の主電流通路と端子O11との間に
結合される点で相違している。基準電圧Rv10に応じて、
当該電流分割器は第１の能動状態をとるか叉は受動状態
をとる。当該電流分割器の第１の能動状態においては、
基準電圧Rv10はMOSトランジスタM1及びM2を導通させる
と共に、インバータ回路IC1によりMOSトランジスタM1sO
をオフにし、一方当該電流分割器の受動状態においては
基準電圧Rv10はMOSトランジスタM1及びM2をオフ状態に
すると共にMOSトランジスタM1sOをインバータ回路IC1に
より導通状態にする。当該電流分割器が第１の能動状態
にあり、第４の信号電流Ii11に対応する入力電流が端子
I11に供給されるような場合は、MOSトランジスタM1及び
MOSトランジスタM2は各々信号電流を通過させる。MOSト
ランジスタM1sOはこの第１の能動状態の間はオフ状態で
あるから、MOSトランジスタM1を介して流れる信号電流
は端子I11に供給される入力電流(Ii11)に等しくなり、
各信号電流は端子(I10)に結合される回路に依存して入
力電流(Ii11)により決定される。受動状態においては、
信号電流Io11はMOSトランジスタM1sOを介して流れ、該
信号電流はMOSトランジスタM1の非導通状態のため入力
電流(Ii11)に等しい。結果として、当該電流分割器は入
力電流(Ii11)がこの電流分割器の状態により分割される
か叉は分割されないこととなり、この状態が第１の基準
電圧Rv10により決まる、という利点を有している。
【００４９】図６のＢは、本発明による電流分割器の第
７の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM2sOを更に具備するこ
の実施例は、図４に示した電流分割器とは、当該実施例
がインバータ回路IC2を有し、MOSトランジスタM2sOの制
御電極がこのインバータ回路IC2を介して基準端子R10に
結合され、このMOSトランジスタの主電流通路が、図４
に示したMOSトランジスタM2s1、M2sj及びM2ssと同様
に、MOSトランジスタM2の主電流通路と端子O11との間に
結合される点で相違している。基準電圧Rv10に応じて、
当該電流分割器は第１の能動状態をとるか叉は受動状態
をとる。当該電流分割器の第１の能動状態においては、
基準電圧Rv10はMOSトランジスタM1及びM2を導通させる
と共に、インバータ回路IC2によりMOSトランジスタM2sO
をオフ状態にし、一方当該電流分割器の受動状態におい
ては基準電圧Rv10はMOSトランジスタM1及びM2をオフ状
態にすると共にMOSトランジスタM2sOをインバータ回路I
C2により導通状態にする。当該電流分割器が第１の能動
状態にあり、第４の信号電流Ii12に対応する入力電流が
端子I12に供給されるような場合は、MOSトランジスタM2
及びMOSトランジスタM1は各々信号電流を通過させる。M
OSトランジスタM2sOはこの第１の能動状態の間はオフ状
態であるから、MOSトランジスタM2を介して流れる信号
電流は端子I12に供給される入力電流(Ii12)に等しくな
り、各信号電流は入力電流(Ii12)により端子(I10)に結
合される回路に依存して決定される。受動状態において
は、信号電流Io12はMOSトランジスタM2sOを介して流
れ、該信号電流はMOSトランジスタM2の非導通状態のた
め入力電流(Ii12)に等しい。結果として、当該電流分割
器は入力電流(Ii12)がこの電流分割器の状態により分割
されるか叉は分割されないこととなり、この状態は第１
の基準電圧Rv10により決まる、という利点を有してい
る。
７の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM2sOを更に具備するこ
の実施例は、図４に示した電流分割器とは、当該実施例
がインバータ回路IC2を有し、MOSトランジスタM2sOの制
御電極がこのインバータ回路IC2を介して基準端子R10に
結合され、このMOSトランジスタの主電流通路が、図４
に示したMOSトランジスタM2s1、M2sj及びM2ssと同様
に、MOSトランジスタM2の主電流通路と端子O11との間に
結合される点で相違している。基準電圧Rv10に応じて、
当該電流分割器は第１の能動状態をとるか叉は受動状態
をとる。当該電流分割器の第１の能動状態においては、
基準電圧Rv10はMOSトランジスタM1及びM2を導通させる
と共に、インバータ回路IC2によりMOSトランジスタM2sO
をオフ状態にし、一方当該電流分割器の受動状態におい
ては基準電圧Rv10はMOSトランジスタM1及びM2をオフ状
態にすると共にMOSトランジスタM2sOをインバータ回路I
C2により導通状態にする。当該電流分割器が第１の能動
状態にあり、第４の信号電流Ii12に対応する入力電流が
端子I12に供給されるような場合は、MOSトランジスタM2
及びMOSトランジスタM1は各々信号電流を通過させる。M
OSトランジスタM2sOはこの第１の能動状態の間はオフ状
態であるから、MOSトランジスタM2を介して流れる信号
電流は端子I12に供給される入力電流(Ii12)に等しくな
り、各信号電流は入力電流(Ii12)により端子(I10)に結
合される回路に依存して決定される。受動状態において
は、信号電流Io12はMOSトランジスタM2sOを介して流
れ、該信号電流はMOSトランジスタM2の非導通状態のた
め入力電流(Ii12)に等しい。結果として、当該電流分割
器は入力電流(Ii12)がこの電流分割器の状態により分割
されるか叉は分割されないこととなり、この状態は第１
の基準電圧Rv10により決まる、という利点を有してい
る。
【００５０】図７のＡは、本発明による電流分割器の第
８の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM1pOを更に具備する本
実施例は、図３に示した電流分割器とは当該実施例が第
４の信号電流Ii11用の第４の端子I11とインバータ回路I
C1とを更に有し、MOSトランジスタM1pOの制御電極がこ
のインバータ回路IC1によりMOSトランジスタM1の制御電
極に結合され、このトランジスタの主電流通路が図３に
示した回路における方法とは異なる方法で端子I10と端
子I11との間に結合されている点で相違している。更
に、本実施例は前述した各図に示した実施例とは、MOS
トランジスタM1の制御電極が基準電圧Rv11を入力する基
準端子R11に結合され、MOSトランジスタM2の制御電極が
基準電圧Rv12を入力する基準端子R12に結合されている
点で異なっている。それでいて、MOSトランジスタM1及
びM2の各制御電極の結合が以下の各図の幾つかに示すよ
うな制御回路CCによりなされ、基準電圧Rv11及びRv12は
前述した各図を参照して述べた基準電圧Rv10から得られ
る。前述した各実施例と比較して、本実施例は第１の能
動状態に加えて第２の能動状態を有する。当該電流分割
器の第１の能動状態においては、基準電圧Rv11がMOSト
ランジスタM1を導通させると共にインバータ回路IC1に
よりMOSトランジスタM1pOをオフ状態にし、基準電圧Rv1
2がMOSトランジスタM2を導通状態にする。このように、
当該電流分割器は信号電流Ii10に式(8)及び(9)で規定さ
れる電流分割を施し、この電流分割の結果信号電流Io11
及びIo12が得られる。また、当該電流分割器の第２の能
動状態では、基準電圧Rv11はMOSトランジスタM1をオフ
状態にすると共にMOSトランジスタM1pOをインバータ回
路IC1により導通状態にし、基準電圧Rv12がMOSトランジ
スタM2を導通状態にする。この結果、当該電流分割器は
信号電流Ii10に式(8)及び(9)で規定される電流分割を施
し、この電流分割により信号電流Ii11及びIo12が得られ
る。このように、当該電流分割器は信号電流を基準電圧
Rv10から得られる基準電圧Rv11に応じて第１の方法で分
割し叉は第２の方法で分割して、他の電流分割器に伝送
することができる。
８の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM1pOを更に具備する本
実施例は、図３に示した電流分割器とは当該実施例が第
４の信号電流Ii11用の第４の端子I11とインバータ回路I
C1とを更に有し、MOSトランジスタM1pOの制御電極がこ
のインバータ回路IC1によりMOSトランジスタM1の制御電
極に結合され、このトランジスタの主電流通路が図３に
示した回路における方法とは異なる方法で端子I10と端
子I11との間に結合されている点で相違している。更
に、本実施例は前述した各図に示した実施例とは、MOS
トランジスタM1の制御電極が基準電圧Rv11を入力する基
準端子R11に結合され、MOSトランジスタM2の制御電極が
基準電圧Rv12を入力する基準端子R12に結合されている
点で異なっている。それでいて、MOSトランジスタM1及
びM2の各制御電極の結合が以下の各図の幾つかに示すよ
うな制御回路CCによりなされ、基準電圧Rv11及びRv12は
前述した各図を参照して述べた基準電圧Rv10から得られ
る。前述した各実施例と比較して、本実施例は第１の能
動状態に加えて第２の能動状態を有する。当該電流分割
器の第１の能動状態においては、基準電圧Rv11がMOSト
ランジスタM1を導通させると共にインバータ回路IC1に
よりMOSトランジスタM1pOをオフ状態にし、基準電圧Rv1
2がMOSトランジスタM2を導通状態にする。このように、
当該電流分割器は信号電流Ii10に式(8)及び(9)で規定さ
れる電流分割を施し、この電流分割の結果信号電流Io11
及びIo12が得られる。また、当該電流分割器の第２の能
動状態では、基準電圧Rv11はMOSトランジスタM1をオフ
状態にすると共にMOSトランジスタM1pOをインバータ回
路IC1により導通状態にし、基準電圧Rv12がMOSトランジ
スタM2を導通状態にする。この結果、当該電流分割器は
信号電流Ii10に式(8)及び(9)で規定される電流分割を施
し、この電流分割により信号電流Ii11及びIo12が得られ
る。このように、当該電流分割器は信号電流を基準電圧
Rv10から得られる基準電圧Rv11に応じて第１の方法で分
割し叉は第２の方法で分割して、他の電流分割器に伝送
することができる。
【００５１】図７のＢは、本発明による電流分割器の第
９の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM2pOを更に具備する本
実施例は、図５に示した電流分割器とは当該実施例が第
４の信号電流Ii12用の第４の端子I12とインバータ回路I
C2とを更に有し、MOSトランジスタM2pOの制御電極がこ
のインバータ回路IC2によりMOSトランジスタM2の制御電
極に結合され、このトランジスタM2pOの主電流通路が図
５に示した回路における方法とは異なる方法で端子I10
と端子I12との間に結合されている点で相違している。
更に、本実施例は前述した各図に示した実施例とは、MO
SトランジスタM1の制御電極が基準電圧Rv11を入力する
基準端子R11に結合され、MOSトランジスタM2の制御電極
が基準電圧Rv12を入力する基準端子R12に結合されてい
る点で異なっている。それでいて、MOSトランジスタM1
及びM2の各制御電極の結合が以下の各図の幾つかに示す
ような制御回路CCによりなされ、基準電圧Rv11及びRv12
は前述した各図を参照して述べた基準電圧Rv10から得ら
れる。図７のＡに示した実施例と同様に、本実施例は第
１の能動状態に加えて第２の能動状態を有する。当該電
流分割器の第１の能動状態においては、基準電圧Rv11は
MOSトランジスタM1を導通させ、基準電圧Rv12はMOSトラ
ンジスタM2を導通状態にすると共にMOSトランジスタM2p
Oをインバータ回路IC2によりオフ状態にする。このよう
に、当該電流分割器は信号電流Ii10に式(8)及び(9)で規
定される電流分割を施し、この電流分割の結果信号電流
Io11及びIo12が得られる。また、当該電流分割器の第２
の能動状態では、基準電圧Rv11はMOSトランジスタM1を
導通状態にし、基準電圧Rv12がMOSトランジスタM2をオ
フ状態にすると共にMOSトランジスタM2pOをインバータ
回路IC2により導通状態にする。この結果、当該電流分
割器は信号電流Ii10に式(8)及び(9)で規定される電流分
割を施し、この電流分割により信号電流Io11及びIi12が
得られる。このように、当該電流分割器は信号電流を基
準電圧Rv10から得られる基準電圧Rv11に応じて第１の方
法で分割し叉は第２の方法で分割して、伝達することが
できる。
９の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM2pOを更に具備する本
実施例は、図５に示した電流分割器とは当該実施例が第
４の信号電流Ii12用の第４の端子I12とインバータ回路I
C2とを更に有し、MOSトランジスタM2pOの制御電極がこ
のインバータ回路IC2によりMOSトランジスタM2の制御電
極に結合され、このトランジスタM2pOの主電流通路が図
５に示した回路における方法とは異なる方法で端子I10
と端子I12との間に結合されている点で相違している。
更に、本実施例は前述した各図に示した実施例とは、MO
SトランジスタM1の制御電極が基準電圧Rv11を入力する
基準端子R11に結合され、MOSトランジスタM2の制御電極
が基準電圧Rv12を入力する基準端子R12に結合されてい
る点で異なっている。それでいて、MOSトランジスタM1
及びM2の各制御電極の結合が以下の各図の幾つかに示す
ような制御回路CCによりなされ、基準電圧Rv11及びRv12
は前述した各図を参照して述べた基準電圧Rv10から得ら
れる。図７のＡに示した実施例と同様に、本実施例は第
１の能動状態に加えて第２の能動状態を有する。当該電
流分割器の第１の能動状態においては、基準電圧Rv11は
MOSトランジスタM1を導通させ、基準電圧Rv12はMOSトラ
ンジスタM2を導通状態にすると共にMOSトランジスタM2p
Oをインバータ回路IC2によりオフ状態にする。このよう
に、当該電流分割器は信号電流Ii10に式(8)及び(9)で規
定される電流分割を施し、この電流分割の結果信号電流
Io11及びIo12が得られる。また、当該電流分割器の第２
の能動状態では、基準電圧Rv11はMOSトランジスタM1を
導通状態にし、基準電圧Rv12がMOSトランジスタM2をオ
フ状態にすると共にMOSトランジスタM2pOをインバータ
回路IC2により導通状態にする。この結果、当該電流分
割器は信号電流Ii10に式(8)及び(9)で規定される電流分
割を施し、この電流分割により信号電流Io11及びIi12が
得られる。このように、当該電流分割器は信号電流を基
準電圧Rv10から得られる基準電圧Rv11に応じて第１の方
法で分割し叉は第２の方法で分割して、伝達することが
できる。
【００５２】図８は本発明による電流分割器の第10実施
例を示している。この実施例は図４、図５及び図６のＡ
に示した電流分割器と同様に構成されている。MOSトラ
ンジスタM2に直列に結合された他の１個のMOSトランジ
スタM2s1を有するこの実施例は、前述した各図に示され
た電流分割器とは、当該電流分割器が各々が制御電極と
主電流通路とを有すると共にMOSトランジスタM2に並列
に結合された他の３個のMOSトランジスタM2p1、M2p1s1
及びM2p1s2を更に有し、MOSトランジスタM2p1、M2p1s1
及びM2p1s2の制御電極はMOSトランジスタM2s1と同様に
基準端子R10に結合され、MOSトランジスタM2p1、M2p1s1
及びM2p1s2の主電流通路がMOSトランジスタM2及びM2s1
の主電流通路と並列に結合され、端子I10がMOSトランジ
スタM2p1の主電流通路とMOSトランジスタM2p1s1の主電
流通路との間に位置する点に結合されている点が相違し
ている。この実施例は前述した各図に示された電流分割
器の組み合わせの一例であって、当該電流分割器の第１
の能動状態では信号電流Ii11は信号電流Ii10とIo12とに
分割され、当該電流分割器の受動状態では信号電流は逆
向きで信号電流Io11に等しくなる。この電流分割器はラ
ダー回路網（いわゆるR-2R回路網）の形態の２つの回路
部分（M1、M2、M2s1とM2p1、M2p1s1、M2p1s2）を有して
いるので、一つのラダー回路網を形成する当該電流分割
器の第１の能動状態では信号電流Ii10は、後者のラダー
回路網の電流分割器が通常のように２個の直列結合され
たMOSトランジスタにより終端されている場合は、信号
電流Ii11に対して約１２デシベル減衰されることが簡単
に判る（各回路部分はR-2R比の結果、約６デシベルの減
衰を発生する）。
例を示している。この実施例は図４、図５及び図６のＡ
に示した電流分割器と同様に構成されている。MOSトラ
ンジスタM2に直列に結合された他の１個のMOSトランジ
スタM2s1を有するこの実施例は、前述した各図に示され
た電流分割器とは、当該電流分割器が各々が制御電極と
主電流通路とを有すると共にMOSトランジスタM2に並列
に結合された他の３個のMOSトランジスタM2p1、M2p1s1
及びM2p1s2を更に有し、MOSトランジスタM2p1、M2p1s1
及びM2p1s2の制御電極はMOSトランジスタM2s1と同様に
基準端子R10に結合され、MOSトランジスタM2p1、M2p1s1
及びM2p1s2の主電流通路がMOSトランジスタM2及びM2s1
の主電流通路と並列に結合され、端子I10がMOSトランジ
スタM2p1の主電流通路とMOSトランジスタM2p1s1の主電
流通路との間に位置する点に結合されている点が相違し
ている。この実施例は前述した各図に示された電流分割
器の組み合わせの一例であって、当該電流分割器の第１
の能動状態では信号電流Ii11は信号電流Ii10とIo12とに
分割され、当該電流分割器の受動状態では信号電流は逆
向きで信号電流Io11に等しくなる。この電流分割器はラ
ダー回路網（いわゆるR-2R回路網）の形態の２つの回路
部分（M1、M2、M2s1とM2p1、M2p1s1、M2p1s2）を有して
いるので、一つのラダー回路網を形成する当該電流分割
器の第１の能動状態では信号電流Ii10は、後者のラダー
回路網の電流分割器が通常のように２個の直列結合され
たMOSトランジスタにより終端されている場合は、信号
電流Ii11に対して約１２デシベル減衰されることが簡単
に判る（各回路部分はR-2R比の結果、約６デシベルの減
衰を発生する）。
【００５３】図９は本発明による電流分割器の第11実施
例を示している。この実施例は図３、図４及び図６のＡ
に示した電流分割器と同様に構成されている。この実施
例は、上述した各図に示された電流分割器とは、当該電
流分割器が各々が制御電極と主電流通路とを有すると共
にMOSトランジスタM1に並列に結合された他の４個のMOS
トランジスタM1p1、M1p2、M1p3及びM1p4を更に有する一
方、MOSトランジスタM2に直列に結合された３個のMOSト
ランジスタM2s1、M2s2及びM2s3を更に有し、MOSトラン
ジスタM1p1、M1p2、M1p3、M1p4、M2s1、M2s2及びM2s3の
制御電極が基準端子R10に結合され、MOSトランジスタM1
p1、M1p2、M1p3及びM1p4の主電流通路がMOSトランジス
タM1の主電流通路と並列に結合され、MOSトランジスタM
2s1、M2s2及びM2s3の主電流通路がMOSトランジスタM2の
主電流通路と端子O12との間に直列に結合されている点
が相違している。この実施例は前述した各図に示された
電流分割器の組み合わせの第２の例であって、当該電流
分割器の第１の能動状態では図６のＡの場合と同様に信
号電流Ii11は信号電流Ii10とIo12とに分割され、当該電
流分割器の受動状態では信号電流Ii11はMOSトランジス
タM1s0の信号電流に等しくなる。集積回路の一部を形成
するこの電流分割器は、後者のラダー回路網の電流分割
器が通常のように２個の直列結合されたMOSトランジス
タにより終端されている場合は、信号電流Ii11に対して
約２デシベルの減衰量を発生する。
例を示している。この実施例は図３、図４及び図６のＡ
に示した電流分割器と同様に構成されている。この実施
例は、上述した各図に示された電流分割器とは、当該電
流分割器が各々が制御電極と主電流通路とを有すると共
にMOSトランジスタM1に並列に結合された他の４個のMOS
トランジスタM1p1、M1p2、M1p3及びM1p4を更に有する一
方、MOSトランジスタM2に直列に結合された３個のMOSト
ランジスタM2s1、M2s2及びM2s3を更に有し、MOSトラン
ジスタM1p1、M1p2、M1p3、M1p4、M2s1、M2s2及びM2s3の
制御電極が基準端子R10に結合され、MOSトランジスタM1
p1、M1p2、M1p3及びM1p4の主電流通路がMOSトランジス
タM1の主電流通路と並列に結合され、MOSトランジスタM
2s1、M2s2及びM2s3の主電流通路がMOSトランジスタM2の
主電流通路と端子O12との間に直列に結合されている点
が相違している。この実施例は前述した各図に示された
電流分割器の組み合わせの第２の例であって、当該電流
分割器の第１の能動状態では図６のＡの場合と同様に信
号電流Ii11は信号電流Ii10とIo12とに分割され、当該電
流分割器の受動状態では信号電流Ii11はMOSトランジス
タM1s0の信号電流に等しくなる。集積回路の一部を形成
するこの電流分割器は、後者のラダー回路網の電流分割
器が通常のように２個の直列結合されたMOSトランジス
タにより終端されている場合は、信号電流Ii11に対して
約２デシベルの減衰量を発生する。
【００５４】図１０は本発明による電流分割器の第１２
実施例を示している。当該実施例は図７のＡに示した電
流分割器とは、当該実施例が図５に示した電流分割器と
同様に制御電極と主電流通路とを有する他のMOSトラン
ジスタM2p1を更に具備し、このトランジスタの制御電極
が基準端子R10に結合され、主電流通路がMOSトランジス
タM2の主電流通路と並列に結合されている点で相違して
いる。当該実施例は前述した各図の電流分割器の組み合
わせの第３の例であり、当該実施例の第１の能動状態で
は信号電流Ii10が信号電流Io12とIi11とに分割され、当
該実施例の第２の能動状態では信号電流Ii10が信号電流
Io12とIo11とに分割される。当該実施例はMOSトランジ
スタM2p1を有しているので、この形式の電流分割器の複
数直列接続はラダー回路網（いわゆるR-2R回路網）とな
り、このようなラダー回路網においては信号電流Io12は
第１の能動状態及び第２の能動状態において信号電流Ii
10に対して約６デシベルの減衰で伝送される。
実施例を示している。当該実施例は図７のＡに示した電
流分割器とは、当該実施例が図５に示した電流分割器と
同様に制御電極と主電流通路とを有する他のMOSトラン
ジスタM2p1を更に具備し、このトランジスタの制御電極
が基準端子R10に結合され、主電流通路がMOSトランジス
タM2の主電流通路と並列に結合されている点で相違して
いる。当該実施例は前述した各図の電流分割器の組み合
わせの第３の例であり、当該実施例の第１の能動状態で
は信号電流Ii10が信号電流Io12とIi11とに分割され、当
該実施例の第２の能動状態では信号電流Ii10が信号電流
Io12とIo11とに分割される。当該実施例はMOSトランジ
スタM2p1を有しているので、この形式の電流分割器の複
数直列接続はラダー回路網（いわゆるR-2R回路網）とな
り、このようなラダー回路網においては信号電流Io12は
第１の能動状態及び第２の能動状態において信号電流Ii
10に対して約６デシベルの減衰で伝送される。
【００５５】図１１は本発明による電流分割器を複数有
する集積回路の第１実施例を示している。３個の電流分
割器CD1、CDj及びCDsに加えて、当該集積回路は入力電
流Iiを入力する入力端子IIと、出力電流Ioを出力するた
めの第１の出力端子OIと、第２の出力電流を出力するた
めの第２の出力端子OO1と、上記電流分割器CD1、CDj及
びCDsに必要とされる基準電圧を供給するための制御回
路CCとを有している。上記電流分割器CD1、CDj及びCDs
は、図１、２、３、４及び５に示した電流分割器と同様
に、第１の端子（I10、Ij0、Is0）と、第２の端子（O1
1、Oj1、Os1）と、第３の端子（O12、Oj2、Os2）と、基
準端子（R10、Rj0、Rs0）とを各々有し、第１の端子（I
10、Ij0、Is0）が入力端子として各々使用される。ここ
で、前記入力端子IIは第１の端子I10に結合され、端子O
12は端子Ij0に結合され、端子Oj2は端子Is0に結合さ
れ、端子Os2は出力端子OIに結合され、各端子O11、Oj1
及びOs1は出力端子OO1に結合され、各基準端子R10、Rj0
及びRs0は制御回路CCに結合されている。この図１１に
示す集積回路は３個の電流分割器しか有さないが、当該
集積回路内の電流分割器の数は３個に限定されるもので
はなく、電流分割器CDjと同様の電流分割器を１個以上
最初の電流分割器CD1と最後の電流分割器CDsとの間に直
列に結合してもよい。この回路構成によれば、入力電流
Iiは図１、図２、図３、図４叉は図５に示した電流分割
器と同様な構成を持つ各電流分割器により順次分割さ
れ、その結果残余の出力電流Ioが得られ、また端子O1
1、Oj1及びOs1を介して分割された電流が端子OO1に得ら
れる。制御回路CCにより発生され、第１の基準電圧Rv10
に関係すると共に基準端子R10、Rj0及びRs0に供給され
る各基準電圧によれば、１個以上の電流分割器を受動状
態に設定することにより分割される電流の総数を選択す
ることができる。この場合、電流分割器CDjを受動状態
に設定すると電流分割器CDjないしCDsが受動状態にな
る。このような制御回路CCは例えばMOSトランジスタを
スイッチとして使用するような当業者に既知の種々の方
法で構成することができる。
する集積回路の第１実施例を示している。３個の電流分
割器CD1、CDj及びCDsに加えて、当該集積回路は入力電
流Iiを入力する入力端子IIと、出力電流Ioを出力するた
めの第１の出力端子OIと、第２の出力電流を出力するた
めの第２の出力端子OO1と、上記電流分割器CD1、CDj及
びCDsに必要とされる基準電圧を供給するための制御回
路CCとを有している。上記電流分割器CD1、CDj及びCDs
は、図１、２、３、４及び５に示した電流分割器と同様
に、第１の端子（I10、Ij0、Is0）と、第２の端子（O1
1、Oj1、Os1）と、第３の端子（O12、Oj2、Os2）と、基
準端子（R10、Rj0、Rs0）とを各々有し、第１の端子（I
10、Ij0、Is0）が入力端子として各々使用される。ここ
で、前記入力端子IIは第１の端子I10に結合され、端子O
12は端子Ij0に結合され、端子Oj2は端子Is0に結合さ
れ、端子Os2は出力端子OIに結合され、各端子O11、Oj1
及びOs1は出力端子OO1に結合され、各基準端子R10、Rj0
及びRs0は制御回路CCに結合されている。この図１１に
示す集積回路は３個の電流分割器しか有さないが、当該
集積回路内の電流分割器の数は３個に限定されるもので
はなく、電流分割器CDjと同様の電流分割器を１個以上
最初の電流分割器CD1と最後の電流分割器CDsとの間に直
列に結合してもよい。この回路構成によれば、入力電流
Iiは図１、図２、図３、図４叉は図５に示した電流分割
器と同様な構成を持つ各電流分割器により順次分割さ
れ、その結果残余の出力電流Ioが得られ、また端子O1
1、Oj1及びOs1を介して分割された電流が端子OO1に得ら
れる。制御回路CCにより発生され、第１の基準電圧Rv10
に関係すると共に基準端子R10、Rj0及びRs0に供給され
る各基準電圧によれば、１個以上の電流分割器を受動状
態に設定することにより分割される電流の総数を選択す
ることができる。この場合、電流分割器CDjを受動状態
に設定すると電流分割器CDjないしCDsが受動状態にな
る。このような制御回路CCは例えばMOSトランジスタを
スイッチとして使用するような当業者に既知の種々の方
法で構成することができる。
【００５６】図１２は本発明による電流分割器を複数有
する集積回路の第２の実施例を示している。３個の電流
分割器CD1、CDj及びCDsに加えて、当該集積回路は入力
電流Iiを入力する入力端子IIと、出力電流Ioを出力する
ための第１の出力端子OIと、第２の出力電流を出力する
ための第２の出力端子OO1と、第３の出力電流を出力す
るための第３の出力端子OO2と、上記電流分割器CD1、CD
j及びCDsにより必要とされる基準電圧を供給するための
制御回路CCとを有している。上記電流分割器CD1、CDj及
びCDsは、図６のＡ、７のＡ、８、９及び１０に示した
電流分割器と同様に、第１の端子（I10、Ij0、Is0）
と、第２の端子（O11、Oj1、Os1）と、第３の端子（O1
2、Oj2、Os2）と、第４の端子（I11、Ij1、Is1）と、基
準端子（R10、Rj0、Rs0）とを各々有し、第４の端子（I
11、Ij1、Is1）が入力端子として各々使用される。ここ
で、入力端子IIは第１の端子I11に結合され、端子I10は
端子Ij1に結合され、端子Ij0は端子Is1に結合され、端
子Is0は出力端子OIに結合され、各端子O11、Oj1及びOs1
は出力端子OO1に結合され、各端子O12、Oj2及びOs2は出
力端子OO2に結合され、各基準端子R10、Rj0及びRs0は制
御回路CCに結合されている。この図１２に示す集積回路
は３個の電流分割器しか有さないが、当該集積回路内の
電流分割器の数は３個に限定されるものではなく、電流
分割器CDjと同様の電流分割器を１個以上最初の電流分
割器CD1と最後の電流分割器CDsとの間に直列に結合して
もよい。この回路構成によれば、入力電流Iiは図６の
Ａ、図８叉は図９に示した電流分割器と同様な構成を持
つ各電流分割器により順次分割され、その結果残余の出
力電流Ioが得られ、また端子O11、Oj1及びOs1を介して
分割された電流が端子OO1に得られ、端子O12、Oj2及びO
s2を介して分割された電流が出力端子OO2に得られる。
制御回路CCにより発生され、第１の基準電圧Rv10に関係
すると共に基準端子R10、Rj0及びRs0に供給される各基
準電圧によれば、１個以上の電流分割器を受動状態に設
定することにより分割される電流の総数を選択すること
ができる。この場合、電流分割器CDjを受動状態に設定
すると電流分割器CDjないしCDsが受動状態になる。この
ように、この集積回路によれば電流分割の制御を実現す
ることができ、このような電流分割は例えば音量制御等
に使用することができ、その場合入力電流は複数の電流
分割器を第１の能動状態に設定することにより減衰され
る。
する集積回路の第２の実施例を示している。３個の電流
分割器CD1、CDj及びCDsに加えて、当該集積回路は入力
電流Iiを入力する入力端子IIと、出力電流Ioを出力する
ための第１の出力端子OIと、第２の出力電流を出力する
ための第２の出力端子OO1と、第３の出力電流を出力す
るための第３の出力端子OO2と、上記電流分割器CD1、CD
j及びCDsにより必要とされる基準電圧を供給するための
制御回路CCとを有している。上記電流分割器CD1、CDj及
びCDsは、図６のＡ、７のＡ、８、９及び１０に示した
電流分割器と同様に、第１の端子（I10、Ij0、Is0）
と、第２の端子（O11、Oj1、Os1）と、第３の端子（O1
2、Oj2、Os2）と、第４の端子（I11、Ij1、Is1）と、基
準端子（R10、Rj0、Rs0）とを各々有し、第４の端子（I
11、Ij1、Is1）が入力端子として各々使用される。ここ
で、入力端子IIは第１の端子I11に結合され、端子I10は
端子Ij1に結合され、端子Ij0は端子Is1に結合され、端
子Is0は出力端子OIに結合され、各端子O11、Oj1及びOs1
は出力端子OO1に結合され、各端子O12、Oj2及びOs2は出
力端子OO2に結合され、各基準端子R10、Rj0及びRs0は制
御回路CCに結合されている。この図１２に示す集積回路
は３個の電流分割器しか有さないが、当該集積回路内の
電流分割器の数は３個に限定されるものではなく、電流
分割器CDjと同様の電流分割器を１個以上最初の電流分
割器CD1と最後の電流分割器CDsとの間に直列に結合して
もよい。この回路構成によれば、入力電流Iiは図６の
Ａ、図８叉は図９に示した電流分割器と同様な構成を持
つ各電流分割器により順次分割され、その結果残余の出
力電流Ioが得られ、また端子O11、Oj1及びOs1を介して
分割された電流が端子OO1に得られ、端子O12、Oj2及びO
s2を介して分割された電流が出力端子OO2に得られる。
制御回路CCにより発生され、第１の基準電圧Rv10に関係
すると共に基準端子R10、Rj0及びRs0に供給される各基
準電圧によれば、１個以上の電流分割器を受動状態に設
定することにより分割される電流の総数を選択すること
ができる。この場合、電流分割器CDjを受動状態に設定
すると電流分割器CDjないしCDsが受動状態になる。この
ように、この集積回路によれば電流分割の制御を実現す
ることができ、このような電流分割は例えば音量制御等
に使用することができ、その場合入力電流は複数の電流
分割器を第１の能動状態に設定することにより減衰され
る。
【００５７】図１３は本発明による電流分割器を複数有
する集積回路の第３の実施例を示している。この実施例
は第１の電流分割係数を持つ電流分割器（CD1、CDm）の
第１の直列接続と、第２の電流分割係数を持つ電流分割
器（CDn、CDz）の第２の直列接続とを有している。電流
分割器の第１及び第２の直列接続（CD1、CDm、CDn及びC
Dz）に加えて、当該集積回路は入力電流Iiを入力する入
力端子IIと、出力電流Ioを出力するための第１の出力端
子OIと、第２の出力電流を出力するための第２の出力端
子OO2と、上記電流分割器CD1、CDm、CDn及びCDzにより
必要とされる基準電圧を供給するための制御回路CCとを
有している。この図１３に示した電流分割器CD1、CDm、
CDn及びCDzは、図６のＡ、７のＡ、８、９及び１０に示
した電流分割器と同様に、第１の端子（I10、Im0、In
0、Iz0）と、第２の端子（O11、Om1、On1、Oz1）と、第
３の端子（O12、Om2、On2、Oz2）と、第４の端子（I1
1、Im1、In1、Iz1）と、基準端子（R10、Rm0、Rn0、Rz
0）とを各々有し、第４の端子（I11、Im1、In1、Iz1）
が入力端子として各々使用される。ここで、前記第１の
直列接続は最初の電流分割器CD1と最後の電流分割器CDm
とを少なくとも有し、前記第２の直列接続は最初の電流
分割器CDnと最後の電流分割器CDzとを少なくとも有す
る。第１の直列接続において、入力端子IIは端子I11に
結合され、端子I10は端子Im1に結合され、各端子O11及
びOm1は端子Im0に結合され、各端子O12及びOm2は出力端
子OO2に結合され、各基準端子R10及びRm0は制御回路CC
に結合されている。また、前記第２の直列接続において
は、端子In0は端子Iz1に結合され、端子Iz0は出力端子O
O2に結合され、各端子On1及びOz1は出力端子OIに結合さ
れ、各端子On2及びOz2は出力端子OO2に結合され、各基
準端子Rn0及びRz0は制御回路CCに結合されている。そし
て、これら第１及び第２の直列接続は端子Im0と端子In1
とにより相互に結合されている。この図１３に示す集積
回路は第１及び第２の直列接続において各々２個の電流
分割器しか有さないが、当該集積回路は図示した電流分
割器の使用のみに限定されるものではなく、図１２に示
したような他の電流分割器CDjに対応し最初の電流分割
器CD1、CDnと最後の電流分割器CDm、CDzとの各々の間に
直列に結合される１個以上の他の電流分割器を含むよう
にしてもよい。
する集積回路の第３の実施例を示している。この実施例
は第１の電流分割係数を持つ電流分割器（CD1、CDm）の
第１の直列接続と、第２の電流分割係数を持つ電流分割
器（CDn、CDz）の第２の直列接続とを有している。電流
分割器の第１及び第２の直列接続（CD1、CDm、CDn及びC
Dz）に加えて、当該集積回路は入力電流Iiを入力する入
力端子IIと、出力電流Ioを出力するための第１の出力端
子OIと、第２の出力電流を出力するための第２の出力端
子OO2と、上記電流分割器CD1、CDm、CDn及びCDzにより
必要とされる基準電圧を供給するための制御回路CCとを
有している。この図１３に示した電流分割器CD1、CDm、
CDn及びCDzは、図６のＡ、７のＡ、８、９及び１０に示
した電流分割器と同様に、第１の端子（I10、Im0、In
0、Iz0）と、第２の端子（O11、Om1、On1、Oz1）と、第
３の端子（O12、Om2、On2、Oz2）と、第４の端子（I1
1、Im1、In1、Iz1）と、基準端子（R10、Rm0、Rn0、Rz
0）とを各々有し、第４の端子（I11、Im1、In1、Iz1）
が入力端子として各々使用される。ここで、前記第１の
直列接続は最初の電流分割器CD1と最後の電流分割器CDm
とを少なくとも有し、前記第２の直列接続は最初の電流
分割器CDnと最後の電流分割器CDzとを少なくとも有す
る。第１の直列接続において、入力端子IIは端子I11に
結合され、端子I10は端子Im1に結合され、各端子O11及
びOm1は端子Im0に結合され、各端子O12及びOm2は出力端
子OO2に結合され、各基準端子R10及びRm0は制御回路CC
に結合されている。また、前記第２の直列接続において
は、端子In0は端子Iz1に結合され、端子Iz0は出力端子O
O2に結合され、各端子On1及びOz1は出力端子OIに結合さ
れ、各端子On2及びOz2は出力端子OO2に結合され、各基
準端子Rn0及びRz0は制御回路CCに結合されている。そし
て、これら第１及び第２の直列接続は端子Im0と端子In1
とにより相互に結合されている。この図１３に示す集積
回路は第１及び第２の直列接続において各々２個の電流
分割器しか有さないが、当該集積回路は図示した電流分
割器の使用のみに限定されるものではなく、図１２に示
したような他の電流分割器CDjに対応し最初の電流分割
器CD1、CDnと最後の電流分割器CDm、CDzとの各々の間に
直列に結合される１個以上の他の電流分割器を含むよう
にしてもよい。
【００５８】この回路構成によれば、入力電流Iiは、例
えば図６のＡ、図８叉は図９に示した電流分割器と同様
な第１の直列接続の各電流分割器（CD1、CDm）と第２の
直列接続の各電流分割器（CDn、CDz）とにより順次分割
され、その結果残余の出力電流Ioが得られ、また端子O1
2、Om2、On2、Oz2及びIz0を介して分割された電流が出
力端子OO2に得られる。制御回路CCにより発生され、第
１の基準電圧Rv10に関係すると共に基準端子R10、Rm0、
Rn0及びRz0に供給される各基準電圧によれば、各電流分
割器を個別に第１の能動状態叉は受動状態に設定するこ
とができ、この場合第１の能動状態では供給された電流
は分割された形で伝送され、受動状態では供給された電
流は分割されない状態で伝送される。このように、この
集積回路によれば電流分割の制御を実現することがで
き、このような電流分割は例えば音量制御等に使用する
ことができる。前記第１の直列接続の電流分割器が図８
に示したような電流分割器と同様な構成であり、第２の
直列接続における電流分割器が図９に示したような電流
分割器と同様な構成のものである場合は、当該回路は第
１の直列接続では各電流分割器が粗い電流分割係数（例
えば１２デシベル）を有し、第２の直列接続では各電流
分割器が精細な電流分割係数（例えば２デシベル）を有
し、これにより比較的小数の電流分割器で大きな範囲に
わたって精細な電流分割を実現することができるという
付加的な利点も有する。
えば図６のＡ、図８叉は図９に示した電流分割器と同様
な第１の直列接続の各電流分割器（CD1、CDm）と第２の
直列接続の各電流分割器（CDn、CDz）とにより順次分割
され、その結果残余の出力電流Ioが得られ、また端子O1
2、Om2、On2、Oz2及びIz0を介して分割された電流が出
力端子OO2に得られる。制御回路CCにより発生され、第
１の基準電圧Rv10に関係すると共に基準端子R10、Rm0、
Rn0及びRz0に供給される各基準電圧によれば、各電流分
割器を個別に第１の能動状態叉は受動状態に設定するこ
とができ、この場合第１の能動状態では供給された電流
は分割された形で伝送され、受動状態では供給された電
流は分割されない状態で伝送される。このように、この
集積回路によれば電流分割の制御を実現することがで
き、このような電流分割は例えば音量制御等に使用する
ことができる。前記第１の直列接続の電流分割器が図８
に示したような電流分割器と同様な構成であり、第２の
直列接続における電流分割器が図９に示したような電流
分割器と同様な構成のものである場合は、当該回路は第
１の直列接続では各電流分割器が粗い電流分割係数（例
えば１２デシベル）を有し、第２の直列接続では各電流
分割器が精細な電流分割係数（例えば２デシベル）を有
し、これにより比較的小数の電流分割器で大きな範囲に
わたって精細な電流分割を実現することができるという
付加的な利点も有する。
【００５９】図１４は本発明による電流分割器を複数有
する集積回路の第４の実施例を示している。３個の電流
分割器CD1、CDj及びCDsに加えて、当該集積回路は入力
電流Iiを入力する入力端子IIと、出力電流Ioを出力する
ための第１の出力端子OIと、第２の出力電流を出力する
ための第２の出力端子OO1と、第３の出力電流を出力す
るための第３の出力端子OO2と、上記電流分割器CD1、CD
j及びCDsにより必要とされる基準電圧を供給するための
制御回路CCとを有している。この図１４に示した電流分
割器CD1、CDj及びCDsは、図７のＡ及び１０に示した電
流分割器と同様に、第１の端子（I10、Ij0、Is0）と、
第２の端子（O11、Oj1、Os1）と、第３の端子（O12、Oj
2、Os2）と、第４の端子（I11、Ij1、Is1）と、第１の
基準端子（R11、Rj1、Rs1）と、第２の基準端子（R12、
Rj2、Rs2）とを各々有し、第１の端子（I10、Ij0、Is
0）が入力端子として各々使用される。ここで、前記入
力端子IIは端子I10に結合され、端子O12は端子Ij0に結
合され、端子Oj2は端子Is0に結合され、端子Os2は出力
端子OIに結合され、各端子O11、Oj1及びOs1は出力端子O
O1に結合され、各端子I11、Ij1及びIs1は出力端子OO2に
結合され、各基準端子R11、R12、Rj1、Rj2、Rs1及びRs2
は制御回路CCに結合されている。この図１４に示す集積
回路は３個の電流分割器しか有さないが、当該集積回路
内の電流分割器の数は３個に限定されるものではなく、
電流分割器CDjと同様の電流分割器を１個以上最初の電
流分割器CD1と最後の電流分割器CDsとの間に直列に結合
してもよい。この回路構成によれば、入力電流Iiは例え
ば図７のＡ叉は図１０に示した電流分割器と同様な構成
を持つ各電流分割器により順次分割され、その結果残余
の出力電流Ioが得られ、また端子O11、Oj1及びOs1を介
して分割された電流が出力端子OO1に得られ、端子I11、
Ij1及びIs1を介して分割された電流が出力端子OO2に得
られる。制御回路CCにより発生され、第１の基準電圧Rv
10の第１の変形として基準端子R11、Rj1及びRs1に供給
される各基準電圧と、第１の基準電圧Rv10の第２の変形
として基準端子R12、Rj2及びRs2に供給される各基準電
圧とによれば、各電流分割器を個別に第１の能動状態及
び第２の能動状態に設定することができる。この場合、
供給された電流は分割された形で出力端子OO1か叉はOO2
に伝送される。
する集積回路の第４の実施例を示している。３個の電流
分割器CD1、CDj及びCDsに加えて、当該集積回路は入力
電流Iiを入力する入力端子IIと、出力電流Ioを出力する
ための第１の出力端子OIと、第２の出力電流を出力する
ための第２の出力端子OO1と、第３の出力電流を出力す
るための第３の出力端子OO2と、上記電流分割器CD1、CD
j及びCDsにより必要とされる基準電圧を供給するための
制御回路CCとを有している。この図１４に示した電流分
割器CD1、CDj及びCDsは、図７のＡ及び１０に示した電
流分割器と同様に、第１の端子（I10、Ij0、Is0）と、
第２の端子（O11、Oj1、Os1）と、第３の端子（O12、Oj
2、Os2）と、第４の端子（I11、Ij1、Is1）と、第１の
基準端子（R11、Rj1、Rs1）と、第２の基準端子（R12、
Rj2、Rs2）とを各々有し、第１の端子（I10、Ij0、Is
0）が入力端子として各々使用される。ここで、前記入
力端子IIは端子I10に結合され、端子O12は端子Ij0に結
合され、端子Oj2は端子Is0に結合され、端子Os2は出力
端子OIに結合され、各端子O11、Oj1及びOs1は出力端子O
O1に結合され、各端子I11、Ij1及びIs1は出力端子OO2に
結合され、各基準端子R11、R12、Rj1、Rj2、Rs1及びRs2
は制御回路CCに結合されている。この図１４に示す集積
回路は３個の電流分割器しか有さないが、当該集積回路
内の電流分割器の数は３個に限定されるものではなく、
電流分割器CDjと同様の電流分割器を１個以上最初の電
流分割器CD1と最後の電流分割器CDsとの間に直列に結合
してもよい。この回路構成によれば、入力電流Iiは例え
ば図７のＡ叉は図１０に示した電流分割器と同様な構成
を持つ各電流分割器により順次分割され、その結果残余
の出力電流Ioが得られ、また端子O11、Oj1及びOs1を介
して分割された電流が出力端子OO1に得られ、端子I11、
Ij1及びIs1を介して分割された電流が出力端子OO2に得
られる。制御回路CCにより発生され、第１の基準電圧Rv
10の第１の変形として基準端子R11、Rj1及びRs1に供給
される各基準電圧と、第１の基準電圧Rv10の第２の変形
として基準端子R12、Rj2及びRs2に供給される各基準電
圧とによれば、各電流分割器を個別に第１の能動状態及
び第２の能動状態に設定することができる。この場合、
供給された電流は分割された形で出力端子OO1か叉はOO2
に伝送される。
【００６０】このように、この集積回路によれば電流分
割の制御を実現することができ、このような電流分割は
例えばデジタル／アナログ変換器等に使用することがで
きる。このようなデジタル／アナログ変換器において
は、電流分割が制御回路CCに供給されるデジタル信号に
基づいて制御されるようにし、この場合この信号に基づ
いて基準電圧Rv10の第１の変形がなされ、第２の変形は
必要ない。このような制御回路CCはシフトレジスタと、
スイッチとして使用される幾つかのMOSトランジスタを
用いて構成することができ、基準電圧Rv10の第１の変形
は上記デジタル信号の新たな語がロードされる毎に行わ
れる。基準信号Rv10の第１の変形を行うことにより、上
記デジタル信号の語の各ビットを用いて当該ビットに対
応する電流分割器を第１の能動状態か叉は第２の能動状
態に設定し、これにより出力端子OO1を介して流れる電
流及び出力端子OO2を介して流れる電流の両方が当該デ
ジタル信号のアナログ値を形成することができる。本回
路においてはビット当たり４個のMOSトランジスタから
なる１個の電流分割器のみしか必要でないから、８ビッ
トのデジタル／アナログ変換器を３２個のMOSトランジ
スタで実現することができ、このような変換器は回路の
コンパクトさ故、高周波数（例えば、100MHz）を扱うこ
とができる。
割の制御を実現することができ、このような電流分割は
例えばデジタル／アナログ変換器等に使用することがで
きる。このようなデジタル／アナログ変換器において
は、電流分割が制御回路CCに供給されるデジタル信号に
基づいて制御されるようにし、この場合この信号に基づ
いて基準電圧Rv10の第１の変形がなされ、第２の変形は
必要ない。このような制御回路CCはシフトレジスタと、
スイッチとして使用される幾つかのMOSトランジスタを
用いて構成することができ、基準電圧Rv10の第１の変形
は上記デジタル信号の新たな語がロードされる毎に行わ
れる。基準信号Rv10の第１の変形を行うことにより、上
記デジタル信号の語の各ビットを用いて当該ビットに対
応する電流分割器を第１の能動状態か叉は第２の能動状
態に設定し、これにより出力端子OO1を介して流れる電
流及び出力端子OO2を介して流れる電流の両方が当該デ
ジタル信号のアナログ値を形成することができる。本回
路においてはビット当たり４個のMOSトランジスタから
なる１個の電流分割器のみしか必要でないから、８ビッ
トのデジタル／アナログ変換器を３２個のMOSトランジ
スタで実現することができ、このような変換器は回路の
コンパクトさ故、高周波数（例えば、100MHz）を扱うこ
とができる。
【００６１】図１５は本発明による電流分割器を複数有
する集積回路の第５の実施例を示す。例えば図１１、図
１２、図１３及び図１４に示したような電流分割器の構
成を有するこの実施例は、入力電圧を入力する入力端子
IVと上記各図に示したような入力端子IIとの間に結合さ
れた電圧／電流変換器と、上記各図に示したような出力
端子OIと出力電圧を出力するための出力端子OVとの間に
結合された電流／電圧変換器とを更に有し、入力電流Ii
iが上記入力端子IVを介して流れ、出力電流Iooが出力端
子OVを介して流れる。上記電圧／電流変換器は抵抗素子
Rviと、各々が制御電極と主電流通路とを持つ２個のMOS
トランジスタMvi1及びMvi2と、反転入力端子と非反転入
力端子と出力端子とを持つ演算増幅器Aviとを有してい
る。この場合、演算増幅器Aviの反転入力端子は上記抵
抗素子Rviを介して入力端子IVに結合され、非反転入力
端子は基準電位を入力する基準端子RR1に結合され、出
力端子は入力端子IIに結合されると共に２つのMOSトラ
ンジスタMvi1及びMvi2の主電流通路を介して上記反転入
力端子に結合され、これら２つのMOSトランジスタの制
御電極は基準電位を入力する基準端子RR2に結合されて
いる。また、前記電流／電圧変換器は抵抗素子Rivと、
反転入力端子と非反転入力端子と出力端子とを持つ演算
増幅器Aivとを有している。この場合、反転入力端子は
出力端子OIに結合され、非反転入力端子は前記基準端子
RR1に結合され、出力端子は出力端子OVに結合されると
共に抵抗素子Rivを介して上記反転入力端子に結合され
ている。前述した各回路は電流に基づいて動作するの
で、図１５は電圧／電流変換及び電流／電圧変換を行う
方法を図示し、この場合電圧／電流変換は特殊な方法で
行われる。
する集積回路の第５の実施例を示す。例えば図１１、図
１２、図１３及び図１４に示したような電流分割器の構
成を有するこの実施例は、入力電圧を入力する入力端子
IVと上記各図に示したような入力端子IIとの間に結合さ
れた電圧／電流変換器と、上記各図に示したような出力
端子OIと出力電圧を出力するための出力端子OVとの間に
結合された電流／電圧変換器とを更に有し、入力電流Ii
iが上記入力端子IVを介して流れ、出力電流Iooが出力端
子OVを介して流れる。上記電圧／電流変換器は抵抗素子
Rviと、各々が制御電極と主電流通路とを持つ２個のMOS
トランジスタMvi1及びMvi2と、反転入力端子と非反転入
力端子と出力端子とを持つ演算増幅器Aviとを有してい
る。この場合、演算増幅器Aviの反転入力端子は上記抵
抗素子Rviを介して入力端子IVに結合され、非反転入力
端子は基準電位を入力する基準端子RR1に結合され、出
力端子は入力端子IIに結合されると共に２つのMOSトラ
ンジスタMvi1及びMvi2の主電流通路を介して上記反転入
力端子に結合され、これら２つのMOSトランジスタの制
御電極は基準電位を入力する基準端子RR2に結合されて
いる。また、前記電流／電圧変換器は抵抗素子Rivと、
反転入力端子と非反転入力端子と出力端子とを持つ演算
増幅器Aivとを有している。この場合、反転入力端子は
出力端子OIに結合され、非反転入力端子は前記基準端子
RR1に結合され、出力端子は出力端子OVに結合されると
共に抵抗素子Rivを介して上記反転入力端子に結合され
ている。前述した各回路は電流に基づいて動作するの
で、図１５は電圧／電流変換及び電流／電圧変換を行う
方法を図示し、この場合電圧／電流変換は特殊な方法で
行われる。
【００６２】上記回路はMOSトランジスタMvi1及びMvi2
を有しているので、演算増幅器Aviにより出力される電
流は入力端子IIを介して流れる入力電流Iiと、入力端子
IVを介して流れる電流Iiiとに線形に分割され、ここで
上記電流Iiiは端子IVに印加される電圧に依存する。電
流Iiiは抵抗Rviの両端間の電圧降下に従うので、演算増
幅器により入力端子IIに供給される電流と入力電流Iiと
は演算増幅器AviとMOSトランジスタMvi1及びMvi2とを有
する帰還ループにより決定される。結果として、演算増
幅器Aviの出力端子における寄生容量は入力電流Iiに影
響を与えず、比較的高い周波数を比較的少ない歪で処理
することができ、ここで上記寄生容量に必要とされる電
流は演算増幅器Aviにより供給されることになる。更
に、図１５に示した回路によれば、例えば抵抗素子Rvi
及びRivを増減させることにより叉は入力端子IV及びII
の間にラダー回路網を結合することにより、利得を制御
することも可能である。この場合、上記ラダー回路は例
えば他の制御回路により利得を制御する。
を有しているので、演算増幅器Aviにより出力される電
流は入力端子IIを介して流れる入力電流Iiと、入力端子
IVを介して流れる電流Iiiとに線形に分割され、ここで
上記電流Iiiは端子IVに印加される電圧に依存する。電
流Iiiは抵抗Rviの両端間の電圧降下に従うので、演算増
幅器により入力端子IIに供給される電流と入力電流Iiと
は演算増幅器AviとMOSトランジスタMvi1及びMvi2とを有
する帰還ループにより決定される。結果として、演算増
幅器Aviの出力端子における寄生容量は入力電流Iiに影
響を与えず、比較的高い周波数を比較的少ない歪で処理
することができ、ここで上記寄生容量に必要とされる電
流は演算増幅器Aviにより供給されることになる。更
に、図１５に示した回路によれば、例えば抵抗素子Rvi
及びRivを増減させることにより叉は入力端子IV及びII
の間にラダー回路網を結合することにより、利得を制御
することも可能である。この場合、上記ラダー回路は例
えば他の制御回路により利得を制御する。
【００６３】本発明は以上に説明及び図示した実施例に
限定されるものではなく、等業者であれば本発明の要旨
を逸脱しない範囲で種々変形することができる。例え
ば、図示した実施例の多くは異なる電流分割器を用いて
形成することができ、また図示した電流分割器は図示し
た多くの方法で集積回路に組み合わせることもできる。
更に、各電流分割器のMOSトランジスタはNMOSでもPMOS
でもよいことに注意されたい。
限定されるものではなく、等業者であれば本発明の要旨
を逸脱しない範囲で種々変形することができる。例え
ば、図示した実施例の多くは異なる電流分割器を用いて
形成することができ、また図示した電流分割器は図示し
た多くの方法で集積回路に組み合わせることもできる。
更に、各電流分割器のMOSトランジスタはNMOSでもPMOS
でもよいことに注意されたい。
【図１】 図１は本発明による電流分割器の第１実施例
の回路図、
の回路図、
【図２】 図２は本発明による電流分割器の第２実施例
の回路図、
の回路図、
【図３】 図３は本発明による電流分割器の第３実施例
の回路図、
の回路図、
【図４】 図４は本発明による電流分割器の第４実施例
の回路図、
の回路図、
【図５】 図５は本発明による電流分割器の第５実施例
の回路図、
の回路図、
【図６】 図６は本発明による電流分割器の実施例を示
し、Ａは第６実施例の回路図、Ｂは第７実施例の回路
図、
し、Ａは第６実施例の回路図、Ｂは第７実施例の回路
図、
【図７】 図７は本発明による電流分割器の実施例を示
し、Ａは第８実施例の回路図、Ｂは第９実施例の回路
図、
し、Ａは第８実施例の回路図、Ｂは第９実施例の回路
図、
【図８】 図８は本発明による電流分割器の第１０実施
例の回路図、
例の回路図、
【図９】 図９は本発明による電流分割器の第１１実施
例の回路図、
例の回路図、
【図１０】 図１０は本発明による電流分割器の第１２
実施例の回路図、
実施例の回路図、
【図１１】 図１１は本発明による電流分割器を複数有
する集積回路の第１実施例のブロック図、
する集積回路の第１実施例のブロック図、
【図１２】 図１２は本発明による電流分割器を複数有
する集積回路の第２実施例のブロック図、
する集積回路の第２実施例のブロック図、
【図１３】 図１３は本発明による電流分割器を複数有
する集積回路の第３実施例のブロック図、
する集積回路の第３実施例のブロック図、
【図１４】 図１４は本発明による電流分割器を複数有
する集積回路の第４実施例のブロック図、
する集積回路の第４実施例のブロック図、
【図１５】 図１５は本発明による電流分割器を複数有
する集積回路の第５実施例のブロック図である。
する集積回路の第５実施例のブロック図である。
I10…第１の端子、 Ii10…第１の信
号電流、Io11…第２の信号電流、 Io12…
第３の信号電流、M1…第１のMOSトランジスタ、
M2…第２のMOSトランジスタ、O11…第２の端子、
O12…第３の端子、R10…第１の基準端
子、 Rv10…第１の基準電圧。
号電流、Io11…第２の信号電流、 Io12…
第３の信号電流、M1…第１のMOSトランジスタ、
M2…第２のMOSトランジスタ、O11…第２の端子、
O12…第３の端子、R10…第１の基準端
子、 Rv10…第１の基準電圧。
フロントページの続き (72)発明者 ゴデフリドゥス ヨハネス ゲルトルディ ス マリア ゲーレン オランダ国 アインドーフェン フルーネ ヴァウツウェッハ １
Claims (33)
- 【請求項１】 第１の信号電流(Ii10)を第２の信号電流
(Io11)と第３の信号電流(Io12)とに分割する電流分割器
であって、当該電流分割器が前記第１の信号電流(Ii10)
を通過させる第１の端子(I10)と、前記第２の信号電流
(Io11)を通過させると共に第１の電位を受ける第２の端
子(O11)と、前記第３の信号電流(Io12)を通過させると
共に第２の電位を受ける第３の端子(O12)と、前記第１
の端子(I10)と前記第２の端子(O11)との間に結合される
少なくとも第１の素子と、前記第１の端子(I10)と前記
第３の端子(O12)との間に結合される少なくとも第２の
素子とを有する電流分割器において、 前記第１の素子が制御電極と主電流通路とを有する第１
のMOSトランジスタ(M1)を用いて構成され、前記第２の
素子が制御電極と主電流通路とを有する第２のMOSトラ
ンジスタ(M2)を用いて構成され、前記第１及び第２のMO
Sトランジスタ(M1,M2)の各制御電極が当該電流分割器の
第１の能動状態の間にこれら第１及び第２のMOSトラン
ジスタを導通状態にするために第１の基準電圧(Rv10)を
入力する第１の基準端子(R10)に結合され、前記第１のM
OSトランジスタ(M1)の主電流通路が前記第１の端子(I1
0)と前記第２の端子(O11)との間に結合され、前記第２
のMOSトランジスタ(M2)の主電流通路が前記第１の端子
(I10)と前記第３の端子(O12)との間に結合されているこ
とを特徴とする電流分割器。 - 【請求項２】 請求項１に記載の電流分割器において、
当該電流分割器が各々が制御電極と主電流通路とを有す
る１個以上の他のMOSトランジスタ(M1s1,M1sj,M1ss)を
更に具備し、これら他のMOSトランジスタの各制御電極
が当該電流分割器の前記第１の能動状態の間にこれら１
個以上の他のMOSトランジスタ(M1s1,M1sj,M1ss)を導通
状態にするために前記第１の基準電圧(Rv10)を入力する
前記第１の基準端子(R10)に結合され、前記１個以上の
他のMOSトランジスタ(M1s1,M1sj,M1ss)の各主電流通路
が前記第１のMOSトランジスタ(M1)の主電流通路と前記
第２の端子(O11)との間に直列に結合されていることを
特徴とする電流分割器。 - 【請求項３】 請求項１叉は請求項２に記載の電流分割
器において、当該電流分割器が各々が制御電極と主電流
通路とを有する１個以上の他のMOSトランジスタ(M1p1,M
1pj,M1pp)を更に具備し、これら他のMOSトランジスタの
各制御電極が当該電流分割器の前記第１の能動状態の間
にこれら１個以上の他のMOSトランジスタ(M1p1,M1pj,M1
pp)を導通状態にするために前記第１の基準電圧(Rv10)
を入力する前記第１の基準端子(R10)に結合され、前記
１個以上の他のMOSトランジスタ(M1p1,M1pj,M1pp)の各
主電流通路が少なくとも前記第１のMOSトランジスタ(M
1)の主電流通路と並列に結合されていることを特徴とす
る電流分割器。 - 【請求項４】 請求項１、請求項２叉は請求項３に記載
の電流分割器において、当該電流分割器が各々が制御電
極と主電流通路とを有する１個以上の他のMOSトランジ
スタ(M2s1,M2sj,M2ss)を更に具備し、これら他のMOSト
ランジスタの各制御電極が当該電流分割器の前記第１の
能動状態の間にこれら１個以上の他のMOSトランジスタ
(M2s1,M2sj,M2ss)を導通状態にするために前記第１の基
準電圧(Rv10)を入力する前記第１の基準端子(R10)に結
合され、前記１個以上の他のMOSトランジスタ(M2s1,M2s
j,M2ss)の各主電流通路が前記第２のMOSトランジスタ(M
2)の主電流通路と前記第３の端子(O12)との間に直列に
結合されていることを特徴とする電流分割器。 - 【請求項５】 請求項１、請求項２、請求項３叉は請求
項４に記載の電流分割器において、当該電流分割器が各
々が制御電極と主電流通路とを有する１個以上の他のMO
Sトランジスタ(M2p1,M2pj,M2pp)を更に具備し、これら
他のMOSトランジスタの各制御電極が当該電流分割器の
前記第１の能動状態の間にこれら１個以上の他のMOSト
ランジスタ(M2p1,M2pj,M2pp)を導通状態にするために前
記第１の基準電圧(Rv10)を入力する前記第１の基準端子
(R10)に結合され、前記１個以上の他のMOSトランジスタ
(M2p1,M2pj,M2pp)の各主電流通路が少なくとも前記第２
のMOSトランジスタ(M2)の主電流通路と並列に結合され
ていることを特徴とする電流分割器。 - 【請求項６】 請求項１、請求項２、請求項３、請求項
４叉は請求項５に記載の電流分割器において、当該電流
分割器が第４の信号電流(Ii11)を通過させる第４の端子
(I11)と、インバータ回路(IC1)と、制御電極と主電流通
路とを有する少なくとも１個の他のMOSトランジスタ(M1
s0)とを更に具備し、この他のMOSトランジスタの制御電
極が、当該電流分割器の前記第１の能動状態の間にこの
他のMOSトランジスタ(M1s0)をオフ状態にする一方当該
電流分割器の受動状態の間にこの他のMOSトランジスタ
(M1s0)を導通状態にするために、前記第１の基準電圧(R
v10)を入力する前記第１の基準端子(R10)に前記インバ
ータ回路(IC1)により結合され、前記他のMOSトランジス
タ(M1s0)の主電流通路が前記第１のMOSトランジスタ(M
1)の主電流通路と前記第２の端子(O11)との間に結合さ
れ、前記第４の端子(I11)が前記第１のMOSトランジスタ
(M1)の主電流通路と前記他のMOSトランジスタ(M1s0)の
主電流通路との間の点に結合されていることを特徴とす
る電流分割器。 - 【請求項７】 請求項１、請求項２、請求項３、請求項
４叉は請求項５に記載の電流分割器において、当該電流
分割器が第４の信号電流(Ii12)を通過させる第４の端子
(I12)と、インバータ回路(IC2)と、制御電極と主電流通
路とを有する少なくとも１個の他のMOSトランジスタ(M2
s0)とを更に具備し、この他のMOSトランジスタの制御電
極が、当該電流分割器の前記第１の能動状態の間にこの
他のMOSトランジスタ(M2s0)をオフ状態にする一方当該
電流分割器の受動状態の間にこの他のMOSトランジスタ
(M2s0)を導通状態にするために、前記第１の基準電圧(R
v10)を入力する前記第１の基準端子(R10)に前記インバ
ータ回路(IC2)により結合され、前記他のMOSトランジス
タ(M2s0)の主電流通路が前記第２のMOSトランジスタ(M
2)の主電流通路と前記第３の端子(O12)との間に結合さ
れ、前記第４の端子(I12)が前記第２のMOSトランジスタ
(M2)の主電流通路と前記他のMOSトランジスタ(M2s0)の
主電流通路との間の点に結合されていることを特徴とす
る電流分割器。 - 【請求項８】 請求項１、請求項２、請求項３、請求項
４叉は請求項５に記載の電流分割器において、当該電流
分割器が第４の信号電流(Ii11)を通過させる第４の端子
(I11)と、インバータ回路(IC1)と、制御電極と主電流通
路とを有する少なくとも１個の他のMOSトランジスタ(M1
p0)とを更に具備し、この他のMOSトランジスタの制御電
極が前記インバータ回路(IC1)により前記第１のMOSトラ
ンジスタ(M1)の制御電極に結合され、この第１のMOSト
ランジスタ(M1)の制御電極が、当該電流分割器の前記第
１の能動状態の間に前記他のMOSトランジスタ(M1p0)を
オフ状態にする一方当該電流分割器の第２の能動状態の
間に前記他のMOSトランジスタ(M1p0)を導通状態にする
ために、前記第１の基準端子に結合され前記第１の基準
電圧から生成された第２の基準電圧(Rv11)を入力する第
２の基準端子(R11)に結合され、前記他のMOSトランジス
タ(M1p0)の主電流通路が前記第１の端子(I10)と前記第
４の端子(I11)との間に結合されていることを特徴とす
る電流分割器。 - 【請求項９】 請求項１、請求項２、請求項３、請求項
４叉は請求項５に記載の電流分割器において、当該電流
分割器が第４の信号電流(Ii12)を通過させる第４の端子
(I12)と、インバータ回路(IC2)と、制御電極と主電流通
路とを有する少なくとも１個の他のMOSトランジスタ(M2
p0)とを更に具備し、この他のMOSトランジスタの制御電
極が前記インバータ回路(IC2)により前記第２のMOSトラ
ンジスタ(M2)の制御電極に結合され、この第２のMOSト
ランジスタ(M2)の制御電極が、当該電流分割器の前記第
１の能動状態の間に前記他のMOSトランジスタ(M2p0)を
オフ状態にする一方当該電流分割器の第２の能動状態の
間に前記他のMOSトランジスタ(M2p0)を導通状態にする
ために、前記第１の基準端子に結合され前記第１の基準
電圧から生成された第２の基準電圧(Rv12)を入力する第
２の基準端子(R12)に結合され、前記他のMOSトランジス
タ(M2p0)の主電流通路が前記第１の端子(I10)と前記第
４の端子(I12)との間に結合されていることを特徴とす
る電流分割器。 - 【請求項１０】 請求項１、請求項２、請求項３、請求
項４又は請求項５に記載の電流分割器を複数有する集積
回路において、当該集積回路が入力電流(Ii)を入力する
入力端子(II)と、第１の出力電流(Io)を出力する第１の
出力端子(OI)とを更に有し、当該集積回路の前記入力端
子(II)が前記複数の電流分割器の中の最初の電流分割器
(CD1)の第１の端子(I10)に結合され、この最初の電流分
割器の第３の端子(O12)が前記複数の電流分割器の中の
最後の電流分割器(CDs)の第１の端子(Is0)に結合され、
この最後の電流分割器(CDs)の第３の端子(Os2)が当該集
積回路の前記第１の出力端子(OI)に結合されていること
を特徴とする集積回路。 - 【請求項１１】 請求項１０に記載の集積回路におい
て、当該集積回路が第２の出力電流を出力する第２の出
力端子(OO1)を更に有し、前記各電流分割器(CD1、CDj、
CDs)の第２の端子(O11、Oj1、Os1)が当該集積回路の上
記第２の出力端子(OO1)に結合されていることを特徴と
する集積回路。 - 【請求項１２】 請求項１０又は請求項１１に記載の集
積回路において、当該集積回路が他の電流分割器(CDj)
を更に有し、前記最初の電流分割器(CD1)の前記第３の
端子(O12)がこの他の電流分割器(CDj)の第１の端子(Ij
0)に結合され、この他の電流分割器(CDj)の第３の端子
(Oj2)が前記最後の電流分割器(CDs)の前記第１の端子(I
s0)に結合されていることを特徴とする集積回路。 - 【請求項１３】 請求項１２に記載の集積回路におい
て、当該集積回路が複数の他の電流分割器を更に有し、
これら複数の他の電流分割器が前記最初の電流分割器(C
D1)の前記第３の端子(O12)と前記最後の電流分割器(CD
s)の前記第１の端子(Is0)との間に同様にして直列に結
合されていることを特徴とする集積回路。 - 【請求項１４】 請求項１０、請求項１１、請求項１２
又は請求項１３に記載の集積回路において、当該集積回
路が制御回路(CC)を更に有し、前記電流分割器(CD1、CD
j、CDs)の各基準端子(R10、Rj0、Rs0)がこの制御回路(C
C)に結合されていることを特徴とする集積回路。 - 【請求項１５】 請求項６又は請求項７に記載の電流分
割器を複数有する集積回路において、当該集積回路が入
力電流(Ii)を入力する入力端子(II)と、第１の出力電流
(Io)を出力する第１の出力端子(OI)とを更に有し、当該
集積回路の前記入力端子(II)が前記複数の電流分割器の
中の最初の電流分割器(CD1)の第４の端子(I11)に結合さ
れ、この最初の電流分割器の第１の端子(I10)が前記複
数の電流分割器の中の最後の電流分割器(CDs)の第４の
端子(Is1)に結合され、この最後の電流分割器(CDs)の第
１の端子(Is0)が当該集積回路の前記第１の出力端子(O
I)に結合されていることを特徴とする集積回路。 - 【請求項１６】 請求項１５に記載の集積回路におい
て、当該集積回路が第２の出力電流を出力する第２の出
力端子(OO1)を更に有し、前記各電流分割器(CD1、CDj、
CDs)の第２の端子(O11、Oj1、Os1)が当該集積回路の上
記第２の出力端子(OO1)に結合されていることを特徴と
する集積回路。 - 【請求項１７】 請求項１６に記載の集積回路におい
て、当該集積回路が第３の出力電流を出力する第３の出
力端子(OO2)を更に有し、前記各電流分割器(CD1、CDj、
CDs)の第３の端子(O12、Oj2、Os2)が当該集積回路の上
記第３の出力端子(OO2)に結合されていることを特徴と
する集積回路。 - 【請求項１８】 請求項１５、請求項１６又は請求項１
７に記載の集積回路において、当該集積回路が他の電流
分割器(CDj)を更に有し、前記最初の電流分割器(CD1)の
前記第１の端子(I10)がこの他の電流分割器(CDj)の第４
の端子(Ij1)に結合され、この他の電流分割器(CDj)の第
１の端子(Ij0)が前記最後の電流分割器(CDs)の前記第４
の端子(Is1)に結合されていることを特徴とする集積回
路。 - 【請求項１９】 請求項１８に記載の集積回路におい
て、当該集積回路が複数の他の電流分割器を更に有し、
これら複数の他の電流分割器が前記最初の電流分割器(C
D1)の前記第１の端子(I10)と前記最後の電流分割器(CD
s)の前記第４の端子(Is1)との間に同様にして直列に結
合されていることを特徴とする集積回路。 - 【請求項２０】 請求項１５、請求項１６、請求項１
７、請求項１８又は請求項１９に記載の集積回路におい
て、当該集積回路が制御回路(CC)を更に有し、前記電流
分割器(CD1、CDj、CDs)の各基準端子(R10、Rj0、Rs0)が
この制御回路(CC)に結合されていることを特徴とする集
積回路。 - 【請求項２１】 請求項６又は請求項７に記載の電流分
割器を複数有する集積回路において、当該集積回路が入
力電流(Ii)を入力する入力端子(II)と、第１の出力電流
(Io)を出力する第１の出力端子(OI)とを更に有し、当該
集積回路の前記入力端子(II)が前記複数の電流分割器に
おける第１の電流分割係数を持つ第１の直列接続(CD1、
CDm)の中の最初の電流分割器(CD1)の第４の端子(I11)に
結合され、この第１の直列接続(CD1、CDm)における最初
の電流分割器(CD1)の第１の端子(I10)が当該第１の直列
接続(CD1、CDm)における最後の電流分割器(CDm)の第４
の端子(Im1)に結合され、前記第１の直列接続における
電流分割器(CD1、CDm)の各第２の端子(O11、Om1)が前記
複数の電流分割器における第２の電流分割係数を持つ第
２の直列接続(CDn、CDz)の中の最初の電流分割器(CDn)
の第４の端子(In1)に結合され、この第２の直列接続(CD
n、CDz)における前記最初の電流分割器(CDn)の第１の端
子(In0)が当該第２の直列接続(CDn、CDz)における最後
の電流分割器(CDz)の第４の端子(Iz1)に結合され、前記
第２の直列接続における電流分割器(CDn、CDz)の各第２
の端子(On1、Oz1)が当該集積回路の前記第１の出力端子
(OI)に結合されていることを特徴とする集積回路。 - 【請求項２２】 請求項２１に記載の集積回路におい
て、当該集積回路が第２の出力電流を出力する第２の出
力端子(OO2)を更に有し、前記電流分割器(CD1、CDm、CD
n、CDz)の各第３の端子(O12、Om2、On2、Oz2)が当該集
積回路の前記第２の出力端子(OO2)に結合され、前記第
１の直列接続(CD1、CDm)における最後の電流分割器(CD
m)の第１の端子Im0が前記第２の直列接続(CDn、CDz)に
おける最初の電流分割器(CDn)の第４の端子(In1)に結合
され、前記第２の直列接続(CDn、CDz)における最後の電
流分割器(CDz)の第１の端子(Iz0)が当該集積回路の前記
第２の出力端子(OO2)に結合されていることを特徴とす
る集積回路。 - 【請求項２３】 請求項２１又は請求項２２に記載の集
積回路において、当該集積回路が他の電流分割器を更に
有し、前記最初の電流分割器(CD1、CDn)の第１の端子(I
10、In0)が上記他の電流分割器の第４の端子に結合さ
れ、該他の電流分割器の第１の端子が前記最後の電流分
割器(CDm、CDz)の第４の端子(Im1、Iz1)に結合されてい
ることを特徴とする集積回路。 - 【請求項２４】 請求項２３に記載の集積回路におい
て、当該集積回路が複数の他の電流分割器を更に有し、
これら複数の他の電流分割器が前記最初の電流分割器(C
D1、CDn)の第１の端子(I10、In0)と前記最後の電流分割
器(CDm、CDz)の第４の端子(Im1、Iz1)との間に同様にし
て直列に結合されていることを特徴とする集積回路。 - 【請求項２５】 請求項２１、請求項２２、請求項２３
又は請求項２４に記載の集積回路において、当該集積回
路が制御回路(CC)を更に有し、前記電流分割器(CD1、CD
m、CDn、CDz)の各基準端子(R10、Rm0、Rn0、Rz0)がこの
制御回路(CC)に結合されていることを特徴とする集積回
路。 - 【請求項２６】 請求項８又は請求項９に記載の電流分
割器を複数有する集積回路において、当該集積回路が入
力電流(Ii)を入力する入力端子(II)と、第１の出力電流
(Io)を出力する第１の出力端子(OI)とを更に有し、当該
集積回路の前記入力端子(II)が前記複数の電流分割器の
中の最初の電流分割器(CD1)の第１の端子(I10)に結合さ
れ、この最初の電流分割器の第３の端子(O12)が前記複
数の電流分割器の中の最後の電流分割器(CDs)の第１の
端子(Is0)に結合され、この最後の電流分割器(CDs)の第
３の端子(Os2)が当該集積回路の前記第１の出力端子(O
I)に結合されていることを特徴とする集積回路。 - 【請求項２７】 請求項２６に記載の集積回路におい
て、当該集積回路が第２の出力電流を出力する第２の出
力端子(OO1)を更に有し、前記各電流分割器(CD1、CDj、
CDs)の第２の端子(O11、Oj1、Os1)が当該集積回路の上
記第２の出力端子(OO1)に結合されていることを特徴と
する集積回路。 - 【請求項２８】 請求項２７に記載の集積回路におい
て、当該集積回路が第３の出力電流を出力する第３の出
力端子(OO2)を更に有し、前記各電流分割器(CD1、CDj、
CDs)の第４の端子(I11、Ij1、Is1)が当該集積回路の上
記第３の出力端子(OO2)に結合されていることを特徴と
する集積回路。 - 【請求項２９】 請求項２６、請求項２７又は請求項２
８に記載の集積回路において、当該集積回路が他の電流
分割器(CDj)を更に有し、前記最初の電流分割器(CD1)の
前記第３の端子(O12)がこの他の電流分割器(CDj)の第１
の端子(Ij0)に結合され、この他の電流分割器(CDj)の第
３の端子(Oj2)が前記最後の電流分割器(CDs)の前記第１
の端子(Is0)に結合されていることを特徴とする集積回
路。 - 【請求項３０】 請求項２９に記載の集積回路におい
て、当該集積回路が複数の他の電流分割器を更に有し、
これら複数の他の電流分割器が前記最初の電流分割器(C
D1)の前記第３の端子(O12)と前記最後の電流分割器(CD
s)の前記第１の端子(Is0)との間に同様にして直列に結
合されていることを特徴とする集積回路。 - 【請求項３１】 請求項２６、請求項２７、請求項２
８、請求項２９又は請求項３０に記載の集積回路におい
て、当該集積回路が制御回路(CC)を更に有し、前記電流
分割器(CD1、CDj、CDs)の各第１及び第２の基準端子(R1
1、R12、Rj1、Rj2、Rs1、Rs2)がこの制御回路(CC)に結
合されていることを特徴とする集積回路。 - 【請求項３２】 請求項１０ないし３１の何れか一項に
記載の集積回路において、当該集積回路が入力電圧を入
力する他の入力端子(IV)と、出力電圧を出力する他の出
力端子(OV)と、電圧／電流変換器と、電流／電圧変換器
とを更に有し、前記電圧／電流変換器が当該集積回路の
前記他の入力端子(IV)と前記入力端子(II)との間に結合
され、前記電流／電圧変換器が当該集積回路の前記出力
端子(OI)と前記他の出力端子(OV)との間に結合されてい
ることを特徴とする集積回路。 - 【請求項３３】 請求項３２に記載の集積回路におい
て、当該集積回路が基準電圧を入力する基準端子(RR1)
と他の基準電圧を入力する他の基準端子(RR2)とを更に
有し、前記電圧／電流変換器が抵抗素子(Rvi)と、制御
電極と主電流通路とを持つ少なくとも１個のMOSトラン
ジスタ(Mvi1、Mvi2)と、反転入力端子と非反転入力端子
と出力端子とを持つ演算増幅器とを有し、この演算増幅
器の前記反転入力端子は前記抵抗素子(Rvi)により前記
他の入力端子(IV)に結合され、前記演算増幅器の前記非
反転入力端子は前記基準端子(RR1)に結合され、前記演
算増幅器の前記出力端子は前記最初の電流分割器(CD1)
の端子(I11、I10)に結合されると共に前記少なくとも１
個のMOSトランジスタの主電流通路により当該演算増幅
器の反転入力端子に結合され、前記少なくとも１個のMO
Sトランジスタの制御電極が当該集積回路の前記他の基
準端子(RR2)に結合されていることを特徴とする集積回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92200381 | 1992-02-11 | ||
| NL92200381.9 | 1992-02-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613873A true JPH0613873A (ja) | 1994-01-21 |
| JP3295164B2 JP3295164B2 (ja) | 2002-06-24 |
Family
ID=8210412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04567593A Expired - Fee Related JP3295164B2 (ja) | 1992-02-11 | 1993-02-10 | 電流分割器及びそのような電流分割器を複数有する集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5475331A (ja) |
| JP (1) | JP3295164B2 (ja) |
| KR (1) | KR100291611B1 (ja) |
| DE (1) | DE69306603T2 (ja) |
| SG (1) | SG44661A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240663A (ja) * | 1994-03-01 | 1995-09-12 | Sony Corp | アクティブフィルタ回路 |
| US6294959B1 (en) | 1999-11-12 | 2001-09-25 | Macmillan Bruce E. | Circuit that operates in a manner substantially complementary to an amplifying device included therein and apparatus incorporating same |
| CN1142627C (zh) | 2000-01-26 | 2004-03-17 | 华为技术有限公司 | 数字工艺的电流模式步进衰减控制电路 |
| US20040183769A1 (en) * | 2000-09-08 | 2004-09-23 | Earl Schreyer | Graphics digitizer |
| US6496051B1 (en) * | 2001-09-06 | 2002-12-17 | Sharp Laboratories Of America, Inc. | Output sense amplifier for a multibit memory cell |
| KR100792708B1 (ko) * | 2006-06-14 | 2008-01-11 | 한국과학기술원 | 디지털 아날로그 변환기 |
| TWI408806B (zh) * | 2008-12-09 | 2013-09-11 | United Microelectronics Corp | 半導體結構及其製造方法 |
| DE102009018996B3 (de) * | 2009-04-27 | 2010-04-29 | Siemens Aktiengesellschaft | Schaltung zum Schalten kapazitiver Lasten |
| JP6019870B2 (ja) * | 2012-07-20 | 2016-11-02 | ソニー株式会社 | 固体撮像装置、及び、製造方法 |
| EP3450424A1 (de) | 2017-09-04 | 2019-03-06 | Covestro Deutschland AG | Verfahren zur herstellung von isocyanaten |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2838310C2 (de) * | 1978-09-01 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk |
| US4197511A (en) * | 1978-12-18 | 1980-04-08 | Bell Telephone Laboratories, Incorporated | Linear load MOS transistor circuit |
| EP0031583B1 (en) * | 1979-12-26 | 1988-08-17 | Kabushiki Kaisha Toshiba | A driver circuit for charge coupled device |
| JPS63279491A (ja) * | 1987-05-12 | 1988-11-16 | Mitsubishi Electric Corp | 半導体ダイナミツクｒａｍ |
| JPH0679263B2 (ja) * | 1987-05-15 | 1994-10-05 | 株式会社東芝 | 基準電位発生回路 |
| US4897563A (en) * | 1988-08-01 | 1990-01-30 | Itt Corporation | N-way MMIC redundant switch |
| US4939394A (en) * | 1988-09-16 | 1990-07-03 | Texas Instruments Incorporated | Synchronous circuit system having asynchronous signal input |
| US4978905A (en) * | 1989-10-31 | 1990-12-18 | Cypress Semiconductor Corp. | Noise reduction output buffer |
| US5034623A (en) * | 1989-12-28 | 1991-07-23 | Texas Instruments Incorporated | Low power, TTL level CMOS input buffer with hysteresis |
| JPH07105711B2 (ja) * | 1990-04-26 | 1995-11-13 | 株式会社東芝 | 入力回路 |
-
1993
- 1993-02-03 DE DE69306603T patent/DE69306603T2/de not_active Expired - Fee Related
- 1993-02-03 SG SG1996005183A patent/SG44661A1/en unknown
- 1993-02-10 JP JP04567593A patent/JP3295164B2/ja not_active Expired - Fee Related
- 1993-02-10 US US08/015,190 patent/US5475331A/en not_active Expired - Fee Related
- 1993-02-10 KR KR1019930001782A patent/KR100291611B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| SG44661A1 (en) | 1997-12-19 |
| JP3295164B2 (ja) | 2002-06-24 |
| DE69306603D1 (de) | 1997-01-30 |
| DE69306603T2 (de) | 1997-06-05 |
| KR930018854A (ko) | 1993-09-22 |
| US5475331A (en) | 1995-12-12 |
| KR100291611B1 (ko) | 2001-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639076B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| US4069431A (en) | Amplifier circuit | |
| JP3295164B2 (ja) | 電流分割器及びそのような電流分割器を複数有する集積回路 | |
| JPS58179008A (ja) | 信号の増幅及び／又は減衰回路 | |
| JP2688551B2 (ja) | 可変遅延装置 | |
| US7579891B2 (en) | Method and circuit arrangement for generating a periodic electric signal with controllable phase | |
| US7372330B2 (en) | Variable gain amplifier | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| US7298855B2 (en) | Volume circuit using resistive ladder circuits | |
| KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
| US5955919A (en) | Nonlinearity compensation in an electric signal processing circuit | |
| EP2518900B1 (en) | Current steering circuit with feedback | |
| EP0555905B1 (en) | Current divider and integrated circuit comprising a plurality of current dividers | |
| US20210083661A1 (en) | Variable capacitance circuit | |
| KR910008515B1 (ko) | 스위치 정합장치 | |
| US7492225B2 (en) | Gain-controlled amplifier | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| EP4293905A1 (en) | High frequency variable attenuation circuit | |
| US8441302B2 (en) | Circuit comprising at least a first transistor group and a second transistor group | |
| KR100271647B1 (ko) | 이득 제어회로 | |
| JP5584097B2 (ja) | ミュート回路 | |
| JPH026449B2 (ja) | ||
| JPH01212029A (ja) | Ｄ／ａコンバータ | |
| US20190068149A1 (en) | Programmable gain amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
| LAPS | Cancellation because of no payment of annual fees |