JPH06138973A - クロック同期化方式 - Google Patents

Abstract

(57)【要約】 【目的】複数の処理装置を有するシステムにおけるクロ
ックの同期制御に関し、装置間で信号を伝送するのに複
数τの時間が必要となる場合であっても、クロックの同
期を保証するクロック同期化方式を提供することを目的
とする。 【構成】特定のクロック制御装置１０が生成する同期制
御のための信号を、他のクロック制御装置２０に伝達す
るために要する時間を記憶するレジスタ１０４を設ける
と共に、他のクロック制御装置２０において、このレジ
スタ１０４の値に基づいて、クロックを作成する手段を
設けることにより構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同一のタイミングで動
作し、並列処理を行なう複数の処理装置を有するシステ
ムにおけるクロックの同期制御に関するものである。

【０００２】近年の計算機システムにおいては、処理デ
ータの増大等により、ますます処理能力の向上が要求さ
れてきている。しかし、単一の処理装置での処理能力は
限界に近づきつつあるため、システム内に複数の処理装
置を持たせ、並列処理を行なうことによって、システム
の処理能力を高めている。

【０００３】

【従来の技術】並列処理を行なうために、複数の処理装
置を擁するシステムでは、処理装置の数を多くすればす
るほど装置間の距離が大きくなる。この場合、１τの時
間幅で、各処理装置間に、共通の信号を伝達することが
できなくなるので、どのようにしてそれぞれの処理装置
へ共通のクロックを供給するかが問題となる。

【０００４】この問題を解決するために、処理装置を複
数のグループに分けるという方式が実施された。この方
式は、グループ内で１τ伝送可能とし、またグループ間
を接続する装置間でも１τ伝送可能とするものである。
そして、グループ間を接続する装置間でクロック制御信
号を送り合うことで全処理装置のクロックの同期を行な
う。

【０００５】図５，６を使って従来例を簡明に説明す
る。図５は、システムの概要図である。このシステム
は、二個のサブシステム５０〜５４，６０〜６４で構成
されている。ここで、クロックオシレータを内蔵する装
置５４，６４は、クロック信号をクロック制御装置５
０，６０に送出している。なお、同様のサブシステムを
追加することで、さらに大きなシステムを構成すること
もできる。

【０００６】クロック制御装置５０，６０は、各サブシ
ステム５０〜５４，６０〜６４で使用するクロックの同
期を制御するための装置であり、それぞれ処理装置５１
〜５３，６１〜６３へ共通のクロックを供給する。ま
た、クロック制御装置５０，６０間では、同期を制御す
るための信号を伝送し合い、各サブシステム５０〜５
４，６０〜６４間での同期をとっている。

【０００７】図６は、従来のクロック制御装置の構成を
示す図である。図６において、クロック制御装置５０
は、カウンタ５０１と、レジスタ５０３〜５０５，５０
７と、クロック作成回路５０２と、選択回路５０６とで
構成されている。他サブシステムのクロック制御装置６
０も、同様の回路６０１〜６０７で構成されている。

【０００８】図５，６において、電源が投入されると、
各サブシステムは独立した一個のシステムとして立ち上
がる。このとき、一方のサブシステムは、クロックオシ
レータを内蔵する装置５４のクロックによって動作し、
他方のサブシステムは、クロックオシレータを内蔵する
装置６４のクロックによって動作する。

【０００９】この状態から前記一方のサブシステムがマ
スタと、また、前記他方のサブシステムがスレーブと指
示された場合において、システム全体でクロックを同期
させる従来方式について説明する。

【００１０】マスタを指示されたサブシステムのクロッ
ク制御はそのまま使用され、カウンタ５０１が出力する
カウンタ情報が、レジスタ５０３，５０４を経て、レジ
スタ５０７までシフトされる。

【００１１】続いて、カウンタ５０１が、仮に‘０’，
‘１’，・・・，‘７’までカウントすると再び‘０’
からカウントを始めるものであれば、クロック作成回路
５０２は、カウンタ情報の値が、例えば‘０’又は
‘４’の時に４τ周期のクロックを作成し、これを処理
装置５０〜５３に供給する。

【００１２】一方、スレーブを指示されたサブシステム
では、スレーブを指示されたサブシステムにおけるクロ
ックオシレータを内蔵する装置６４のクロックから、マ
スタを指示されたサブシステムにおけるクロックオシレ
ータを内蔵する装置５４のクロックへのクロック切り替
えが行なわれる。

【００１３】クロックを切り替える場合には、マスタの
サブシステムから送られてくるカウンタ情報信号５０８
を、レジスタ６０５に設定する。この値が、選択回路６
０６で選択され、レジスタ６０７に設定されると、クロ
ック作成回路６０２は、４τ周期のクロックを作成す
る。

【００１４】上記のようにしてクロックが作成されると
きのタイミングチャートを図７に示す。図示するよう
に、カウンタ５０１の計数値は、１τ遅れてレジスタ５
０３に現われ、さらに１τ遅れてレジスタ５０４及びク
ロック制御装置６０の側のレジスタ６０５に現われてい
る。

【００１５】レジスタ５０４の値は、次のタイミングで
は、選択回路５０６によって選択されるので、レジスタ
５０７に現われる。また、同じタイミングで、レジスタ
６０５の値は、選択回路６０６によって選択されるの
で、レジスタ６０７に現われる。従って、カウンタ５０
１の計数値は、３τの時間を経過後、レジスタ５０７，
６０７に設定される。

【００１６】各クロック制御装置５０，６０のクロック
作成回路５０２，６０２は、レジスタ５０７，６０７の
値が、‘０’又は‘４’になった時にパルスを出力して
いる。従って、クロック作成回路５０２，６０２は、４
τ周期で、同一のクロックを供給することとなる。

【００１７】

【発明が解決しようとする課題】以上説明したようなシ
ステムにおいて、装置の数がさらに多くなるとサブシス
テムの数もまた多くなるので、サブシステム間を接続す
るクロック制御装置の間において、１τ時間内で同期制
御のための信号を伝送することが困難となる。

【００１８】このように、サブシステムの数が増加し
て、クロック制御装置間で信号を伝送するのに、複数τ
の時間が必要な場合には、空中伝送を行なう必要が出て
くる。しかし、クロック周期によって伝送τ数が変化す
るため、この同期制御を実現することは非常に困難であ
る。従って、従来方式では、性能向上のために装置の数
を増やそうとしても増やすことができないという問題点
があった。

【００１９】本発明は、このような従来の問題点に鑑み
て為されたものであり、装置間で信号を伝送するのに複
数τの時間が必要となる場合であっても、システムの各
装置に供給するクロックの同期を保証するクロック同期
化方式を提供することを目的とし、その効果として装置
台数の大規模な増加を可能とするものである。

【００２０】

【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。

【００２１】すなわち、請求項１の発明は、同一のタイ
ミングで動作する複数の装置と、クロックオシレータを
内蔵する装置と、前記複数の装置へ同一のクロックを供
給するためのクロック制御装置とを擁するサブシステム
を複数個持つと共に、この複数のサブシステムが持つ各
クロック制御装置が、互いに同期がとれたクロックを作
成することで、複数のサブシステムが有するすべての装
置を同一のタイミングで動作させられるよう構成された
システムにおいて、特定のクロック制御装置が生成する
同期制御のための信号を、他のクロック制御装置に伝達
するために要する時間を記憶するレジスタを設けると共
に、他のクロック制御装置に、このレジスタの値に基づ
いて、そのカウンタの計数値を、前記特定のクロック制
御装置が持つカウンタの計数値と同一の値に設定する手
段を設けるクロック同期化方式である。

【００２２】また、請求項２の発明は、前記同期制御の
ための信号を、特定のクロック制御装置から他のクロッ
ク制御装置へ伝達する手段にディレーを設けると共に、
前記同期制御のための信号を、前記特定のクロック制御
装置へ折り返す伝達手段であって、前記伝達する手段と
等ディレーに設定されたものを設けるクロック同期化方
式である。

【００２３】また、請求項３の発明は、前記折り返す伝
達手段によって折り返される信号を正しくラッチできる
タイミングを検出する手段と、このタイミングを他のク
ロック制御装置へ伝達する手段とを設けるクロック同期
化方式である。

【００２４】

【作用】図１は、本発明の一実施例を示す図である。図
１において、クロック制御装置１０をマスタとし、ま
た、クロック制御装置２０をマスタのクロックに同期し
たクロックを作成するスレーブとする。カウンタ１０
３，２０３は、それぞれのクロック制御装置１０，２０
においてカウント動作を行ない、クロックの元となる計
数値を出力する。

【００２５】クロック制御装置１０の中で、カウンタ１
０３が計数した値が、ある値になった場合には、カウン
タ１０３は、トリガ信号を１τ時間だけ出力する。この
トリガ信号は、ケーブル１０７により他のクロック制御
装置２０の同期化回路２１０へ、そして、ケーブル１０
６によって自らのクロック制御装置１０の同期化回路１
１０へ伝えられる。

【００２６】クロック制御装置１０は、自らのクロック
制御装置１０へトリガ信号が折り返し伝えられた時の、
カウンタ１０３の計数値をレジスタ１０４に設定する。
また、トリガ信号の同期化回路１１０は、ケーブル１０
６によって折り返されるトリガ信号を入力し、このトリ
ガ信号を正しくラッチすることができるタイミングを検
出すると共に、そのタイミングをパス選択信号１０９と
して出力する。

【００２７】図２は、以上説明した動作を説明するため
のタイミングチャートの図である。図２において、カウ
ンタ１０３は、‘０’，‘１’，・・・，‘７’と計数
した後、再び‘０’から計数を始める。この間、選択回
路１０１は、カウンタ１０３の計数値を選択し、出力し
ている。このクロック１０３が‘０’を計数した時、二
つのケーブル１０６，１０７にトリガ信号が伝えられ
る。

【００２８】そして、トリガ信号を折り返すケーブル１
０６より、最初のトリガ信号が伝達された時に、トリガ
信号の同期化回路１１０は、トリガ信号をラッチできる
タイミングを検出し、このタイミングをパス選択信号１
０９として出力する。さらに、次のトリガ信号が折り返
された時に、カウンタ１０３の計数値がレジスタ１０４
に設定される。

【００２９】レジスタ１０４には、クロック制御装置１
０からクロック制御装置２０へ伝達される信号の伝搬時
間が設定されるので、このレジスタ１０４の値に基づい
て、クロック制御装置２０のクロック２０３を、クロッ
ク制御装置１０のクロック１０３に同期して動作させる
ことができる。なお、クロック制御装置２０のレジスタ
２０４にも同様の値が設定される。

【００３０】

【実施例】図１に示す実施例についてさらに説明する。
電源投入時、各サブシステムはそれぞれ１個のシステム
として立ち上がり、クロックオシレータを内蔵するそれ
ぞれの装置のクロックによって動作する。以下、この電
源投入直後の動作を、クロック制御装置１０に関して説
明する。なお、これとは独立したクロックで動作するク
ロック制御装置２０でも同様の動作が行なわれる。

【００３１】電源投入後、クロック制御装置１０では、
トリガ信号をクロックに同期してラッチするためのパス
選択信号１０９、トリガ信号の伝送に要するτ数を示す
伝送クロック数信号１０８の値を決定する。パス選択信
号１０９、及び伝送クロック数信号１０８の値の決定
は、以下のようにして行なうことができる。

【００３２】クロック制御装置１０の電源が確定する
と、カウンタ１０３がカウント動作を開始する。 カウンタ１０３が‘０’をカウントしたとき、二本の
ケーブル１０６，１０７にトリガ信号を出力する。 クロック制御装置１０は、ケーブル１０６から折り返
し伝達されたトリガ信号を受信する。

【００３３】ここで、クロック制御装置１０の部分的な
構成例を、図４に示す。図４において、クロック制御装
置１０は、折り返し伝達されたトリガ信号をスルーで受
けるラッチ４６と、［ディレー回路Ｂ］４４を通ったト
リガ信号を受けるラッチ４７とを有している。両者のラ
ッチの値は、ＥＯＲ回路４９で比較され、その結果はパ
ス選択信号１０９を出力するラッチ４８に設定される。

【００３４】例えば、ＥＯＲ回路４９は、トリガ信号を
受ける二つのラッチ４６，４７のいずれかが‘１’とな
ったときに、両者のラッチ４６，４７の値を比較する。
そして、両者が同じ値、すなわち‘１’ならば‘０’を
出力し、両者が異なる値、すなわちいずれか一方が
‘０’ならば‘１’を出力する。

【００３５】この出力信号は、ラッチ４８に設定され、
パス選択信号１０９として出力される。同時に、ラッチ
４８の値は、選択回路４２によって選択されて、選択回
路４１を制御する信号Ａとなる。

【００３６】続いて、ケーブル１０６，１０７に次の
トリガ信号が発信されると、クロック制御装置１０は、
ケーブル１０６から折り返し伝達されるトリガ信号を、
選択回路４０で選択し、［ディレー回路Ａ］４３に入力
する。

【００３７】［ディレー回路Ａ］４３の出力信号は、
二種類のパスを通って、選択回路４１に入力される。選
択回路４１は、パス選択信号１０９と同等な信号Ａが
‘０’の時はスルーのパスを、‘１’の時は［ディレー
回路Ｂ］４５を通るパスを選択する。

【００３８】選択回路４１の出力で、レジスタ１０４に
カウンタ１０３の値を設定するタイミングを決定する。
すなわち、レジスタ１０４は、選択信号４１がトリガ信
号を出力した時にカウンタ１０３の値をラッチする。こ
の時のカウンタ１０３の値は、信号がケーブル１０６，
１０７を伝送するのに要する時間を、τ数で示したもの
である。

【００３９】次に、装置１１〜１３を含むサブシステム
をマスタと、また、装置２１〜２３を含むサブシステム
をスレーブとした場合における各サブシステムのクロッ
ク作成動作について説明する。

【００４０】上述したように、最初は、マスタのサブ
システムも、スレーブのサブシステムもそれぞれの別シ
ステムとして立ち上がる。この時、マスタのサブシステ
ムでは、伝送クロック数信号１０８、及びパス選択信号
１０９が確定し、スレーブのサブシステムでも同様に、
伝送クロック数信号２０８、及びパス選択信号２０９が
確定する。

【００４１】クロック制御装置１０を含むサブシステ
ムでは、マスタの設定が行なわれる。この時、クロック
制御装置１０内のクロック動作はそのままの状態を保
つ。一方、クロック制御装置２０を含むサブシステムに
は、スレーブの設定が行なわれる。

【００４２】クロック制御装置２０では、スレーブの
設定がなされたことにより、そのクロックを、スレーブ
のサブシステムが有するクロックオシレータを内蔵する
装置のクロックから、マスタのサブシステムが有するク
ロックオシレータを内蔵する装置のクロックへ切り替え
る。

【００４３】マスタのクロック制御回路１０からケー
ブル１０７を経て送られてきたトリガ信号は、スレーブ
のクロック制御回路２０において、図４に示す選択回路
４０に相当する選択回路により選択され、［ディレー回
路Ａ］４３に相当する［ディレー回路Ａ］に入力され
る。

【００４４】クロック制御装置２０において、この
［ディレー回路Ａ］の出力は、予め送られてきているパ
ス選択信号１０９により、図４の選択回路４１に相当す
る選択回路によって選択される。すなわち、パス選択信
号１０９の値が‘０’であればスルーのパスが、‘１’
であればディレー回路Ｂを通るパスが選択される。

【００４５】ここで、クロック制御装置２０におい
て、図４の選択回路４１に相当する選択回路によって選
択された信号が‘１’の時には、既にクロック制御装置
１０から送られてきている伝送クロック数信号１０８の
伝送τ数を、選択回路２０１が選択し、このτ数に
‘１’を加算した値をカウンタ２０３に設定する。

【００４６】また、クロック制御装置２０において、図
４の選択回路４１に相当する選択回路によって選択され
た信号が‘０’の時には、選択回路２０１は、カウンタ
２０３の出力信号を選択し、カウンタ２０３はそれまで
の計数値に‘１’を加算して、通常のカウント動作を行
なう。

【００４７】以上の動作により、クロック制御装置１０
のカウンタ１０３と、クロック制御装置２０のカウンタ
２０３とは、同一タイミングには同じ値を計数すること
となる。よって、それぞれのサブシステムにおけるクロ
ック作成回路１０５、２０５は、同等のクロックを作成
することができる。

【００４８】以上の動作を説明するタイミングチャート
の図を、図３に示す。図３において、電源投入後、各サ
ブシステムは独立したひとつのシステムとして立ち上が
るので、初期の間は、それぞれのカウンタ１０３，２０
３の計数値は異なっている。マスタのカウンタ１０３
は、‘６’，‘７’と計数を始め、続いて‘０’を計数
したときに、ケーブル１０７にトリガ信号を出力する。

【００４９】このケーブル１０７に出力されたトリガ信
号は、スレーブのクロック制御装置２０に伝達され、伝
送クロック数信号１０８の値を、カウンタ２０３に設定
するタイミングを示す信号として使用される。すなわ
ち、カウンタ２０３には、トリガ信号が伝えられた次の
タイミングで、伝送クロック数信号１０８の値に‘１’
を加算した値を設定することとする。

【００５０】図中、トリガ信号が伝えられたタイミング
で、カウンタ２０３は‘１’を計数している。このと
き、選択回路２０１は、カウンタ２０３の計数値ではな
く、伝送クロック数信号１０８を選択する。

【００５１】伝送クロック数信号１０８の値は‘４’で
あるので、次のタイミングでは、カウンタ２０３の計数
値は‘５’となる。以降、それぞれのクロック作成回路
１０５，２０５からは、４τ周期の同一のクロックが出
力される。

【００５２】以上の実施例では、二個のサブシステムに
おける同期制御方式を一例として説明したが、さらに多
くのサブシステムを持つシステムでも、本発明を適用で
きるのは明らかである。この場合の接続は、各サブシス
テムのクロック制御装置間をすべて接続するものでもよ
いし、隣合う装置間のみを接続するループ状の接続でも
可能である。

【００５３】この場合は、マスタサブシステムに近いサ
ブシステムから順に、遠いサブシステムへ構成の設定を
行なえば、クロックは順に同期化されていくので、最終
的にはすべてのサブシステムのクロックを同期させるこ
とができる。

【００５４】また、各サブシステム間の伝送を異なるτ
数で伝送するようなシステムであっても、ケーブル１０
６，１０７、及び２０６，２０７に相当するケーブルの
みを等ディレーとすることで、容易にクロックの同期を
可能とすることができる。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
サブシステム間の信号伝達に複数τ数の時間がかかるシ
ステムであっても、クロックを同期させることができる
ので、大規模な並列処理システムを構築することができ
る。しかも、クロック周期が変化しても、自動的に計
測、決定される伝送τ数に合わせてクロックの同期をと
ることができるという利点がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す図である。

【図２】伝送クロック数信号の作成動作を説明するため
のタイミングチャートの図である。

【図３】本発明によるクロックの同期化動作を説明する
タイミングチャートの図である。

【図４】本発明によるクロック制御装置の部分的な構成
例を示す図である。

【図５】システムの概要図である。

【図６】従来のクロック制御装置の構成を示す図であ
る。

【図７】従来のクロック作成動作を説明するタイミング
チャートの図である。

【符号の説明】

１０，２０，５０，６０ クロック制御装置 １１〜１３，２１〜２３，５１〜５３，６１〜６３ 処
理装置 ４０〜４２，１０１，２０１，５０６，６０６ 選択回
路 ４３〜４５ ディレー回路 ４６〜４８，１０４，２０４，５０３〜５０５，５０
７，６０３〜６０５，６０７ レジスタ ４９ ＥＯＲ回路 ５４，６４ クロックオシレータを内蔵する装置 １０３，２０３，５０１，６０１ カウンタ １０５，２０５，５０２，６０２ クロック作成回路 １０６，１０７，２０６，２０７ ケーブル １０８，２０８ 伝送クロック数信号 １０９，２０９ パス選択信号 １１０，２１０ 同期化回路 ５０８，５０９ カウンタ情報信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】同一のタイミングで動作する複数の装置
   （１１）〜（１３）と、クロックオシレータを内蔵する
   装置と、前記複数の装置へ同一のクロックを供給するた
   めのクロック制御装置（１０）とを擁するサブシステム
   を複数個持つと共に、この複数のサブシステムが持つ各
   クロック制御装置が、互いに同期がとれたクロックを作
   成することで、複数のサブシステムが有するすべての装
   置を同一のタイミングで動作させられるよう構成された
   システムにおいて、 特定のクロック制御装置（１０）が生成する同期制御の
   ための信号を、他のクロック制御装置（２０）に伝達す
   るために要する時間を記憶するレジスタ（１０４）を設
   けると共に、 他のクロック制御装置（２０）に、このレジスタ（１０
   ４）の値に基づいて、そのカウンタ（２０３）の計数値
   を、前記特定のクロック制御装置（１０）が持つカウン
   タ（１０３）の計数値と同一の値に設定する手段を設け
   ることを特徴とするクロック同期化方式。
2. 【請求項２】前記同期制御のための信号を、特定のクロ
   ック制御装置（１０）から他のクロック制御装置（２
   ０）へ伝達する手段（１０７）にディレーを設けると共
   に、 前記同期制御のための信号を、前記特定のクロック制御
   装置（１０）へ折り返す伝達手段であって、前記伝達す
   る手段（１０７）と等ディレーに設定されたもの（１０
   ６）を設ける請求項１記載のクロック同期化方式。
3. 【請求項３】前記折り返す伝達手段（１０６）によって
   折り返される信号を、正しくラッチできるタイミングを
   検出する手段と、 このタイミングを他のクロック制御装置へ伝達する手段
   とを設ける請求項２記載のクロック同期化方式。