JPH06141027A - 同期信号供給装置 - Google Patents
同期信号供給装置Info
- Publication number
- JPH06141027A JPH06141027A JP4285647A JP28564792A JPH06141027A JP H06141027 A JPH06141027 A JP H06141027A JP 4285647 A JP4285647 A JP 4285647A JP 28564792 A JP28564792 A JP 28564792A JP H06141027 A JPH06141027 A JP H06141027A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- inputted
- control signal
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】現用（０）系と予備（１）系の第１と第２の同
期信号Ａ，ＢをそれぞれＮ（Ｎは正の整数）倍周し第１
と第２の分岐信号Ａ１，Ｂ１として出力する受信部１
ａ，１ｂ及び分周部２ａ，２ｂと第１又は第２の分岐信
号Ａ１又はＢ１を選択出力する選択部３ａ，３ｂと分岐
信号Ａ１又はＢ１に同期する第１と第２のクロックＣ
１，Ｃ２をそれぞれ発振し出力するＰＬＬ４ａ，４ｂ
と、第１と第２のクロックＣ１，Ｃ２及び位相制御信号
Ｐ１，Ｐ２を入力するＡＮＤ回路５ａ，５ｂの出力を１
／Ｎ分周し現用系と予備系の分配クロックＤ１，Ｄ２と
して出力する分周器６ａ，６ｂと、予備側からの情報が
入力されたとき予備系のＡＮＤ回路５ｂに入力の位相制
御信号Ｐ２を停止する位相比較器７とを有する。 【効果】冗長系の切替え時に分配クロックに位相の不整
合が生じず、装置内を通るデータにエラーが発生しな
い。
期信号Ａ，ＢをそれぞれＮ（Ｎは正の整数）倍周し第１
と第２の分岐信号Ａ１，Ｂ１として出力する受信部１
ａ，１ｂ及び分周部２ａ，２ｂと第１又は第２の分岐信
号Ａ１又はＢ１を選択出力する選択部３ａ，３ｂと分岐
信号Ａ１又はＢ１に同期する第１と第２のクロックＣ
１，Ｃ２をそれぞれ発振し出力するＰＬＬ４ａ，４ｂ
と、第１と第２のクロックＣ１，Ｃ２及び位相制御信号
Ｐ１，Ｐ２を入力するＡＮＤ回路５ａ，５ｂの出力を１
／Ｎ分周し現用系と予備系の分配クロックＤ１，Ｄ２と
して出力する分周器６ａ，６ｂと、予備側からの情報が
入力されたとき予備系のＡＮＤ回路５ｂに入力の位相制
御信号Ｐ２を停止する位相比較器７とを有する。 【効果】冗長系の切替え時に分配クロックに位相の不整
合が生じず、装置内を通るデータにエラーが発生しな
い。
Description
【０００１】
【産業上の利用分野】本発明は同期信号供給装置に関
し、特に同期クロックを現用系と予備系の冗長構成で通
信装置に供給する同期信号供給装置に関する。
し、特に同期クロックを現用系と予備系の冗長構成で通
信装置に供給する同期信号供給装置に関する。
【０００２】
【従来の技術】図２は従来の同期信号供給装置の一例の
ブロック図である。冗長構成の現用（０）系と予備
（１）系の第１と第２の同期信号Ａ，ＢをそれぞれＮ
（Ｎは正の整数）倍周し第１と第２の分岐信号Ａ１，Ｂ
１として出力する受信部１１ａ，１１ｂ及び倍周部１２
ａ，１２ｂと、第１又は第２の分岐信号Ａ１又はＢ１を
選択出力する選択部１３ａ，１３ｂと、分岐信号Ａ１又
はＢ１に同期する第１と第２のクロックＣ１，Ｃ２をぞ
れぞれ発振し出力するＰＬＬ１４ａ，１４ｂと、第１と
第２のクロックＣ１，Ｃ２を１／４分周して現用系と予
備系の分配クロックＤ１，Ｄ２として出力する分周器１
６ａ，１６ｂとを有している。
ブロック図である。冗長構成の現用（０）系と予備
（１）系の第１と第２の同期信号Ａ，ＢをそれぞれＮ
（Ｎは正の整数）倍周し第１と第２の分岐信号Ａ１，Ｂ
１として出力する受信部１１ａ，１１ｂ及び倍周部１２
ａ，１２ｂと、第１又は第２の分岐信号Ａ１又はＢ１を
選択出力する選択部１３ａ，１３ｂと、分岐信号Ａ１又
はＢ１に同期する第１と第２のクロックＣ１，Ｃ２をぞ
れぞれ発振し出力するＰＬＬ１４ａ，１４ｂと、第１と
第２のクロックＣ１，Ｃ２を１／４分周して現用系と予
備系の分配クロックＤ１，Ｄ２として出力する分周器１
６ａ，１６ｂとを有している。
【０００３】このように、それぞれ冗長系を持ってお
り、片系が障害となっても、システムとしての動作を保
証する構成がとられていた。
り、片系が障害となっても、システムとしての動作を保
証する構成がとられていた。
【０００４】
【発明が解決しようとする課題】この従来の同期信号供
給装置において、冗長方式ではクロック分配のＰＬＬ及
び分周回路が０系と１系でそれぞれ独立に動作している
為、外部からの同期信号の冗長切り換えでは、分配クロ
ックの位相の不整合に起因して装置内に与えるクロック
に雑音やデューティ異常が正じ装置内を通る信号データ
にエラーが生じるという欠点がある。
給装置において、冗長方式ではクロック分配のＰＬＬ及
び分周回路が０系と１系でそれぞれ独立に動作している
為、外部からの同期信号の冗長切り換えでは、分配クロ
ックの位相の不整合に起因して装置内に与えるクロック
に雑音やデューティ異常が正じ装置内を通る信号データ
にエラーが生じるという欠点がある。
【０００５】
【課題を解決するための手段】本発明の同期信号供給回
路は、現用系と予備系の第１と第２の同期信号をそれぞ
れＮ（Ｎ＝正の整数）倍周し第１と第２の分岐信号とし
て出力する手段と、前記第１又は第２の分岐信号を選択
出力する手段と、前記選択出力に同期する第１と第２の
クロックを発振し出力する手段と、前記第１と第２のク
ロック及び位相制御信号を入力するＡＮＤ回路の出力を
１／Ｎ分周し現用系と予備系の分配クロックとして出力
する手段と、予備側からの情報が入力されたとき予備系
の前記ＡＮＤ回路に入力の前記位相制御信号を停止する
手段とを有する。
路は、現用系と予備系の第１と第２の同期信号をそれぞ
れＮ（Ｎ＝正の整数）倍周し第１と第２の分岐信号とし
て出力する手段と、前記第１又は第２の分岐信号を選択
出力する手段と、前記選択出力に同期する第１と第２の
クロックを発振し出力する手段と、前記第１と第２のク
ロック及び位相制御信号を入力するＡＮＤ回路の出力を
１／Ｎ分周し現用系と予備系の分配クロックとして出力
する手段と、予備側からの情報が入力されたとき予備系
の前記ＡＮＤ回路に入力の前記位相制御信号を停止する
手段とを有する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
る。図１は本発明の一実施例のブロック図である。
【０００７】本実施例は、現用（０）系と予備（１）系
の第１と第２の同期信号Ａ，ＢをそれぞれＮ倍周し第１
と第２の分岐信号Ａ１，Ｂ１として出力する受信部１
ａ，１ｂ及び倍周部２ａ，２ｂと、第１又は第２の分岐
信号Ａ１又はＢ１を選択出力する選択部３ａ，３ｂと、
分岐信号Ａ１又はＢ１に同期する第１と第２のクロック
Ｃ１，Ｃ２をそれぞれ発振し出力するＰＬＬ４ａ，４ｂ
と、第１と第２のクロックＣ１，Ｃ２及び位相制御信号
Ｐ１，Ｐ２を入力するＡＮＤ回路５ａ，５ｂの出力を１
／Ｎ分周し現用系と予備系の分配クロックＤ１，Ｄ２と
して出力する分周器６ａ，６ｂと、予備側からの情報が
入力されたとき予備系のＡＮＤ回路５ｂに入力の位相制
御信号Ｐ２を停止する位相比較器７とを有して構成され
る。
の第１と第２の同期信号Ａ，ＢをそれぞれＮ倍周し第１
と第２の分岐信号Ａ１，Ｂ１として出力する受信部１
ａ，１ｂ及び倍周部２ａ，２ｂと、第１又は第２の分岐
信号Ａ１又はＢ１を選択出力する選択部３ａ，３ｂと、
分岐信号Ａ１又はＢ１に同期する第１と第２のクロック
Ｃ１，Ｃ２をそれぞれ発振し出力するＰＬＬ４ａ，４ｂ
と、第１と第２のクロックＣ１，Ｃ２及び位相制御信号
Ｐ１，Ｐ２を入力するＡＮＤ回路５ａ，５ｂの出力を１
／Ｎ分周し現用系と予備系の分配クロックＤ１，Ｄ２と
して出力する分周器６ａ，６ｂと、予備側からの情報が
入力されたとき予備系のＡＮＤ回路５ｂに入力の位相制
御信号Ｐ２を停止する位相比較器７とを有して構成され
る。
【０００８】図３は本実施例の動作を説明するためのタ
イミング図である。分配クロックＤ１とＤ２の位相が不
整合で予備側情報が入力されると、位相比較器７は位相
制御信号Ｐ２を出力する。ＡＮＤ回路５ｂは位相制御信
号Ｐ２が入力される毎にＰＬＬ４ｂからの第２のクロッ
クＣ２の出力を停止する。図４は本実施例の位相比較器
の詳細ブロック図である。分配クロックＤ１，Ｄ２が排
他的論理和回路ＥＸＯＲに入力され、その論理和出力は
遅延回路経由でオア回路ＯＲａ，ｂにそれぞれ入力さ
れ、予備側情報が直接に入力されているオア回路ＯＲｂ
の出力とＰＬＬ４ｂからのクロックＣ２とがフリップフ
ロップＦＦに入力される。
イミング図である。分配クロックＤ１とＤ２の位相が不
整合で予備側情報が入力されると、位相比較器７は位相
制御信号Ｐ２を出力する。ＡＮＤ回路５ｂは位相制御信
号Ｐ２が入力される毎にＰＬＬ４ｂからの第２のクロッ
クＣ２の出力を停止する。図４は本実施例の位相比較器
の詳細ブロック図である。分配クロックＤ１，Ｄ２が排
他的論理和回路ＥＸＯＲに入力され、その論理和出力は
遅延回路経由でオア回路ＯＲａ，ｂにそれぞれ入力さ
れ、予備側情報が直接に入力されているオア回路ＯＲｂ
の出力とＰＬＬ４ｂからのクロックＣ２とがフリップフ
ロップＦＦに入力される。
【０００９】このようにすると、分配クロックＤ２にお
いて１系列が予備系となっている場合、分配クロックＤ
１の０系と１系が位相比較器７に入力され、さらに予備
側情報の入力により予備側の分配クロックＤ２を動作側
に追従させる位相制御信号Ｐ２が生成される。この位相
制御信号Ｐ２がＰＬＬ４ｂから分周器６ｂに入力するク
ロックをＡＮＤ回路５ｂで遮断することにより、予備側
の分配クロックＤ２の位相が常に動作側に追従するので
切り換えた分配クロックに、ほとんどみだれは発生せ
ず、装置内を通る信号データにエラーは生じない。
いて１系列が予備系となっている場合、分配クロックＤ
１の０系と１系が位相比較器７に入力され、さらに予備
側情報の入力により予備側の分配クロックＤ２を動作側
に追従させる位相制御信号Ｐ２が生成される。この位相
制御信号Ｐ２がＰＬＬ４ｂから分周器６ｂに入力するク
ロックをＡＮＤ回路５ｂで遮断することにより、予備側
の分配クロックＤ２の位相が常に動作側に追従するので
切り換えた分配クロックに、ほとんどみだれは発生せ
ず、装置内を通る信号データにエラーは生じない。
【００１０】
【発明の効果】以上説明したように本発明は、現用系と
予備系の第１と第２の同期信号をそれぞれＮ（Ｎ＝正の
整数）倍周し第１と第２の分岐信号として出力する手段
と、前記第１又は第２の分岐信号を選択出力する手段
と、前記選択出力に同期する第１と第２のクロックを発
振し出力する手段と、前記第１と第２のクロック及び移
送制御信号を入力するＡＮＤ回路の出力を１／Ｎ分周し
現用系と予備系の分配クロックとして出力する手段と、
予備側からの情報が入力されたとき予備系の前記ＡＮＤ
回路に入力の前記位相制御信号を停止する手段とを有す
ることにより、切り替えた分配クロックがみだれず、装
置内を通る信号データにエラーは生じないという効果を
有する。
予備系の第１と第２の同期信号をそれぞれＮ（Ｎ＝正の
整数）倍周し第１と第２の分岐信号として出力する手段
と、前記第１又は第２の分岐信号を選択出力する手段
と、前記選択出力に同期する第１と第２のクロックを発
振し出力する手段と、前記第１と第２のクロック及び移
送制御信号を入力するＡＮＤ回路の出力を１／Ｎ分周し
現用系と予備系の分配クロックとして出力する手段と、
予備側からの情報が入力されたとき予備系の前記ＡＮＤ
回路に入力の前記位相制御信号を停止する手段とを有す
ることにより、切り替えた分配クロックがみだれず、装
置内を通る信号データにエラーは生じないという効果を
有する。
【図１】本発明の一実施例のブロック図である。
【図２】従来の同期信号供給装置の一例のブロック図で
ある。
ある。
【図３】本実施例の動作説明のためのタイミング図であ
る。
る。
【図４】本実施例の位相比較器の詳細ブロック図であ
る。
る。
１ａ，１ｂ 受信部 ２ａ，２ｂ 倍周部 ３ａ，３ｂ 選択部 ４ａ，４ｂ 引込発振器（ＰＬＬ） ５ａ，５ｂ アンド回路 ６ａ，６ｂ 分周器 ７ 位相比較器
Claims (1)
- 【請求項１】 現用系と予備系の第１と第２の同期信号
をそれぞれＮ（Ｎ＝正の整数）倍周し第１と第２の分岐
信号として出力する手段と、前記第１又は第２の分岐信
号を選択出力する手段と、前記選択出力に同期する第１
と第２のクロックを発振し出力する手段と、前記第１と
第２のクロック及び位相制御信号を入力するＡＮＤ回路
の出力を１／Ｎ分周し現用系と予備系の分配クロックと
して出力する手段と、予備側からの情報が入力されたと
き予備系の前記ＡＮＤ回路に入力の前記位相制御信号を
停止する手段とを有することを特徴とする同期信号供給
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4285647A JP2972463B2 (ja) | 1992-10-23 | 1992-10-23 | 同期信号供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4285647A JP2972463B2 (ja) | 1992-10-23 | 1992-10-23 | 同期信号供給装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06141027A true JPH06141027A (ja) | 1994-05-20 |
| JP2972463B2 JP2972463B2 (ja) | 1999-11-08 |
Family
ID=17694245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4285647A Expired - Lifetime JP2972463B2 (ja) | 1992-10-23 | 1992-10-23 | 同期信号供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972463B2 (ja) |
-
1992
- 1992-10-23 JP JP4285647A patent/JP2972463B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2972463B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6516422B1 (en) | Computer system including multiple clock sources and failover switching | |
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| US6577174B2 (en) | Phase lock loop system and method | |
| JPH06141027A (ja) | 同期信号供給装置 | |
| JP2543138B2 (ja) | 網同期装置および網同期方法 | |
| US6147562A (en) | Apparatus for synchronizing master and slave processors | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| EP0800136B1 (en) | Fault tolerant clock signal source for triplicated data processing system | |
| JP2978884B1 (ja) | クロック交絡分配装置 | |
| JP3612497B2 (ja) | 移動通信基地局装置のクロック同期システム及び方法 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| KR20010027386A (ko) | 이중화 시간 주파수 카드의 출력 위상 일치 장치 | |
| JP3489556B2 (ja) | クロック切替方法及びクロック供給装置 | |
| KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
| US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
| JP3260567B2 (ja) | クロック生成回路 | |
| KR100228379B1 (ko) | 이중화된 시스템에서의 클럭 공급장치 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JPH04267652A (ja) | クロック位相同期システム | |
| KR200185362Y1 (ko) | 시스템 클럭 이중화 장치 | |
| JPH11298460A (ja) | クロック切替回路 | |
| KR0173055B1 (ko) | 국부 타이밍 발생 장치 | |
| JPS59125192A (ja) | 分散制御型電子交換機におけるクロツク供給回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |