JPH0614306B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH0614306B2 JPH0614306B2 JP62114294A JP11429487A JPH0614306B2 JP H0614306 B2 JPH0614306 B2 JP H0614306B2 JP 62114294 A JP62114294 A JP 62114294A JP 11429487 A JP11429487 A JP 11429487A JP H0614306 B2 JPH0614306 B2 JP H0614306B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Protection Of Static Devices (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は電源回路にかかり、特に定電圧を供給する電源
回路に関する。
回路に関する。
（従来の技術） ＮＰＮ型トランジスタを出力トランジスタとして用い、
定電圧を供給する電源回路は種々の構成が知られてい
る。
定電圧を供給する電源回路は種々の構成が知られてい
る。
第５図は従来の電源回路の一例を示す回路図である。Ｎ
ＰＮ型出力トランジスタＱ１のコレクタ側から入力電圧
ＶINを供給し、エミッタ側から定電圧の出力電圧ＶOUT
を取出すようにしており、出力トランジスタＱ1のベー
スには基準電位を与えるためにツェナーダイオードＺＤ
が接続され、ベース電位をツェナーブレークダウン電圧
に保っている。また、出力トランジスタＱ1のベース電
流を供給するためにコレクタ・ベース間に抵抗Ｒ1が接
続されている。
ＰＮ型出力トランジスタＱ１のコレクタ側から入力電圧
ＶINを供給し、エミッタ側から定電圧の出力電圧ＶOUT
を取出すようにしており、出力トランジスタＱ1のベー
スには基準電位を与えるためにツェナーダイオードＺＤ
が接続され、ベース電位をツェナーブレークダウン電圧
に保っている。また、出力トランジスタＱ1のベース電
流を供給するためにコレクタ・ベース間に抵抗Ｒ1が接
続されている。
ここでツェナーダイオードＺＤの逆方向ツェナーブレー
クダウン電圧をＶZとし、出力トランジスタＱ1のベース
・エミッタ間順方向電圧をＶBEとすると、出力電圧Ｖ
OUTは次式により与えられる。
クダウン電圧をＶZとし、出力トランジスタＱ1のベース
・エミッタ間順方向電圧をＶBEとすると、出力電圧Ｖ
OUTは次式により与えられる。
ＶOUT＝ＶZ−ＶBE…（１） ここで、ブレークダウン電圧ＶZはツェナーダイオード
Ｄの特性により定まる定電圧であり、ベース・エミッタ
間順方向電圧ＶBEもトランジスタＱ1の特性により定ま
るほぼ一定の電圧を有している。従って、出力電圧Ｖ
OUTは入力電圧ＶINに依存しないほぼ定電圧として得ら
れる。
Ｄの特性により定まる定電圧であり、ベース・エミッタ
間順方向電圧ＶBEもトランジスタＱ1の特性により定ま
るほぼ一定の電圧を有している。従って、出力電圧Ｖ
OUTは入力電圧ＶINに依存しないほぼ定電圧として得ら
れる。
しかし、第５図に示す回路では出力トランジスタＱ1を
動作させるためのバイアス電流を抵抗Ｒ1により供給し
ている。このため入力電圧ＶINの電位が上昇すると、そ
れに伴い抵抗Ｒ1を通してツェナーダイオードＺＤに流
れ込む電流は増加する。このツェナーダイオードＺＤに
流入する電流ＩZは ＩZ＝ＶIN−ＶZ）／Ｒ1 −ＩOUT／ｈFE…（２） となる。
動作させるためのバイアス電流を抵抗Ｒ1により供給し
ている。このため入力電圧ＶINの電位が上昇すると、そ
れに伴い抵抗Ｒ1を通してツェナーダイオードＺＤに流
れ込む電流は増加する。このツェナーダイオードＺＤに
流入する電流ＩZは ＩZ＝ＶIN−ＶZ）／Ｒ1 −ＩOUT／ｈFE…（２） となる。
ここでｈFEはトランジスタＱ1の電流増幅率を、またＩ
OUTは負荷により定まる出力電流をそれぞれ示す。
OUTは負荷により定まる出力電流をそれぞれ示す。
一般にＩOUT≪ｈFEであるので（２）式は、 ＩZ≒（ＶIN−ＶZ）／Ｒ1…（３） と近似され、第６図に示すような一次関数特性を示す。
すなわち、第６図に示すように入力電圧ＶINの上昇とと
もに電流ＩZが上昇し、無駄な電流がツェナーダイオー
ドＺＤによって消費されることになる。
すなわち、第６図に示すように入力電圧ＶINの上昇とと
もに電流ＩZが上昇し、無駄な電流がツェナーダイオー
ドＺＤによって消費されることになる。
さらにツェナーダイオードＺＤがブレークダウンした時
のダイオードの電位はその逆方向電流への依存性を有し
ているため、第７図に示すような特性を示す。したがっ
て入力電圧ＶINの増加とともに電流ＩZが増加するとツ
ェナー電圧が増加し、（１）式で与えられる出力電圧Ｖ
OUTはもはや一定とはいえず、入力電圧ＶINに追随して
増加していく。
のダイオードの電位はその逆方向電流への依存性を有し
ているため、第７図に示すような特性を示す。したがっ
て入力電圧ＶINの増加とともに電流ＩZが増加するとツ
ェナー電圧が増加し、（１）式で与えられる出力電圧Ｖ
OUTはもはや一定とはいえず、入力電圧ＶINに追随して
増加していく。
第８図は第５図の回路における入力電圧ＶINと出力電圧
ＶOUTとの関係を示したもので、入力電圧ＶINに追随し
て出力電圧ＶOUTが増加していく様子を示している。
ＶOUTとの関係を示したもので、入力電圧ＶINに追随し
て出力電圧ＶOUTが増加していく様子を示している。
このように入力電圧ＶINの変動に伴い、消費電流が変動
し出力電圧ＶOUTが変動するという問題の他に、ツェナ
ーダイオードＺＤは ＰZ＝ＩZ×ＶZで定まる電力ＰZを消費しているため、ツ
ェナー電流ＩZが増加しすぎるとパワーオーバーを起こ
して発熱により破壊に至ることもある。
し出力電圧ＶOUTが変動するという問題の他に、ツェナ
ーダイオードＺＤは ＰZ＝ＩZ×ＶZで定まる電力ＰZを消費しているため、ツ
ェナー電流ＩZが増加しすぎるとパワーオーバーを起こ
して発熱により破壊に至ることもある。
これを解決するために、第５図に示す抵抗Ｒ1の値を大
きくすることが考えられるが、 （ＶIN−ＶZ）／Ｒ1で決定される電流はダイオードＤに
流れるとともに出力トランジスタＱ1のベース電流とも
なっており、出力トランジスタＱ1を正常に動作させる
ためにＩOUT／ｈFEの電流が必要とされるため、抵抗Ｒ1
を大きくしすぎると出力トランジスタＱ1が動作しなか
ったり、入力電圧ＶINの低いレベルで出力電流ＩOUTの
立上がりが悪くなったりすることがある。
きくすることが考えられるが、 （ＶIN−ＶZ）／Ｒ1で決定される電流はダイオードＤに
流れるとともに出力トランジスタＱ1のベース電流とも
なっており、出力トランジスタＱ1を正常に動作させる
ためにＩOUT／ｈFEの電流が必要とされるため、抵抗Ｒ1
を大きくしすぎると出力トランジスタＱ1が動作しなか
ったり、入力電圧ＶINの低いレベルで出力電流ＩOUTの
立上がりが悪くなったりすることがある。
（発明が解決しようとする問題点） このように従来の電源回路では、出力トランジスタのベ
ース電流やツェナーダイオードに供給される電流が入力
電圧ＶINに依存していたため、消費電流が増加し、その
結果出力電圧ＶOUTが入力電圧ＶINに依存するという問
題点があった。
ース電流やツェナーダイオードに供給される電流が入力
電圧ＶINに依存していたため、消費電流が増加し、その
結果出力電圧ＶOUTが入力電圧ＶINに依存するという問
題点があった。
また、従来の電源回路では回路全体の過熱保護がなされ
ておらず、別に保護回路を必要とし回路が複雑になって
しまう。
ておらず、別に保護回路を必要とし回路が複雑になって
しまう。
本発明はこのような問題点を解消するためになされたも
ので、出力電圧が入力電圧によらずほぼ一定して得ら
れ、しかも消費電力を削減して安定した動作を可能と
し、さらに過熱保護にすぐれた電源回路を提供すること
を目的とする。
ので、出力電圧が入力電圧によらずほぼ一定して得ら
れ、しかも消費電力を削減して安定した動作を可能と
し、さらに過熱保護にすぐれた電源回路を提供すること
を目的とする。
（問題点を解決するための手段） 本発明にかかる電源回路によれば、 ベースが共通接続された第１および第２の２つのトラン
ジスタからなり、そのエミッタ共通接続端に入力電圧が
供給され、各コレクタを出力端とするカレントミラー回
路と、 前記カレントミラー回路の前記第１のトランジスタの第
１の出力端にベースが接続され、前記カレントミラー回
路のエミッタ共通接続端にコレクタが接続され、エミッ
タが定電圧出力端となる出力トランジスタと、 前記出力トランジスタのべーに所定の基準電位を供給す
る基準電圧発生手段と、 前記カレントミラー回路の前記第１のトランジスタに流
れる電流の所定倍の電流を前記カレントミラー回路の第
２のトランジスタに流すカレントミラー電流制御トラン
ジスタと、 このカレントミラー電流制御トランジスタのエミッタに
接続され、前記カレントミラー回路に流れる電流を決定
するとともに、前記基準電圧発生手段の温度に応じて抵
抗値が変化する２つの抵抗からなる抵抗分圧手段と、 この抵抗分圧手段の分圧により前記基準電圧発生手段の
温度が所定温度を超えた場合には前記出力トランジスタ
の前記定電圧出力端を短絡させて負荷を遮断する遮断ト
ランジスタとを備えたことを特徴とする。
ジスタからなり、そのエミッタ共通接続端に入力電圧が
供給され、各コレクタを出力端とするカレントミラー回
路と、 前記カレントミラー回路の前記第１のトランジスタの第
１の出力端にベースが接続され、前記カレントミラー回
路のエミッタ共通接続端にコレクタが接続され、エミッ
タが定電圧出力端となる出力トランジスタと、 前記出力トランジスタのべーに所定の基準電位を供給す
る基準電圧発生手段と、 前記カレントミラー回路の前記第１のトランジスタに流
れる電流の所定倍の電流を前記カレントミラー回路の第
２のトランジスタに流すカレントミラー電流制御トラン
ジスタと、 このカレントミラー電流制御トランジスタのエミッタに
接続され、前記カレントミラー回路に流れる電流を決定
するとともに、前記基準電圧発生手段の温度に応じて抵
抗値が変化する２つの抵抗からなる抵抗分圧手段と、 この抵抗分圧手段の分圧により前記基準電圧発生手段の
温度が所定温度を超えた場合には前記出力トランジスタ
の前記定電圧出力端を短絡させて負荷を遮断する遮断ト
ランジスタとを備えたことを特徴とする。
（作用） カレントミラー回路は、入力電圧の変動に無関係に常に
一定の電流を出力トランジスタのベース電流として供給
するため、基準電圧が一定化し、入力電圧の変動に左右
されない常に一定の出力電圧が得られる。また一定の基
準電圧にて逆にカレントミラーの電流値を決定している
為、非常に安定した回路となっている。またその基準電
圧の温度特性にて回路全体のサーマルシャットダウン機
能を持たせている為、非常に少ない素子数にて回路構成
できる。
一定の電流を出力トランジスタのベース電流として供給
するため、基準電圧が一定化し、入力電圧の変動に左右
されない常に一定の出力電圧が得られる。また一定の基
準電圧にて逆にカレントミラーの電流値を決定している
為、非常に安定した回路となっている。またその基準電
圧の温度特性にて回路全体のサーマルシャットダウン機
能を持たせている為、非常に少ない素子数にて回路構成
できる。
（実施例） 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図は本発明の一実施例にかかる電源回路の具体的構
成を示す回路図である。本発明では、トランジスタＱ2
およびＱ3によりカレントミラー回路を構成し、エミッ
タどうしを接続した共通接続端を入力電圧ＶIN端子に接
続している。
成を示す回路図である。本発明では、トランジスタＱ2
およびＱ3によりカレントミラー回路を構成し、エミッ
タどうしを接続した共通接続端を入力電圧ＶIN端子に接
続している。
このカレントミラー回路の第１の出力端であるトランジ
スタＱ2のコレクタは出力トランジスタＱ1のベースに接
続され、第２の出力端であるトランジスタＱ3のコレク
タはトランジスタＱ4のコレクタに接続される。トラン
ジスタＱ4のベースは、第１の出力端と同様にトランジ
スタＱ1のベースに接続される。トランジスタＱ4のエミ
ッタは抵抗Ｒ2、Ｒ3を介して接地されている。
スタＱ2のコレクタは出力トランジスタＱ1のベースに接
続され、第２の出力端であるトランジスタＱ3のコレク
タはトランジスタＱ4のコレクタに接続される。トラン
ジスタＱ4のベースは、第１の出力端と同様にトランジ
スタＱ1のベースに接続される。トランジスタＱ4のエミ
ッタは抵抗Ｒ2、Ｒ3を介して接地されている。
また抵抗Ｒ2、Ｒ3の接続点はトランジスタＱ5のベース
に接続され、トランジスタＱ5のコレクタおよびエミッ
タはそれぞれ出力電圧端と接地とに接続される。
に接続され、トランジスタＱ5のコレクタおよびエミッ
タはそれぞれ出力電圧端と接地とに接続される。
このような回路構成において、トランジスタＱ2、Ｑ3、
Ｑ4は正帰還ループを構成し、トランジスタＱ4のベース
にわずかに電流が流れると、トランジスタＱ4のベース
電流のｈFE倍のコレクタ電流がトランジスタＱ3から供
給される。すると、カレントミラー回路が形成されてい
るため、トランジスタＱ2がそれと同じ電流をトランジ
スタＱ4のベースそのほかに供給する。するとまたその
ｈFE倍の電流がトランジスタＱ3から供給されてトラン
ジスタＱ4のコレクタに流れるといった正帰還がかか
る。
Ｑ4は正帰還ループを構成し、トランジスタＱ4のベース
にわずかに電流が流れると、トランジスタＱ4のベース
電流のｈFE倍のコレクタ電流がトランジスタＱ3から供
給される。すると、カレントミラー回路が形成されてい
るため、トランジスタＱ2がそれと同じ電流をトランジ
スタＱ4のベースそのほかに供給する。するとまたその
ｈFE倍の電流がトランジスタＱ3から供給されてトラン
ジスタＱ4のコレクタに流れるといった正帰還がかか
る。
これにより急速に出力トランジスタＱ1のベースが立上
がり、出力電圧ＶOUTが立上がる。出力トランジスタＱ1
のベースコレクタとの間には従来の回路と同様抵抗Ｒ1
が挿入されているが、この時抵抗Ｒ1を流れる電流は上
述した正帰還を引起こすためのトリガのために用いられ
るだけであり、わずかな電流で良い。このため抵抗Ｒ1
は従来の回路に比較して格段に大きな値を持ったものを
用いることができる。
がり、出力電圧ＶOUTが立上がる。出力トランジスタＱ1
のベースコレクタとの間には従来の回路と同様抵抗Ｒ1
が挿入されているが、この時抵抗Ｒ1を流れる電流は上
述した正帰還を引起こすためのトリガのために用いられ
るだけであり、わずかな電流で良い。このため抵抗Ｒ1
は従来の回路に比較して格段に大きな値を持ったものを
用いることができる。
また、トランジスタＱ1のベースドライブ電流およびツ
ェナーダイオードＺＤの逆方向電流はほとんどがトラン
ジスタＱ2から供給される電流ＩSで決定されて一定であ
るため、ツェナーブレークダウン電圧ＶZは一定とな
る。
ェナーダイオードＺＤの逆方向電流はほとんどがトラン
ジスタＱ2から供給される電流ＩSで決定されて一定であ
るため、ツェナーブレークダウン電圧ＶZは一定とな
る。
トランジスタＱ2から供給される電流ＩSはトランジスタ
Ｑ3を流れる電流、すなわち、トランジスタＱ4のエミッ
タ電流と同一となり、この電流ＩSは、 ＩS＝（ＶZ−ＶBZ）／（Ｒ2＋Ｒ3）…（４） となる。この式からも明らかなように電流ＩSは入力電
圧ＶINの影響を受けない。
Ｑ3を流れる電流、すなわち、トランジスタＱ4のエミッ
タ電流と同一となり、この電流ＩSは、 ＩS＝（ＶZ−ＶBZ）／（Ｒ2＋Ｒ3）…（４） となる。この式からも明らかなように電流ＩSは入力電
圧ＶINの影響を受けない。
第２図および第３図は本発明にかかる電流回路を用いた
場合の入力電圧ＶINとツェナーダイオードを流れる電流
ＩZとの関係および入力電圧ＶINと出力電圧ＶOUTとの関
係をそれぞれ示した図である。
場合の入力電圧ＶINとツェナーダイオードを流れる電流
ＩZとの関係および入力電圧ＶINと出力電圧ＶOUTとの関
係をそれぞれ示した図である。
図中に実線で示す特性が本発明の場合を、点線で示す特
性が従来の回路の場合の特性を示す。図から明らかなよ
うに一旦電流ＩZや出力電圧ＶOUTが上昇した後は入力電
圧の変化によってはツェナーダイオード電流ＩZは変化
せず、従って出力ＶOUTも変化しないことが明らかであ
る。トランジスタＱ4のエミッタに接続された抵抗Ｒ2、
Ｒ3は出力トランジスタＱ1のベースドライブ電流を決定
する他に温度検出機能をも有している。すなわち、抵抗
Ｒ2とＲ3との接続点の電位をＶTとすれば、 となる。
性が従来の回路の場合の特性を示す。図から明らかなよ
うに一旦電流ＩZや出力電圧ＶOUTが上昇した後は入力電
圧の変化によってはツェナーダイオード電流ＩZは変化
せず、従って出力ＶOUTも変化しないことが明らかであ
る。トランジスタＱ4のエミッタに接続された抵抗Ｒ2、
Ｒ3は出力トランジスタＱ1のベースドライブ電流を決定
する他に温度検出機能をも有している。すなわち、抵抗
Ｒ2とＲ3との接続点の電位をＶTとすれば、 となる。
したがって抵抗Ｒ2、Ｒ3を同一の温度特性を有する材料
で形成しておけば、接続点の電位ＶTはダイオードＺＤ
およびトランジスタＱ4のベースエミッタ間順方向電位
ＶBEの温度特性のみによって変化することになる。
で形成しておけば、接続点の電位ＶTはダイオードＺＤ
およびトランジスタＱ4のベースエミッタ間順方向電位
ＶBEの温度特性のみによって変化することになる。
そこで希望する設定温度以下では ＶT＜ＶBEQ5となるように抵抗Ｒ2とＲ3との比を設定す
ることにより、希望の温度でトランジスタＱ5をオンさ
せることができる。したがって出力電圧ＶOUTを供給す
る負荷回路（図示せず）への電流供給をカットすること
ができる。
ることにより、希望の温度でトランジスタＱ5をオンさ
せることができる。したがって出力電圧ＶOUTを供給す
る負荷回路（図示せず）への電流供給をカットすること
ができる。
ここでツェナーダイオードＺＤのツェナーブレイクダウ
ン電圧ＶZの温度特性をＸ［Ｖ／℃］、ベース・エミッ
タ間電圧ＶBEの温度特性をＹ［Ｖ／℃］、抵抗Ｒ2、Ｒ3
の比をＲ2／［Ｒ2＋Ｒ3］＝ｎとし、シャットダウン温
度をｔとすると、 としてシャットダウン温度が決定されることになる。
ン電圧ＶZの温度特性をＸ［Ｖ／℃］、ベース・エミッ
タ間電圧ＶBEの温度特性をＹ［Ｖ／℃］、抵抗Ｒ2、Ｒ3
の比をＲ2／［Ｒ2＋Ｒ3］＝ｎとし、シャットダウン温
度をｔとすると、 としてシャットダウン温度が決定されることになる。
このように本発明では出力トランジスタＱ1のベース電
流の決定手段と出力電圧ＶOUTの負荷回路への供給をサ
ーマルシャットダウンさせるための温度検出手段とを同
一回路内で実現しているため、少数の素子で回路構成が
可能となる。
流の決定手段と出力電圧ＶOUTの負荷回路への供給をサ
ーマルシャットダウンさせるための温度検出手段とを同
一回路内で実現しているため、少数の素子で回路構成が
可能となる。
なお第１図に示す実施例ではトランジスタＱ1のベース
回路に基準電位を与えるためにツェナーダイオードＺＤ
を用いたが、第４図に示された他の実施例のように直列
接続されたダイオードＤ1…Ｄnを複数個接続し、その順
方向電圧を基準電圧として用いるようにしてもよい。
回路に基準電位を与えるためにツェナーダイオードＺＤ
を用いたが、第４図に示された他の実施例のように直列
接続されたダイオードＤ1…Ｄnを複数個接続し、その順
方向電圧を基準電圧として用いるようにしてもよい。
また、抵抗Ｒ2およびＲ3の代りに温度依存性を有する他
の回路要素を用いることもできる。
の回路要素を用いることもできる。
なお基準電位の供給手段としてダイオードを用いた場合
には、ツェナーダイオードを用いた場合と異なり、温度
特性が逆となるため所定の温度以下になった時にシャッ
トダウンが起こることになる。
には、ツェナーダイオードを用いた場合と異なり、温度
特性が逆となるため所定の温度以下になった時にシャッ
トダウンが起こることになる。
また、第１図、第４図の実施例においてトランジスタＱ
2およびＱ3のエミッタ側に抵抗を挿入するようにしても
よい。このようにすることにより電圧変動を吸収するこ
とができる。
2およびＱ3のエミッタ側に抵抗を挿入するようにしても
よい。このようにすることにより電圧変動を吸収するこ
とができる。
以上実施例に基づいて詳細に説明したように、本発明で
は、カレントミラー回路を用いて出力トランジスタに供
給されるベース電流や基準電圧供給手段としてのツェナ
ーダイオードやダイオードへの電流を常に入力電圧によ
らず一定となるようにしているため、出力電圧が安定に
供給できる。
は、カレントミラー回路を用いて出力トランジスタに供
給されるベース電流や基準電圧供給手段としてのツェナ
ーダイオードやダイオードへの電流を常に入力電圧によ
らず一定となるようにしているため、出力電圧が安定に
供給できる。
また、カレントミラー電流を決定するのが基準電圧決定
手段であり、またその決定手段の温度依存性にて負荷の
しゃ断を行うことにしているので基準電圧決定手段にて
出力電圧の決定、その電圧の安定化の為の定電流回路の
電流値決定、更にサーマルシャットダウンレベルの決定
と３つの機能を１つの回路で実現しており、回路をコン
パクト化することができる。
手段であり、またその決定手段の温度依存性にて負荷の
しゃ断を行うことにしているので基準電圧決定手段にて
出力電圧の決定、その電圧の安定化の為の定電流回路の
電流値決定、更にサーマルシャットダウンレベルの決定
と３つの機能を１つの回路で実現しており、回路をコン
パクト化することができる。
第１図は本発明の一実施例にかかる電源回路の具体的回
路図、第２図および第３図は第１図の回路特性を示すグ
ラフ、第４図は本発明の他の実施例を示す回路図、第５
図は従来の電源回路の一例を示す回路図、第６図、第７
図、第８図はそれぞれ第５図の回路特性を示すグラフで
ある。 Ｑ1…出力トランジスタ、Ｑ2、Ｑ3…トランジスタ（カ
レントミラー回路）、Ｑ4…トランジスタ、ＺＤ…ツェ
ナーダイオード、Ｄ1，…Ｄn…ダイオード、Ｒ1、Ｒ2、
Ｒ3…抵抗、ＶIN…入力電圧、ＶOUT……出力電圧。
路図、第２図および第３図は第１図の回路特性を示すグ
ラフ、第４図は本発明の他の実施例を示す回路図、第５
図は従来の電源回路の一例を示す回路図、第６図、第７
図、第８図はそれぞれ第５図の回路特性を示すグラフで
ある。 Ｑ1…出力トランジスタ、Ｑ2、Ｑ3…トランジスタ（カ
レントミラー回路）、Ｑ4…トランジスタ、ＺＤ…ツェ
ナーダイオード、Ｄ1，…Ｄn…ダイオード、Ｒ1、Ｒ2、
Ｒ3…抵抗、ＶIN…入力電圧、ＶOUT……出力電圧。
Claims (1)
- 【請求項１】ベースが共通接続された第１および第２の
２つのトランジスタからなり、そのエミッタ共通接続端
に入力電圧が供給され、各コレクタを出力端とするカレ
ントミラー回路と、 前記カレントミラー回路の前記第１のトランジスタの第
１の出力端にベースが接続され、前記カレントミラー回
路のエミッタ共通接続端にコレクタが接続され、エミッ
タが定電圧出力端となる出力トランジスタと、 前記出力トランジスタのべースに所定の基準電位を供給
する基準電圧発生手段と、 前記カレントミラー回路の前記第１のトランジスタに流
れる電流の所定倍の電流を前記カレントミラー回路の第
２のトランジスタに流すカレントミラー電流制御トラン
ジスタと、 このカレントミラー電流制御トランジスタのエミッタに
接続され、前記カレントミラー回路に流れる電流を決定
するとともに、前記基準電圧発生手段の温度に応じて抵
抗値が変化する２つの抵抗からなる抵抗分圧手段と、 この抵抗分圧手段の分圧により前記基準電圧発生手段の
温度が所定温度を超えた場合には前記出力トランジスタ
の前記定電圧出力端を短絡させて負荷を遮断する遮断ト
ランジスタとを備えた電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62114294A JPH0614306B2 (ja) | 1987-05-11 | 1987-05-11 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62114294A JPH0614306B2 (ja) | 1987-05-11 | 1987-05-11 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63279310A JPS63279310A (ja) | 1988-11-16 |
| JPH0614306B2 true JPH0614306B2 (ja) | 1994-02-23 |
Family
ID=14634258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62114294A Expired - Fee Related JPH0614306B2 (ja) | 1987-05-11 | 1987-05-11 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614306B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5736323A (ja) * | 1981-03-30 | 1982-02-27 | Nec Corp | Teidenatsudengenkairo |
| JPS61125625A (ja) * | 1984-11-21 | 1986-06-13 | Mitsubishi Electric Corp | 熱遮断回路 |
-
1987
- 1987-05-11 JP JP62114294A patent/JPH0614306B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63279310A (ja) | 1988-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963082A (en) | Circuit arrangement for producing a D.C. current | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| CA1228129A (en) | Transistor protection circuit | |
| US5289111A (en) | Bandgap constant voltage circuit | |
| US5343141A (en) | Transistor overcurrent protection circuit | |
| US5373252A (en) | Circuit for preventing saturation of a transistor | |
| US4782280A (en) | Transistor circuit with E/C voltage limiter | |
| JP4734747B2 (ja) | 電流制限回路及び電源回路 | |
| US4672235A (en) | Bipolar power transistor | |
| US4587442A (en) | Current threshold detector | |
| US4095127A (en) | Transistor base drive regulator | |
| JPS6310215A (ja) | 定電流回路 | |
| KR920010579B1 (ko) | 기준전압의 안정화 회로 | |
| JPH0726734Y2 (ja) | 熱暴走保護回路 | |
| US4600876A (en) | Integrated bootstrap bias circuit | |
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JP3091520B2 (ja) | 定電圧回路 | |
| JPS63279310A (ja) | 電源回路 | |
| JP3074036B2 (ja) | 定電圧回路 | |
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JP3860020B2 (ja) | 直流安定化電源回路 | |
| JP2529239B2 (ja) | 電圧安定化装置 | |
| KR940003770Y1 (ko) | 모터의 온도 셭다운(Shutdowm)회로 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| KR910000689Y1 (ko) | 앰프의 온도 보상 바이어스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |