JPH0614380B2 - 電子郵便料金計リセツト回路 - Google Patents

Description

【発明の詳細な説明】 本発明の技術分野 本発明は電子郵便料金計に関し、より詳略にはマイクロ
プロセッサベースの電子郵便料金計システム用の電子郵
便料金計リセット回路に関する。

本発明の背景の技術 電子郵便料金計システムは、例えば米国特許出願番号第
3,978,457号に開示されたシステム「マイクロコンピュ
ータ化電子郵便料金計システム（Microcomputerized El
ectronic Postage Meter System）」、及び1980年５月
５日に出願されたヨーロツパ特許出願番号第80400603.9
のシステム「改善された安全性及び故障許容特性を有す
る電子郵便料金計（Electronic Postage Meterhaving I
mproved Security and Fault Tolerance Features）」
として開発された。電子郵便料金計は複数の計算システ
ムを用いても開発された。このようなシステムは米国特
許第4,301,507号の「複数の計算システムを有する電子
郵便料金計（Hlectronic Postage Meter having Plual
Computing Systems）」に示されている。

電子郵便料金計の会計回路は郵便料金会計情報を記憶す
る不揮発メモリ機能を備えている。この情報は、引続く
印刷のために料金計内に残つている郵便料金額あるいは
料金計によって印刷された合計郵便料金額を含んでい
る。他の形式の会計データあるいは動作データも不揮発
メモリ内に記憶できる。電子会計回路内の不揮発メモリ
機能は、機械的会計レジスタによる先行の機械的形式の
郵便料金内に用いられた機能に置き換わつた。機械的会
計レジスタを備える郵便料金計は、電子郵便料金計に生
ずる数多くの問題の影響を受けない。印刷サイクル中に
会計動作を妨げるあるいはレジスタ内に記憶されている
データのロスを生じる状況が機械的形式の郵便料金計に
おいては通常は発生しない。

電子会計回路内に記憶された情報が永久に失なわれる電
子郵便料金計内では状況が発生し得る。完全な電源故障
あるいは電圧の変動等の状況は、料金計に接続されてい
るマイクロプロセッサを誤つて動作させ、不揮発メモリ
内のデータのロスを生じさせたりあるいは寄生データを
記憶させる。このデータのロスあるいは寄生データの記
憶が、料金計内に記憶されている郵便料金資金を表わす
情報のロスをもたらす結果となる。この形式のデータは
郵便料金印刷を変化させ、料金計外部のどこにも記憶さ
れないので、失なわれた情報を回復あるいは再構成する
方法がない。このような状況においては、ユーザーは郵
便料金資金の損失に苦しむことになる。

電子会計回路内に記憶された情報のロスの可能性を最小
にするため、電子郵便料金計の高い信頼性を確保する努
力が行なわれている。料金計内に記憶された重要情報を
保護するいくつかのシステムが、前述の特許に、米国特
許第4,285,050号の「電子郵便料金計動作電圧変動検出
システム（Electronic Postage Meter Operating Volta
ge Variation Sensing Sysqem）」に、及び1981年１０
月５日に出願されPitney Bows社に譲渡された米国特許
出願番号第306,979号の「電子郵便料金計用メモリ保護
回路（Memory Protection Circuit for an Electronic
Postage Meter）」に開示されている。これらのシステ
ムは、マイクロプロセッサが低電圧レベルで、例えばマ
イクロプロセッサが所定電圧レベルより下にターンオフ
しその後より低い電圧範囲内にあり、再びターンオンし
データを出力できるようになるような低電圧レベルで誤
動作した場合でさえも、予測できない回路動作に対して
保護を与える。

本発明の要約 本発明は、電子郵便料金計の適正な動作を保障すること
を助けるリセット回路を提供する。このリセット回路を
不揮発メモリ保護回路と共に動作する。本発明のリセッ
ト回路と不揮発メモリ保護回路との結合動作は、電子郵
便料金計のコンピュータ手段のリセット線及び不揮発メ
モリの書込み可能端子を制御する。リセット回路及び不
揮発メモリ保護回路は、料金計の電力スイッチがターン
オン及びオフされる時のように、料金計のパワーアツプ
及びパワーダウンの間電子郵便料金計の適正な機能を保
障するように動作する。この回路は更に、寄生データが
不揮発メモリ中に書込まれるような不適正な動作から電
子郵便料金計を保護する。

本発明は、不揮発メモリの電圧がその適正レベルになる
までのマイクロプロセッサのリセットが開放されずにマ
イクロプロセッサを動作開始可能にすることを保護する
ために、不揮発メモリに印加された電圧に関連して、リ
セット回路を動作可能にする。リセット端子がマイクロ
プロセッサをリセット状態に保持するために能動に維持
され一方メモリが適正に附勢された後にだけマイクロプ
ロセッサがデータを料金計の不揮発メモリ内に書込むた
めに使用可能にされるように電圧レベルが確立されるこ
とを保証する方法でリセット回路は動作する。本発明の
リセット回路は、不揮発メモリ内に書込むのに必要な所
定レベルより下に低下した時に能動リセット信号をマイ
クロプロセッサに同時に印加するようにも動作する。

電力が減少し電子郵便料金計をパワーダウンルーチンに
行かせた時には、リセット回路はそのリセットを能動に
し、不揮発メモリ書込み電圧が所定レベルより下に低下
した時にパワーダウンルーチンが完了した後マイクロプ
ロセッサを既知の状態に置く。パワーアツプ中には、本
発明のリセット回路は、電圧が電子郵便料金計の不揮発
メモリ上で安定した後リセット端子を能動にさせる。本
発明のリセット回路は複数のコンピュータシステムの複
数のリセット端子を同時に制御するように設けられてい
る。例えば、システム内の会計モジユールマイクロプロ
セッサと印刷モジユールに関連するマイクロプロセッサ
等の他のマイクロプロセッサとの両方のリセット端子は
本発明のリセット回路により同時に制御できる。

本発明では、郵便料金を印刷する印刷手段と、該印刷手
段に接続された印刷手段によって印刷された郵便料金を
会計する会計手段と、該会計手段に接続され、会計手段
が動作電源によって附勢されていない時にデータを記憶
する不揮発メモリ手段とを有する形式の電子郵便料金計
に対して、リセット回路が設けられている。リセット回
路は、不揮発メモリ手段及び会計手段に接続されている
制御手段を備えている。制御手段は、不揮発メモリ手段
を動作可能にするシーケンスと、データを不揮発メモリ
に書込むように会計手段が条件付けられることを可能に
することを制御する。この制御手段は、データをメモリ
ロケーション中に書込ませるように不揮発メモリを使用
可能にし、その後データを不揮発メモリ内に書込ませる
ように会計手段を使用可能にするように動作できる。

本発明の詳細な説明 第１図では、郵便料金計１２は、マイクロプロセッサ、
General Instrument CorportionのＥＲ3400型電子的変
更可能ＲＯＭ等の不揮発メモリとを有する会計モジユー
ル１４を備えている。General InstrumentＥＲ3400は19
77年１１月付のマニアル「EAROM」（番号１２−11775−
１）内に説明されている。印刷モジユール１６はマイク
ロプロセッサとモータ制御回路とを有し、制御モジユー
ル１８はマイクロプロセッサと制御回路とを有してい
る。このシステムの構成及び動作は、前述の米国特許第
4,301,507号の「複数の計算システムを有する電子郵便
料金計（Electronic Postage Meter Having Plural Com
puting Systems）」中に、及び米国特許第4,287,825号
の「印刷制御システム（Printing Control System）」
中に開示された郵便料金計及び機械装置に基づいてい
る。

郵便料金計１２は一連の光学遮断器２０，２２，２４，
２６及び２８を備えている。この光学遮断器は料金計の
部分の機械的位置を検出するために使用されている。例
えば、光学遮断器は、ある条件下では料金計の動作を禁
止するシヤツターバーの位置、数字ホイールの位置、印
刷ドラムのホーム位置、印刷ホイール用のバンクセレク
タの位置、インターポーザの位置、あるいは料金計内の
他の可動機械要素を検出するために用いることができ
る。これらの光学遮断器は、料金計の機械的要素の位置
を監視し制御する印刷モジユール１６に接続されてい
る。

印刷モジユール１６は、シリアルデータバス３０を介し
て会計モジユール１４に接続され、かつ前述の米国特許
第4,301,507号の「複数のコンピュータシステムを有す
る電子郵便料金計（Electronic Postage Meter Having
Pluram Computing Systems）」に説明されているエコー
プレツクス法により通信する。バスの両端は以降に説明
される電源＋５ボルト線により附勢される光学バツフア
（図示せず）によりバツフアされている。同様に、印刷
モジユール１８はシリアルデータバス３２を介して会計
モジユール１４に接続されており、やはりエコープレツ
クス法により通信する。光学バツフア（図示せず）はバ
スをバツフアするために設けられている。郵便料金計シ
ステムの特定の構造は本発明にとつ弧重要でない。複数
のあるいは単一のマイクロプロセッサ装置は本発明によ
って各々使用できる。

１１０ボルト６０Ｈｚ電源のような動作電圧が料金計の
入力端子３４の両端間に印加される。この電圧は線形＋
１0.８ボルト電源３６に印加される。＋１0.８ボルト線
形電源３６からの出力は第１の＋８ボルト線形調整電源
に及び第２の＋５ボルト線形調整電源４０に供給され
る。＋８ボルト電源はデイスプレイ４２を附勢するため
に使用される。このデイスプレイ４２はバス４４を介し
て制御モジユール１８に動作的に接続されている。電源
４０からの出力は直接に制御モジユール１８に接続さ
れ、制御モジユールマイクロプロセッサを附勢するため
に動作される。

端子３４のＡＣ動作電圧もシステム制御整流器型の２４
ボルト電源４６に印加される。電源４６からの調整出力
は印刷モジユール１６に関連した印刷ホイールバンクス
テツプモータ４８及び印刷ホイールステツプモータ５０
に印加される。２４ボルトＤＣ電源はＡＣチヨーク５２
によりコンデンサ５４に接続されている。２４ボルト電
源４６内の内部容量は、ＡＣ電力故障が端子３４に発生
した場合でもスイッチングレギユレータ５６を適正に附
勢し続けるのに十分なエネルギの蓄積を与える。このよ
うな場合には、会計モジユールのマイクロプロセッサ５
８は情報を郵便料金計揮発メモリ（これはマイクロプロ
セッサの内部あるいは外部にある）からデータバス６を
介してＮＭＯＳ不揮発メモリ６２へ転送する。関連回路
を有する変圧器６８と共に、スイッチングレギユレータ
５６は、会計モジユールを附勢するために使用される調
整出力電圧を与える。

＋５ボルトが発生され、会計モジユールのマイクロプロ
セッサ５８へ、ＮＭＯＳ不揮発メモリ６２へ、会計モジ
ユールと印刷モジユールとの間に接続されているシリア
ルデータバス３０用の光学バツフア（図示せず）へ、印
刷モジユール１６へ、及び光学遮断器２０−２８へ印加
される。−３０ボルトも発生され、同様にＮＰＮトラン
ジスタ６４を介してＮＭＯＳ不揮発メモリ６２に印加さ
れる。−３０ボルトは−１２ボルトと共に必要とされ
る。−１２ボルトも発生され、ＮＭＯＳ不揮発メモリ６
２に印加され、＋５ボルトは不揮発メモリがデータをデ
バイス中に書込ませることを可能にする。

スイッチングレギユレータ５６はコンデンサ５４の両端
間に発生した２４ボルトを、ダイオード６６と有極変圧
器の１次巻線６８との接続点に選択的に印加するように
機能する。レギユレータ５６が動作しあるいは切換わる
周波数は、電源の動作周波数を制御するコンデンサ７０
によって決定される。１次巻線６８は更にコンデンサ７
２によって接地されている。ダイオード６６及びコンデ
ンサ７２は１次巻線６８に並行に完全な回路を形成して
いる。この回路は、ここでは接地として示されている固
定基準電位の１点を通つている。

安定動作中、＋５ボルトがコンデンサ７２の両端間に発
生される。この電圧は検出され、直列接続の可変抵抗器
７４及び固定抵抗器７６を介してスイッチングレギユレ
ータ５６の入力端子に接続される。フイードバツク路
は、コンデンサ７２の両端間に一定電圧を維持するよう
に電源を制御する。図示の要素の値に対しては、ほゞ１
０ミリボルトの電圧変動がコンデンサ７２の両端間に発
生できる。１次巻線に対して逆の極性を有する逓昇２次
巻線７８はモリーパーマロイコア８０を介して１次巻線
６８に電磁的に接続される。２次巻線７８の１端に接地
され、かつ他端はダイオード８２を介して接続される。
ダイオード８２はコンデンサ８４及び限流抵抗８６と共
に動作し、ツエナーダイオード８８の両端間に−３０ボ
ルトを発生する。２次巻線上のタツプ９０はダイオード
９２に接続されている。ダイオード９２はコンデンサ９
４及び限流抵抗９６と共に動作し、ツエナーダイオード
９８の両端間に−１２ボルトを発生する。

コンデンサ７２と１次巻線６８のインダクタンスとによ
って行なわれる波作用のために、１次回線内のスイッ
チングトランジエントにより誘導される雑音が低減され
る。同様に、コンデンサ８４，９４及び２次巻線７８の
インダクタンスは別の波作用を行ない、やはりスイッ
チングトランジエントにより導入された雑音を最小にす
る。電源の動作は1981年９月２８日に出願されPitney B
owes Inc.に譲渡された米国特許出願番号第306,805号の
「電源システム（Power Supply System）」により詳細
に説明されている。

パワーダウンシーケンス中に所定の電圧状態が達成され
た後にはＮＭＯＳ不揮発メモリ６２は書込み動作に必要
な−３０ボルトにより附勢されないことを保障する回路
が備えられている。この回路は、所定の関係で−３０ボ
ルトを不揮発メモリに印加しまた除去する適正なリセッ
トが行なわれることを保障するために設けられた第２の
回路と共に、動作する。このシステムは、たとえデータ
がマイクロプロセッサ５８によってデータバス６０上に
与えられてもいかなるデータもＮＭＯＳ不揮発メモリ６
２中に書込まれないことを保障する。マイクロプロセッ
サは所定電圧レベルにおいてターンオフしデータを出力
しないように設計されているがこのマイクロプロセッサ
がマイクロプロセッサリセット端子に印加された信号に
もかゝわらずより低い電圧でさえ再度能動になることが
発見されたということが、前述の米国特許出願番号第30
6,979号の「電子郵便料金計用メモリ保護回路（Memory
Protection Cercuit foo an Electronic Postage Mete
r）」中に示されているので、このことは特に重要であ
る。

不揮発メモリ６２への−３０ボルト電源はＮＰＮトラン
ジスタ６４のコレクタ−エミッタ電流路を介して印加さ
れる。トランジスタのコレクタ電極は抵抗１００介し
て、コンデンサ７２に発生した＋５ボルトに接続されて
いる。トランジスタ６４のコレクタ電極に発生した電圧
は、トランジスタ１０２のベース電極に印加される電圧
を制御する。トランジスタ１０２のコレクタ電極は会計
モジユール１４のマイクロプロセッサ５８のリセット端
子１０４に及び印刷モジユール１６用のマイクロプロセ
ッサのリセット端子１０６に接続されている。トランジ
スタ６４のベースバイアスはＰＮＰトランジスタ１０８
から得られる。このトランジスタ１０８のエミッタ電極
は１０ボルトツエナーダイオード１１０により２４ボル
ト電源４６に接続されている。抵抗１１２はトランジス
タ１０８のベース電極への接地戻りを与える。抵抗１１
４及び１１６はトランジスタ６４のベース電極に接続さ
れている。コンデンサ１８は過渡状態更に波するため
に設けられている。

トランジスタ１０２のベース電極は抵抗１２０によりト
ランジスタ６４のコレクタ電極に、及び抵抗１２２によ
りコンデンサ７２に発生した＋５ボルトに接続されてい
る。コンデンサ１２４はトランジスタ１０２のコレクタ
−エミッタ電流路の両端間に接続されている。コレクタ
電極は、コンデンサ７２に発生した＋５ボルトに抵抗１
２６により接続されている。トランジスタ１０２は印刷
モジユール１６及び会計モジユール１４にそれぞれ関連
するマイクロプロセッサのリセット端子１０６及び１０
４に接続されて示されていが、この構成は単なる例示で
ある。リセットシステムは単一マイクロプロセッサある
いは複数マイクロプロセッサの電子郵便料金計システム
に使用できる。

端３４のＡＣライン電圧が故障して、２４ボルト電源４
６の出力電圧が低下し始めて例えば１９ボルトの所定レ
ベルより下に低下した場合には、約２ボルトのヒステリ
シスを有する低電圧検出器１２８が電圧の低下を検出
し、会計モジユールのマイクロプロセッサ５８の割込み
つまり再スタート端子１３０に割込み信号を出力する。
このルーチンは、前述の米国特許第4,285,050号の「電
子郵便料金計動作電圧変動検出システム（Electronic P
ostage Meter Operating Voltage Variation Sensing S
ystem）」中に開示されているようなシステムによって
開始される。この割込みルーチンは係属中の会計機能を
全て完了させ、全てのレジスタの読みを内部マイクロプ
ロセッサＲＡＭから外部不揮発メモリ６２に転送する。
これは次に待ちループに行く。この待ちループはマイク
ロプロセッサのリセットにより、あるいは低電圧センサ
１２８の２１ボルトより大きい電圧によって示される正
常な電圧への復帰により終端される。１０ボルトツエナ
ーダイオード１１０がブレークダウンモードでもはや動
作しないようなレベルまでＡＣライン電圧が低下した時
に、トランジスタ１０８のコレクタ−エミッタを通る電
流が止まる。その結果、トランジスタ６４通からバイア
スされる。そのため、抵抗１００を介してトランジスタ
６４のコレクタ電極に印加されている＋５ボルトがＮＭ
ＯＳ不揮発メモリの−３０ボルト端子１３２に印加され
る。データをメモリに書込ませるためには、−１２ボル
ト（これはやはりＮＭＯＳ不揮発メモリ６２の−１２ボ
ルト端子１３４に印加される）共に−３０ボルトが要求
されることがわかる。このように、マイクロプロセッサ
のＮＭＯＳ不揮発メモリの−３０ボルト端子１３２に印
加される負電圧よりもむしろ、正電圧が印加され、情報
はメモリ中に書込まれない。

ＮＭＯＳ不揮発メモリの−３０ボルト端子１３２への＋
５ボルトの印加と同時に、＋５ボルトが同様に抵抗１０
０，１２０及び１２２を介してトランジスタ１０２のベ
ース電極に印加される。これはトランジスタ１０２を導
通にバイアスし、トランジスタ１０２のコレクタ−エミ
ッタ電極電流路を介してコンデンサ１２４を迅速に放電
させ、これにより接地に接続することによって会計モジ
ユールのマイクロプロセッサ５８及び印刷モジユールの
マイクロプロセッサのリセット端子１０４及び１０６に
リセット信号を印加する。リセット端子の附勢によって
マイクロプロセッサが既知の状態になる。それもかゝわ
らず、ＮＭＯＳ不揮発メモリの端子１３２に印加される
＋５ボルトは、パワーダウンサイクルの残りの間いかな
る情報も不揮発メモリ６２に書込まれないようにする。
これは、前述したように、ＮＭＯＳ不揮発メモリ６２へ
の書込み動作を可能にするために、−３０ボルトが端子
１３２に印加されねばならないからである。マイクロプ
ロセッサのリセット端子は、トランジスタ１０２のベー
ス電極の電圧がベース−エミッタ接合を順方向にバイア
スするために必要なレベル、通常は数多くのデバイスに
おいて１ボルトのほゞ７／１０であるレベルより下に低
下するまで電力が低下した時に印加されるリセット信号
（接地レベル電位）を有する。

図示された各種の電源及び要素の値に対して、＋２４ボ
ルト電源４６の出力電圧がほゞ＋7.５ボルトまで減衰す
る時までに、コンデンサ７２に発生された＋５ボルトが
低下し始める。しかし、この時までに１０ボルトツエナ
ーダイオード１１０はほゞ２1/2ボルトの電圧変化に対
してターンオフされており、端子１３２には正電圧が印
加されている。このように、＋２４ボルト電源からの出
力電圧がほゞ＋１０ボルトまで低下した時に正の電位が
ＮＭＯＳ不揮発メモリの−３０ボルト書込み可能端子１
３２に印加され、そしていかなるデータもマイクロプロ
セッサ５８によって不揮発メモリ６２には書込むことが
できない。この状態は、マイクロプロセッサ５８が、リ
セット端子１０６に印加されているリセット信号にもか
ゝわらず動作できる不確定動作電圧レベルの範囲より下
に電圧が低下するまで続く。ＮＭＯＳ不揮発メモリ６２
への書込みに対する保護は、トランジスタ６４のコレク
タ−エミッタ電極電流路の伝導度についての制御により
与えられる。

電圧が立上がり始めるパワーアツプルーチンの間に、＋
２４ボルト電源４６からの電圧は、２４ボルト出力に向
けて立上がつているので、コンデンサ５４を含むコンデ
ンサ群を充電し始める。電圧が十分なレベルまで立上が
つた時に、ツエナーダイオード１１０はブレークダウン
し導通し始める。これがトランジスタ１０８のコレクタ
−エミッタ電極電流路を通る電流の流れを確立する。ト
ランジスタ１０８は次にトランジスタ６４を導通にバイ
アスする。その結果、−３０ボルトが抵抗１２０を介し
てトランジスタ１２２のベース電極に接続されトランジ
スタを導通からバイアスする。しかし、この時点まで
に、抵抗１００，１２０及び１２２を介してベース電極
に印加される＋５ボルトによって電圧が立上がるにつれ
てトランジスタ１０２が導通にバイアスされる。これに
よって電荷がコンデンサ１２４に蓄積されることが防止
され、完全なリセット信号がリセット端子１０４及び１
０６に印加される。−３０ボルトがＮＭＯＳ不揮発メモ
リの端子１３２に印加された時に、トランジスタ１０２
は導通からバイアスされる。これはコンデンサ１２４が
抵抗１２６を介して＋５ボルト電源から充電されること
を可能にする。コンデンサが適正なレベルまで充電され
た時に、リセット信号がマイクロプロセッサのリセット
端子１０４及び１０６から除去され、マイクロプロセッ
サが命令を実行し始める。コンデンサ１２４を充電する
こと及び−３０ボルト電源からのトランジスタ１０２の
バイアスを制御することに基づく時間遅延は、マイクロ
プロセッサリセット端子が開放されマイクロプロセッサ
を動作開始可能にする前に、−３０ボルト電位がＮＭＯ
Ｓ不揮発メモリの−３０ボルト端子１３２に印加され安
定化されることを保障することに注意すべきである。更
に、電力が低下し始めた時にはマイクロプロセッサのリ
セット端子１０４及び１０６能動にされ、ＮＭＯＳ不揮
発メモリ端子１３２から−３０ボルトを除去すると同時
にマイクロプロセッサをリセット状態に置く。

第１ａ図及び第１ｂ図に示された電子郵便料金計リセッ
ト回路の動作シーケンスは以下の動作シーケンス表中に
記載されている。

本発明にとつて、用語「郵便料金計」は、単位の値を印
刷する小包、封筒あるいは他の同様の用述の政府のある
いは個人の運送配達用の決められた単位の値を印刷する
デバイスの全ての等級を意味することは既知であり理解
できる。このように、郵便料金計という用語が用いられ
たが、政府の郵便料金及び税金サービスにより排他的に
用いられているもの以外のサービスと共に利用されるデ
バイスに対する全体的な用語として商業において知られ
用いられている。例えば、個人の小包及びフライトサー
ビスはこのような料金計を、個々の小包に対する単位の
値の印刷及び会計を与える手段として購入し利用する。

【図面の簡単な説明】

第１図は第１ａ図及び第１ｂ図の相互接続図、第１ａ図
及び第１ｂ図は本発明の電子郵便料金計リセット回路の
電気回路図である。 １４：会計モジユール １６：印刷モジユールのマイクロプロセッサ １８：制御モジユールのマイクロプロセッサ ２０，２２，２４，２６，２８：光学遮断器 ３６，３８，４６：電源 ４２：郵便料金計デイスプレイ ４８：印刷ホイールバンクステツプモータ ５０：印刷ホイールステツプモータ ５６：スイッチングレギユレータ １２８：低電圧センサ

Claims (9)

【特許請求の範囲】
1. 【請求項１】動作電圧源に接続された入力手段（３４）
   と、郵便料金を印刷する印刷手段（１６，４８，５０）
   と、該印刷手段に接続された該印刷手段により印刷され
   た郵便料金を会計する会計手段（５８）とを備えた電子
   郵便料金計において、 前記会計手段は、前記入力手段に接続され、そしてリセ
   ット端子（１０４）を有するコンピュータ手段を含み、
   該コンピュータ手段に出力データを条件付けることを可
   能にする第１の所定のリセット電圧を受信し、そして前
   記コンピュータ手段にデータを出力するように条件付け
   ることを禁止する第２の所定のリセット電圧を受信する
   ものであり、 前記コンピュータ手段に動作的に接続され、前記動作電
   圧源が前記会計手段を附勢するために動作していない時
   に会計データ記憶する不揮発メモリ手段（６２）と、該
   不揮発メモリは、第１の所定の極性の電圧により附勢さ
   れた時に前記コンピュータ手段によりデータをメモリロ
   ケーション中に書込ませるために前記不揮発メモリを使
   用可能にする端子を有しており、 前記第１の所定の極性の電圧を発生する第１の手段（７
   ８，８６，８８）と、 前記第１の所定の極性の前記電圧とは異なる第２の電圧
   を発生する第２の手段（６８，７２）と、 前記第１の電圧発生手段、前記第２の電圧発生手段及び
   前記不揮発メモリ端子（１３２）に接続され、前記動作
   電圧源が所定レベルより上にある時に前記第１の所定の
   極性の電圧を前記不揮発メモリ端子に印加し、かつ前記
   動作電圧源が所定レベルより下にある時に前記不揮発メ
   モリ端子に前記第２の電圧を印加する第３の手段（６
   ４，１００，１０８，１１０）と、 該第３の手段及び前記コンピュータリセット端子（１０
   ４）に接続され、前記不揮発メモリ端子が前記コンピュ
   ータ手段によりデータをメモリロケーション中に書込み
   可能に附勢された後に前記コンピュータ手段がデータを
   出力するように条件付けされるように、前記不揮発メモ
   リ端子が第１の所定の極性の電圧により附勢された後
   に、前記第１の所定のリセット端子電圧によって前記コ
   ンピュータ手段のリセット端子を附勢する第４の手段
   （１０２，１０４）、 から成る電子郵便料金計。
2. 【請求項２】特許請求の範囲第１項において、前記第４
   の手段が更に、前記第２の所定のリセット端子電圧によ
   って前記コンピュータ手段のリセット端子を選択的に附
   勢するように設けられている電子郵便料金計。
3. 【請求項３】特許請求の範囲第１項又は２項において、
   前記不揮発メモリ端子がデータが前記コンピュータ手段
   によってメモリロケーション中に書込まれることを禁止
   するように附勢された時に前記コンピュータ手段がデー
   タを出力する動作を禁止されるように、前記第３の手段
   が前記第２の電圧を前記不揮発メモリ端子に印加した時
   に前記第４の手段が前記第２の所定のリセット端子電圧
   により前記コンピュータ手段リセット端子を附勢するよ
   うに設けられている電子郵便料金計。
4. 【請求項４】動作電源を受けるための入力手段（３４）
   と、郵便料金を印刷する印刷手段（１６，４８，５０）
   と、前記入力手段及び前記印刷手段に接続され、前記印
   刷手段によって印刷された郵便料金を会計する会計手段
   とを備え、 前記会計手段に動作的に接続され、外部動作電圧源が前
   記会計手段を附勢するように動作していない時に会計デ
   ータを記憶し、第１の所定の極性の電圧により附勢され
   た時に不揮発メモリを動作可能にして前記会計手段によ
   りデータをメモリロケーション内に書込ませる端子を備
   えている、該不揮発性メモリ（６２）と、 前記会計手段が、第１の電圧により附勢された時にコン
   ピュータ手段がデータを前記不揮発メモリ手段に出力で
   きるようにしかつ第２の電圧により附勢された時に前記
   コンピュータ手段がデータを前記不揮発メモリ手段に出
   力するように動作することを禁止するリセット端子を有
   するコンピュータ手段を備え、 前記第１の所定の極性の電圧を発生する第１の手段（７
   ５，８４，８８）と、 所定の電圧を発生する第２の手段（６８，７２）と、そ
   れぞれが第１，第２及び制御端子を有する第１及び第２
   の３端子スイッチングデバイス（６４，１０２）と、 前記不揮発メモリ端子（１３２）と前記第１の電圧発生
   手段との間に直列に接続された前記第１のデバイス（６
   ４）の前記第１−第２端子電流路と、 前記動作電圧源の電圧レベルを検出する手段（１１４，
   １１６，１０８，１１０）と、 前記検出手段が前記第１のデバイスの前記第１−第２端
   子の電流路の導電率を制御するように、前記第１のデバ
   イスの制御端子を前記検出手段に接続する手段、及び 前記第２の電圧発生手段と固定基準電位の１点との間に
   接続された第２の３端子デバイス（１０２）の前記第１
   −第２の端子電流路と、前記第２の３端子デバイスの第
   １の端子は前記コンピュータ手段のリセット端子（１０
   ４）に接続され、そして前記第２の３端子デバイスの制
   御端子は前記第１の３端子デバイスの前記第１の端子と
   接続されている、ことを特徴とする電子郵便料金計。
5. 【請求項５】特許請求の範囲第４項において、前記第１
   及び第２の３端子デバイスがトランジスタから成る電子
   郵便料金計。
6. 【請求項６】郵便料金を印刷する印刷手段（１６，４
   ８，５０）と、 該印刷手段に接続され、前記印刷手段により印刷された
   郵便料金を会計する会計手段（５８）と、該会計手段は
   リセット端子（１０４）及びデータ端子を有するマイク
   ロプロセッサを備え、 メモリ端子（１３２）を有する不揮発メモリ手段（６
   ２）と、 前記マイクロプロセッサのデータ端子を前記不揮発メモ
   リに接続し、前記マイクロプロセッサが前記不揮発メモ
   リからデータを読み取り及びデータを前記不揮発メモリ
   へ書込むことを可能にするデータバス手段（６０）と、 第１の極性の第１の動作電位を発生する手段（７８，８
   ４，８８）と、 前記第１の動作電位の極性と反対の極性の第２の動作電
   位を発生する手段（７８，８４，８８））と、エミッタ
   電極、コレクタ電極及びベース電極を有する第１のトラ
   ンジスタ（６４）と、前記コレクターエミッタ電極電流
   路は前記不揮発メモリ端子と前記第１の動作電位を発生
   する手段との間に接続されており、 前記第１のトランジスタの前記コレクタ電極を、前記第
   ２の動作電位を発生する手段に接続する抵抗手段（１０
   ０）と、 コレクタ、エミッタ及びベース電極を有する第２のトラ
   ンジスタ（１０２）と、該第２のトランジスタの前記コ
   レクターエミッタ電極電流路は前記第２の動作電位を発
   生する手段と固定基準電位の１点との間に接続されてお
   り、 前記第２のトランジスタのコレクタ電極を前記マイクロ
   プロセッサのリセット端子（１０４）に接続する手段
   と、 前記第２のトランジスタのコレクタ電極とエミッタ電極
   との間に接続されたコンデンサ手段（１２４）と、 前記第２のトランジスタのベース電極に、及び前記第１
   のトランジスタのコレクタ電極と前記第２の動作電位源
   を発生する手段との間に接続された分圧手段と、 から成る電子郵便料金計。
7. 【請求項７】特許請求の範囲第６項において、前記印刷
   手段がリセット端子を有し前記印刷手段の動作を制御す
   るマイクロプロセッサ（１６）、前記印刷モジユールの
   マイクロプロセッサの前記リセット端子を前記第２のト
   ランジスタのコレクタ電極に接続する手段とを備える電
   子郵便料金計。
8. 【請求項８】特許請求の範囲第６項又は７項において、
   更に、 エミッタ、コレクタ及びベース電極を有する第３のトラ
   ンジスタ（１０８）と、 ツエナーダイオード（１１０）と、 前記動作を発生する第１及び第２の手段に接続されこれ
   らを附勢する電源（４６）と、及び 前記電源と前記第１のトランジスタのベース電極との間
   に、前記ツエナーダイオードに直列に接続された前記第
   ３のトランジスタのコレクターエミッタ電極電流路と、 を備える電子郵便料金計。
9. 【請求項９】特許請求の範囲第８項において、前記会計
   手段のマイクロプロセッサ（５８）が、割り込み端子
   （１３０）を備え、更に前記電源と前記割り込み端子と
   の間に接続された電圧センサを備える電子郵便料金計。