JPH0614558A - Inverter unit - Google Patents
Inverter unitInfo
- Publication number
- JPH0614558A JPH0614558A JP4167149A JP16714992A JPH0614558A JP H0614558 A JPH0614558 A JP H0614558A JP 4167149 A JP4167149 A JP 4167149A JP 16714992 A JP16714992 A JP 16714992A JP H0614558 A JPH0614558 A JP H0614558A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- microprocessor
- inverter
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 54
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000002159 abnormal effect Effects 0.000 claims abstract description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000011835 investigation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、異常が発生した場合
に、異常の内容を表示装置等の出力装置に出力可能なイ
ンバータ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device capable of outputting details of an abnormality to an output device such as a display device when an abnormality occurs.
【０００２】[0002]
【従来の技術】図４は、従来のインバータ装置を示すブ
ロック図である。図において、１は商用電源、２は商用
電源１より供給される交流を整流し直流に変換する順変
換回路、３は順変換回路２の整流出力を平滑するコンデ
ンサ、４は直流をＰＷＭ変調された所定範囲内の任意の
周波数、電圧の交流に変換する逆変換回路、５は、逆変
換回路４の半導体素子をスイッチングさせる信号を発生
するマイクロプロセッサ、６はマイクロプロセッサ５が
発生する信号を増幅し、逆変換回路４へ送出する増幅回
路である。2. Description of the Related Art FIG. 4 is a block diagram showing a conventional inverter device. In the figure, 1 is a commercial power supply, 2 is a forward conversion circuit that rectifies alternating current supplied from the commercial power supply 1 and converts it to direct current, 3 is a capacitor that smoothes the rectified output of the forward conversion circuit 2, and 4 is PWM modulated direct current. An inverse conversion circuit for converting to an alternating current of an arbitrary frequency and voltage within a predetermined range, 5 is a microprocessor for generating a signal for switching semiconductor elements of the inverse conversion circuit 4, and 6 is an amplifier for amplifying a signal generated by the microprocessor 5. Then, it is an amplifier circuit for sending to the inverse conversion circuit 4.
【０００３】７は負荷であるモータ、８は速度を設定す
るための可変抵抗器、９−１、９−２はそれぞれモータ
７の回転方向を指定する起動スイッチである。１０はイ
ンバータ装置の出力周波数、異常内容を表示するための
表示器、１１は周波数、表示内容等を設定するためのキ
ーである。また、１２は異常発生時の出力周波数を記憶
するためのＥＥＲＯＭ、１３−１、１３−２は出力電流
を検出する電流検出器である。なお、順変換回路２、コ
ンデンサ３、逆変換回路４、マイクロプロセッサ５、お
よび、増幅回路６よりインバータ部１００が構成される
ものとする。また、表示部２００は表示器１０およびキ
ー１１より構成されるものとする。Reference numeral 7 is a load motor, 8 is a variable resistor for setting speed, and 9-1 and 9-2 are start switches for designating the rotation direction of the motor 7, respectively. Reference numeral 10 is a display device for displaying the output frequency of the inverter device and the contents of abnormality, and 11 is a key for setting the frequency, the contents of display and the like. Further, 12 is an EEROM for storing the output frequency when an abnormality occurs, and 13-1 and 13-2 are current detectors for detecting the output current. Note that the inverter unit 100 is composed of the forward conversion circuit 2, the capacitor 3, the inverse conversion circuit 4, the microprocessor 5, and the amplification circuit 6. The display unit 200 is assumed to be composed of the display 10 and the keys 11.
【０００４】次に動作について、図５のフロー図により
説明する。図５はマイクロプロセッサ５が所定時間毎に
実行する動作フローを示している。インバータ装置が運
転を開始すると、所定時間毎に図において、開始ステッ
プＳ０からステップＳ１に進む。ステップＳ１では、電
流検出器１３−１、１３−２により検出された出力電流
の値が所定値以上であるか否かを判定する。そして、所
定値以上であれば過大な出力電流が流れているものとし
て次のステップ２へ進む。また、所定値以上でなければ
出力電流は正常であるものとして終了ステップＳ５に進
む。Next, the operation will be described with reference to the flow chart of FIG. FIG. 5 shows an operation flow executed by the microprocessor 5 at predetermined time intervals. When the inverter device starts to operate, the process proceeds from the starting step S0 to step S1 at predetermined time intervals in the figure. In step S1, it is determined whether or not the value of the output current detected by the current detectors 13-1 and 13-2 is a predetermined value or more. If it is equal to or greater than the predetermined value, it is determined that an excessive output current is flowing, and the process proceeds to the next step 2. If it is not the predetermined value or more, the output current is regarded as normal, and the process proceeds to the end step S5.
【０００５】ステップＳ２では、インバータ部１００の
出力を遮断し、次のステップＳ３に進む。ステップＳ３
では、過電流のために出力が遮断されたことをＥＥＲＯ
Ｍ１２に記憶させて、次のステップＳ４に進む。ステッ
プＳ４では、異常が発生した時点で出力していた周波数
をＥＥＲＯＭ１２に記憶させ、次の終了ステップＳ５に
進む。なお、ＥＥＲＯＭ１２の記憶内容にもとづき、異
常発生後、キー１１の操作により表示部２００の表示器
１０に異常発生内容と異常発生時の出力周波数を表示さ
せることができる。In step S2, the output of the inverter section 100 is cut off, and the process proceeds to the next step S3. Step S3
Then, it is said that the output was cut off due to overcurrent.
It is stored in M12 and the process proceeds to the next step S4. In step S4, the frequency output at the time when the abnormality occurs is stored in the EEROM 12, and the process proceeds to the next ending step S5. After the occurrence of an abnormality, the content of the abnormality and the output frequency when the abnormality occurs can be displayed on the display 10 of the display unit 200 based on the content stored in the EEROM 12 after the occurrence of the abnormality.
【０００６】[0006]
【発明が解決しようとする課題】従来のインバータ装置
は以上のように構成されているので、異常発生後、異常
内容と異常発生時の出力周波数を表示させることはでき
るが、異常が発生するに至った経過を表示させることが
できなかった。従って、異常の原因調査にあたっては、
汎用故障解析装置の接続等を行った後、再度異常が発生
するまでインバータ装置を動作させ、異常が発生する経
過を再現させる必要があった。Since the conventional inverter device is configured as described above, it is possible to display the content of the abnormality and the output frequency at the time of the abnormality after the occurrence of the abnormality. It was not possible to display the progress that has been reached. Therefore, when investigating the cause of an abnormality,
After connecting the general-purpose failure analysis device, etc., it was necessary to operate the inverter device until the abnormality occurred again to reproduce the process of the abnormality.
【０００７】また、再度異常が発生するまでに時間がか
かる場合があり、異常原因の調査に時間がかかるなどの
問題点があった。また、異常を再現させるため、装置に
再度ストレスを加えたり、場合によっては半導体素子等
を破損させる場合があるなどの問題点があった。また、
汎用故障解析装置の接続等を行った場合、インバータ装
置においては例えばインバータ部１００の内部ステータ
スのように汎用故障解析装置により検出困難なデータが
有り、異常原因の調査の容易化が阻害されていた。In addition, it may take time before an abnormality occurs again, and it takes time to investigate the cause of the abnormality. Further, in order to reproduce the abnormality, there is a problem that stress is applied to the device again or the semiconductor element or the like may be damaged in some cases. Also,
When a general-purpose failure analysis device is connected, in the inverter device, there is data that is difficult to detect by the general-purpose failure analysis device, such as the internal status of the inverter unit 100, which hinders easy investigation of the cause of the abnormality. .
【０００８】この発明は、上述のような問題点を解決す
るためになされたもので、異常が発生した際に、異常が
発生するに至った経過を表示装置等の出力装置に出力す
ることができ、異常原因の調査が容易なインバータ装置
を得ることを目的としている。The present invention has been made to solve the above problems, and when an abnormality occurs, it is possible to output the progress of the abnormality to an output device such as a display device. The objective is to obtain an inverter device that can be used and that is easy to investigate the cause of an abnormality.
【０００９】[0009]
【課題を解決するための手段】この発明に係わるインバ
ータ装置は、商用交流をＰＷＭ変調された所定の周波
数、電圧の交流に変換するインバータ部と、所定の記憶
容量を有する記憶手段と、インバータ部の動作異常を検
出する異常検出手段と、時間的に後から書込まれた内容
が履歴的に記憶保持されるようにインバータ部の動作状
態を示すデータを所定の時間間隔で記憶手段に書込むと
ともに、異常検出手段によるインバータ部の動作異常の
検出にもとづき記憶手段への書込み動作を停止する書込
手段と、を備えるようにしたものである。SUMMARY OF THE INVENTION An inverter device according to the present invention includes an inverter section for converting commercial alternating current into alternating current of PWM modulated predetermined frequency and voltage, storage means having predetermined storage capacity, and inverter section. Abnormality detecting means for detecting the operation abnormality of the inverter and the data indicating the operating state of the inverter portion are written in the storing means at a predetermined time interval so that the contents written later can be stored and retained in the history. In addition, the writing means for stopping the writing operation to the storage means based on the detection of the operation abnormality of the inverter section by the abnormality detecting means is provided.
【００１０】また、外部の出力装置を電気的に接続また
は切離し可能な接続部を有し、この接続部を介して記憶
手段から読出された読出内容を外部の出力装置に出力可
能にするようにしたものである。Further, it has a connecting portion capable of electrically connecting or disconnecting an external output device, and the read contents read from the storage means can be output to the external output device via this connecting portion. It was done.
【００１１】[0011]
【作用】この発明におけるインバータ装置においては、
時間的に後から書込まれた内容が履歴的に記憶保持され
るようにインバータ部の動作状態を示すデータが書込手
段により所定の時間間隔で記憶手段に書込まれるととも
に、異常検出手段によるインバータ部の動作異常の検出
にもとづき記憶手段への書込み動作が停止される。In the inverter device according to the present invention,
Data indicating the operating state of the inverter is written in the storage means at a predetermined time interval by the writing means so that the contents written later in time are stored and held in the history, and the abnormality detection means The writing operation to the storage means is stopped based on the detection of the operation abnormality of the inverter section.
【００１２】また、外部の出力装置を電気的に接続また
は切離し可能な接続部を有し、この接続部を介して記憶
手段から読出された読出内容が外部の出力装置に出力さ
れる。Further, it has a connecting portion capable of electrically connecting or disconnecting an external output device, and the read content read from the storage means is output to the external output device via this connecting portion.
【００１３】[0013]
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１〜５、７、８、９ー
１、９ー２、１０、１１、１３ー１、１３ー２、およ
び、表示部２００は、従来装置を示す図４におけるもの
と同様なので説明を省略する。３００は外部の出力装
置、例えば、パーソナルコンピュータである。なお、こ
のパーソナルコンピュータ３００は表示画面部３０、お
よび、パーソナルコンピュータ本体３１、とから構成さ
れ、入力された信号にもとづく情報を表示画面部３０に
表示することができる。EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 to 5, 7, 8, 9-1, 9-2, 10, 11, 13-1, 13-2 and the display unit 200 are the same as those in FIG. 4 showing the conventional device. The description is omitted. 300 is an external output device, for example, a personal computer. The personal computer 300 includes a display screen unit 30 and a personal computer main body 31, and can display information based on the input signal on the display screen unit 30.
【００１４】１５は第１のマイクロプロセッサ、２０は
第２のマイクロプロセッサ、２１は記憶手段、例えば、
メモリである。なお、第１のマイクロプロセッサ１５
は、従来装置を示す図４におけるマイクロプロセッサ５
に比べて、内蔵されているメモリ（図示せず）に記憶さ
れているプログラムが、この発明の機能を具現するため
にやや異なるものとなっている。なお、インバータ部１
０００は、順変換回路２、コンデンサ３、逆変換回路
４、第１のマイクロプロセッサ１５、および、増幅回路
６より構成されるものとする。また、異常検出手段は、
電流検出器１３−１、１３−２、および、第１のマイク
ロプロセッサ１５から構成されるものとする。Reference numeral 15 is a first microprocessor, 20 is a second microprocessor, 21 is a storage means, for example,
It is a memory. The first microprocessor 15
Is a microprocessor 5 in FIG. 4 showing a conventional device.
Compared with the above, the program stored in the built-in memory (not shown) is slightly different to implement the function of the present invention. The inverter unit 1
000 is composed of a forward conversion circuit 2, a capacitor 3, an inverse conversion circuit 4, a first microprocessor 15, and an amplification circuit 6. In addition, the abnormality detection means,
It is assumed that the current detectors 13-1 and 13-2 and the first microprocessor 15 are included.
【００１５】２２は第２のマイクロプロセッサ２０とメ
モリ２１とを接続するか、メモリ２１とパーソナルコン
ピュータ３００とを接続するか、を切換えるセレクタで
ある。第２のマイクロプロセッサ２０は、第１のマイク
ロプロセッサ１５とバスで接続されており、この第２の
マイクロプロセッサ２０により、インバータ部１０００
の内部状態を示す内部ステータス、出力周波数、出力電
流、出力電圧等からなるインバータ部１０００の動作状
態を示すデータを第１のマイクロプロセッサ１５から呼
び出し、メモリ２１に転送させることができる。Reference numeral 22 is a selector for switching between connecting the second microprocessor 20 and the memory 21 or connecting the memory 21 and the personal computer 300. The second microprocessor 20 is connected to the first microprocessor 15 by a bus, and the second microprocessor 20 allows the inverter section 1000 to be connected.
The data indicating the operating state of the inverter unit 1000, which includes the internal status indicating the internal state of the above, the output frequency, the output current, the output voltage, and the like, can be called from the first microprocessor 15 and transferred to the memory 21.
【００１６】２３は、メモリ２１への記憶動作を開始す
るか否かを第２のマイクロプロセッサ２０に指令するス
イッチである。なお、第２のマイクロプロセッサ２０、
メモリ２１、セレクタ２２、および、スイッチ２３によ
り動作状態データ処理部４００が構成されるものとす
る。また、パーソナルコンピュータ３００は接続部、例
えば、コネクタ３０１を介して動作状態データ処理部４
００と接続される。Reference numeral 23 is a switch for instructing the second microprocessor 20 whether or not to start the storage operation in the memory 21. The second microprocessor 20,
It is assumed that the memory 21, the selector 22, and the switch 23 constitute the operation state data processing unit 400. Further, the personal computer 300 is connected to the operating state data processing unit 4 via a connector, for example, the connector 301.
00 is connected.
【００１７】図２は、図１に示すメモリ２１の構成を示
す説明図である。図２に示すように、メモリ２１の各ア
ドレス毎にエラーマークを格納する欄２０１、時間を格
納する欄２０２、インバータ部１０００の出力周波数を
格納する欄２０３、電流を格納する欄２０４、電圧を格
納する欄２０５、および、内部ステータスを格納する欄
２０６が設けられている。FIG. 2 is an explanatory diagram showing the structure of the memory 21 shown in FIG. As shown in FIG. 2, a column 201 for storing an error mark for each address of the memory 21, a column 202 for storing a time, a column 203 for storing an output frequency of the inverter 1000, a column 204 for storing a current, and a column 204 for storing a voltage. A column 205 for storing and a column 206 for storing the internal status are provided.
【００１８】そして、第２のマイクロプロセッサ２０に
より、所定時間ごとに、時間、インバータ部１０００の
出力周波数、出力電流、出力電圧、および、内部ステー
タスがそれぞれ書込まれ、上述の異常検出手段の異常検
出によりエラーマーク”Ｅ”が欄２０１に書込まれると
ともに上述の書込み動作が停止される。なお、書込手段
は第２のマイクロプロセッサ２０が有する機能により具
現される。Then, the second microprocessor 20 writes the time, the output frequency of the inverter unit 1000, the output current, the output voltage, and the internal status for each predetermined time, and the abnormality of the abnormality detecting means described above is written. Upon detection, the error mark "E" is written in the column 201 and the above writing operation is stopped. The writing means is implemented by the function of the second microprocessor 20.
【００１９】次に、図３に示すフロー図により、この発
明の一実施例の動作について詳細に説明する。ステップ
Ｔ１では、スイッチ２３の状態がＯＦＦ状態にあるか否
かを判定し、ＯＦＦ状態になっていなければステップＴ
１に留まり、ＯＦＦ状態になればステップＴ２に進む。
ステップＴ２ではスイッチ２３の状態がＯＮ状態にある
か否かを判定し、ＯＮ状態になっていなければステップ
Ｔ２に留まり、ＯＮ状態になればステップＴ３に進む。
すなわち、ステップＴ１およびステップＴ２により、ス
イッチ２３がＯＦＦ状態からＯＮ状態に変化したときス
テップＴ３に進むようにしている。Next, the operation of the embodiment of the present invention will be described in detail with reference to the flow chart shown in FIG. In step T1, it is determined whether or not the state of the switch 23 is in the OFF state, and if it is not in the OFF state, step T1.
If it stays at 1 and turns off, the process proceeds to step T2.
In step T2, it is determined whether or not the state of the switch 23 is in the ON state. If it is not in the ON state, the process stays in step T2, and if it is in the ON state, the process proceeds to step T3.
That is, when the switch 23 changes from the OFF state to the ON state by steps T1 and T2, the process proceeds to step T3.
【００２０】ステップＴ３では、現在時間をメモリ２１
に書込みステップＴ４に進む。ステップＴ４では、周波
数をメモリ２１に書込みステップＴ５に進む。ステップ
Ｔ５では、出力電流をメモリ２１に書込みステップＴ６
に進む。ステップＴ６では、出力電圧をメモリ２１に書
込みステップＴ７に進む。ステップＴ７では、ステータ
スをメモリ２１に書込みステップＴ８に進む。At step T3, the current time is stored in the memory 21.
Write to step T4. In step T4, the frequency is written in the memory 21 and the process proceeds to step T5. At step T5, the output current is written in the memory 21 at step T6.
Proceed to. In step T6, the output voltage is written in the memory 21 and the process proceeds to step T7. In step T7, the status is written in the memory 21 and the process proceeds to step T8.
【００２１】ステップＴ８では、異常検出手段が異常を
検出していない場合には、ステップＴ９に進み、異常を
検出している場合にはステップＴ１０に進む。ステップ
Ｔ９では、メモリ２１のアドレスポインタ（図示せず）
に１を加算しステップＴ３にもどり再びステップＴ３〜
ステップＴ８を繰り返し実行する。ステップ１０では、
エラーマーク”Ｅ”をメモリ２１に書込み、このステッ
プＴ１０に留まったままとなる。In step T8, if the abnormality detecting means has not detected an abnormality, the process proceeds to step T9, and if it has detected an abnormality, the process proceeds to step T10. In step T9, an address pointer (not shown) of the memory 21
Is incremented by 1 and the process returns to step T3 and starts again from step T3.
Step T8 is repeatedly executed. In step 10,
The error mark "E" is written in the memory 21 and remains at step T10.
【００２２】この図３に示す動作によりアドレスａ0〜
アドレスａn-1を有するメモリ２１は最新情報がｎ個分
記憶される。すなわち、メモリ２１のアドレスポインタ
はａn-1に至ればａ0へもどり、繰り返し記憶動作を行な
う。次に、上述の記憶動作中に、異常検出手段が異常を
検出した時には、ステップＴ８からステップＴ１０に進
み、エラーマーク”Ｅ”がメモリ２１に書込まれるとと
もにメモリ２１へのデータの書込み動作が停止される。By the operation shown in FIG. 3, addresses a 0 to
The memory 21 having the address a n-1 stores n pieces of the latest information. That is, when the address pointer of the memory 21 reaches a n-1, it returns to a 0 and repeats the storage operation. Next, during the above-described storage operation, when the abnormality detecting means detects an abnormality, the process proceeds from step T8 to step T10, the error mark "E" is written in the memory 21, and the operation of writing data to the memory 21 is performed. Be stopped.
【００２３】このようにして、異常が検出された後のメ
モリ２１には、異常が検出されるまでのｎ個の最新デー
タが記憶されていることになる。このメモリ２１に記憶
されている内容を図１のパーソナルコンピュータ３００
に表示することにより、インバータ部１０００が異常に
至るまでの経過を異常発生後に詳細に知ることができ
る。In this way, the memory 21 after the abnormality is detected stores n latest data until the abnormality is detected. The contents stored in the memory 21 are stored in the personal computer 300 shown in FIG.
By displaying in, it is possible to know the progress of the inverter unit 1000 in detail after the abnormality occurs.
【００２４】なお、インバータ部１０００は異常時にも
電源をＯＦＦにしないか、または、電源をＯＦＦしても
第１のマイクロプロセッサ１５等の制御用回路の電源は
ＯＦＦしない構成がとれるため、通常はメモリ２１のた
めに別にバックアップ電源を設ける必要はない。また、
メモリ２１および第２のマイクロプロセッサ２０等から
なる動作状態データ処理部４００は比較的安価に構成で
きる。すなわち、図１に示すインバータ装置は、外部に
汎用故障解析装置を常時付加して運転する場合に比べれ
ば、はるかに装置全体を小形かつ安価に構成できる。Note that the inverter unit 1000 is not normally turned off even when an abnormality occurs, or the control circuit such as the first microprocessor 15 is not turned off even when the power is turned off. It is not necessary to provide a separate backup power source for the memory 21. Also,
The operation state data processing unit 400 including the memory 21 and the second microprocessor 20 can be constructed at a relatively low cost. That is, the inverter device shown in FIG. 1 can be constructed in a much smaller size and at a lower cost than the case where a general-purpose failure analysis device is always added to the outside for operation.
【００２５】実施例２．また、実施例１においては、記
憶手段の読出し内容をコネクタ３０１を介して外部に接
続された表示装置に出力しているが、これに限らず表示
装置をインバータ装置の内部に設けるようにしてもよ
い。また、表示装置ではなくプリンタ等の出力装置に出
力するようにしてもよい。また、実施例１においては、
第１、第２のマイクロプロセッサの２つのマイクロプロ
セッサを使用するようにしているが、これに限らず第１
のマイクロプロセッサに第２のマイクロプロセッサの機
能を持たせるようにすることも可能である。さらに、メ
モリ２１は第１のマイクロプロセッサ１５に内蔵されて
いるメモリを使用するようにすることも可能である。ま
た、実施例１においては、異常検出手段を第１のマイク
ロプロセッサ１５、および、電流変換器１３ー１、１３
ー２より構成しているが、これに限らず、第２のマイク
ロプロセッサ２０、および、電流変換器１３ー１、１３
ー２より構成し、電流変換器１３ー１、１３ー２の出力
を第２のマイクロプロセッサ２０に接続するようにして
もよい。この場合は、第１のマイクロプロセッサ１５が
異常動作した場合における異常経過もメモリ２１に記憶
させことが可能である。Example 2. Further, in the first embodiment, the read content of the storage means is output to the display device connected to the outside through the connector 301, but the present invention is not limited to this, and the display device may be provided inside the inverter device. Good. Further, the output may be made to an output device such as a printer instead of the display device. In addition, in Example 1,
Although two microprocessors, the first and second microprocessors, are used, the first microprocessor and the second microprocessor are not limited to this.
It is also possible to make the above-mentioned microprocessor have the function of the second microprocessor. Further, as the memory 21, it is possible to use the memory built in the first microprocessor 15. In addition, in the first embodiment, the abnormality detecting means is the first microprocessor 15 and the current converters 13-1, 13.
However, the present invention is not limited to this, and the second microprocessor 20 and the current converters 13-1, 13 are not limited to this.
Alternatively, the outputs of the current converters 13-1 and 13-2 may be connected to the second microprocessor 20. In this case, it is possible to store the abnormal process in the memory 21 when the first microprocessor 15 operates abnormally.
【００２６】[0026]
【発明の効果】以上のように、この発明によれば、時間
的に後から書込まれた内容が履歴的に記憶保持されるよ
うに、インバータ部の動作状態を示すデータが所定の時
間間隔で記憶手段に書込まれるとともに、異常検出手段
によるインバータ部の動作異常の検出にもとづき上述の
書込み動作を停止するので、異常が発生した後に記憶手
段の記憶内容にもとづき異常が発生するに至った経過を
表示装置等の出力装置に出力することができ、異常原因
の調査を容易化できる効果がある。As described above, according to the present invention, the data indicating the operating state of the inverter is set at predetermined time intervals so that the contents written later can be stored and retained in history. The above writing operation is stopped based on the detection of the operation abnormality of the inverter section by the abnormality detection means and the abnormality is generated based on the stored contents of the storage means after the abnormality has occurred. The progress can be output to an output device such as a display device, which has the effect of facilitating the investigation of the cause of the abnormality.
【００２７】また、外部の出力装置を電気的に接続また
は切離し可能な接続部を有し、この接続部を介して記憶
手段から読出された読出内容を外部の出力装置に出力す
ることができるので、異常原因の調査が容易なインバー
タ装置を安価、小形に構成できる効果がある。Further, since the external output device has a connecting portion capable of being electrically connected or disconnected, the read contents read from the storage means can be output to the external output device through the connecting portion. There is an effect that an inverter device in which the cause of an abnormality can be easily investigated can be inexpensively constructed in a small size.
【図１】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】この発明の一実施例によるインバータ装置のイ
ンバータ部の動作状態を示すデータを記憶するメモリの
説明図である。FIG. 2 is an explanatory diagram of a memory that stores data indicating an operating state of an inverter unit of an inverter device according to an embodiment of the present invention.
【図３】図１に示す第２のマイクロプロセッサの動作を
示すフロー図である。FIG. 3 is a flowchart showing the operation of the second microprocessor shown in FIG.
【図４】従来のインバータ装置を示すブロック図であ
る。FIG. 4 is a block diagram showing a conventional inverter device.
【図５】従来のインバータ装置の動作を示すフロー図で
ある。FIG. 5 is a flowchart showing the operation of a conventional inverter device.
１ 商用電源 ２ 順変換回路 ３ コンデンサ ４ 逆変換回路 ５ マイクロプロセッサ ６ 増幅回路 ７ モータ ８ 可変抵抗器 ９−１ 起動スイッチ ９−２ 起動スイッチ １０ 表示器 １１ キー １２ ＥＥＲＯＭ １３−１ 電流検出器 １３−２ 電流検出器 １５ 第１のマイクロプロセッサ ２０ 第２のマイクロプロセッサ ２１ メモリ ２２ セレクタ ２３ スイッチ ３０ 表示画面部 ３１ パーソナルコンピュータ本体 １００ インバータ部 ２００ 表示部 ３００ パーソナルコンピュータ ３０１ コネクタ ４００ 動作状態データ処理部 １０００ インバータ部 DESCRIPTION OF SYMBOLS 1 Commercial power supply 2 Forward conversion circuit 3 Capacitor 4 Inverse conversion circuit 5 Microprocessor 6 Amplification circuit 7 Motor 8 Variable resistor 9-1 Start switch 9-2 Start switch 10 Display 11 Key 12 EEROM 13-1 Current detector 13- 2 Current Detector 15 First Microprocessor 20 Second Microprocessor 21 Memory 22 Selector 23 Switch 30 Display Screen Section 31 Personal Computer Main Body 100 Inverter Section 200 Display Section 300 Personal Computer 301 Connector 400 Operating State Data Processing Section 1000 Inverter Section
Claims (2)
数、電圧の交流に変換するインバータ部と、所定の記憶
容量を有する記憶手段と、上記インバータ部の動作異常
を検出する異常検出手段と、時間的に後から書込まれた
内容が履歴的に記憶保持されるように上記インバータ部
の動作状態を示すデータを所定の時間間隔で上記記憶手
段に書込むとともに、上記異常検出手段による上記イン
バータ部の動作異常の検出にもとづき上記記憶手段への
書込み動作を停止する書込手段と、を備えたインバータ
装置。1. An inverter unit for converting commercial AC into PWM-modulated AC having a predetermined frequency and voltage, a storage unit having a predetermined storage capacity, and an abnormality detection unit for detecting an abnormal operation of the inverter unit. Data indicating the operating state of the inverter section is written into the storage means at a predetermined time interval so that the contents written later from time to time can be historically stored and retained, and the inverter by the abnormality detection means can be written. An inverter device comprising: a writing unit that stops the writing operation to the storage unit based on detection of an abnormal operation of the unit.
離し可能な接続部を有し、上記接続部を介して記憶手段
から読出された読出内容を外部の上記出力装置に出力可
能なことを特徴とする請求項１記載のインバータ装置。2. An external output device is provided with a connection portion capable of being electrically connected or disconnected, and the read content read from the storage means can be output to the external output device via the connection portion. The inverter device according to claim 1, which is characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167149A JP2757691B2 (en) | 1992-06-25 | 1992-06-25 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167149A JP2757691B2 (en) | 1992-06-25 | 1992-06-25 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614558A true JPH0614558A (en) | 1994-01-21 |
| JP2757691B2 JP2757691B2 (en) | 1998-05-25 |
Family
ID=15844333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167149A Expired - Lifetime JP2757691B2 (en) | 1992-06-25 | 1992-06-25 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757691B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006101576A (en) * | 2004-09-28 | 2006-04-13 | Fuji Electric Systems Co Ltd | Power converter and failure analysis method |
| JP2006164698A (en) * | 2004-12-06 | 2006-06-22 | Hitachi Media Electoronics Co Ltd | Discharge lamp lighting device and video display device using the same |
| JP2007122996A (en) * | 2005-10-27 | 2007-05-17 | Phoenix Denki Kk | Discharge lamp lighting device and video display device using the same |
| US7710750B2 (en) | 2006-02-24 | 2010-05-04 | Fuji Electric Systems Co., Ltd. | Inverter with time counting function |
| JP2011205740A (en) * | 2010-03-24 | 2011-10-13 | Fanuc Ltd | Motor driving apparatus |
| US20140197869A1 (en) * | 2013-01-16 | 2014-07-17 | Denso Corporation | Circuit control device |
| WO2019064830A1 (en) * | 2017-09-29 | 2019-04-04 | 日本電産株式会社 | Power conversion device, motor module, and electric power steering device |
-
1992
- 1992-06-25 JP JP4167149A patent/JP2757691B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006101576A (en) * | 2004-09-28 | 2006-04-13 | Fuji Electric Systems Co Ltd | Power converter and failure analysis method |
| JP2006164698A (en) * | 2004-12-06 | 2006-06-22 | Hitachi Media Electoronics Co Ltd | Discharge lamp lighting device and video display device using the same |
| JP2007122996A (en) * | 2005-10-27 | 2007-05-17 | Phoenix Denki Kk | Discharge lamp lighting device and video display device using the same |
| US7710750B2 (en) | 2006-02-24 | 2010-05-04 | Fuji Electric Systems Co., Ltd. | Inverter with time counting function |
| JP2011205740A (en) * | 2010-03-24 | 2011-10-13 | Fanuc Ltd | Motor driving apparatus |
| DE102011011914B4 (en) | 2010-03-24 | 2024-02-08 | Fanuc Corporation | Analyzable motor driver device for fault determination |
| US20140197869A1 (en) * | 2013-01-16 | 2014-07-17 | Denso Corporation | Circuit control device |
| JP2014138482A (en) * | 2013-01-16 | 2014-07-28 | Denso Corp | Circuit control device |
| US9160329B2 (en) | 2013-01-16 | 2015-10-13 | Denso Corporation | Circuit control device |
| WO2019064830A1 (en) * | 2017-09-29 | 2019-04-04 | 日本電産株式会社 | Power conversion device, motor module, and electric power steering device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757691B2 (en) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757691B2 (en) | Inverter device | |
| JP2002233156A (en) | Power converter | |
| JPH0734385Y2 (en) | Signal generator | |
| JP3164729B2 (en) | Power management mechanism for battery starter | |
| JP3288114B2 (en) | Microcomputer | |
| KR970066601A (en) | Electrical equipment fault diagnosis device | |
| JP3224262B2 (en) | Electronic equipment and control method | |
| KR100343175B1 (en) | Automatic notification device and method of after-sales service information of electronic equipment | |
| JPS61221668A (en) | Detecting and processing system for backup voltage | |
| JPH0711072U (en) | Failure diagnosis device for television camera device | |
| JP3880941B2 (en) | Digital protective relay device | |
| JPS6138363Y2 (en) | ||
| JPH04236646A (en) | memory backup circuit | |
| JP2892208B2 (en) | Memory backup circuit | |
| JP2000066990A (en) | Connection recognition event circuit | |
| JP2003079045A (en) | Protection relay | |
| JP2714052B2 (en) | Power failure detection device | |
| JP2017146643A (en) | Key input interface device | |
| JPH0552912A (en) | Integrated circuit | |
| JPS59198365A (en) | Trouble detector | |
| KR930006477B1 (en) | Abnormal condition compensating method and apparatus | |
| JPH076102A (en) | Memory control device and device using the same | |
| JPH02244339A (en) | Fault analyzing circuit | |
| JPS63155076U (en) | ||
| JPS60246459A (en) | Terminal equipment managing system of information processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 15 |