JPH0614640B2

JPH0614640B2 - フレ−ム同期回路

Info

Publication number: JPH0614640B2
Application number: JP59200236A
Authority: JP
Inventors: 英明森本; 博已橋本
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-09-25
Filing date: 1984-09-25
Publication date: 1994-02-23
Anticipated expiration: 2009-02-23
Also published as: JPS6178239A

Description

【発明の詳細な説明】（技術分野）本発明はフレーム同期回路に関し、特にディジタル無線
伝送回線の受信局側において、擬似フレーム同期を防止
することのできるフレーム同期回路に関する。

（従来技術）従来、ディジタル無線伝送回線の受信側に備えられてい
るフレーム同期回路においては、その一例として第１図
にその主要部が示されるように、それぞれ端子５１およ
び５２より入力されるデータ信号(1)１０１およびデー
タ信号(2)１０２に対応して、排他的論理和回路１およ
び２より成るフレーム・パターン比較回路３が備えられ
ており、フレーム・パターン・タイミング信号発生回路
６から入力されるフレーム同期パターン(1)１０５およ
びフレーム同期パターン(2)１０６と比較照合されて、
フレーム同期のとれている状態においては、例えば排他
的論理和回路１および２から出力され、フレーム・パタ
ーン一致・不一致検出回路４に入力されるデータ信号
（１′）１０３およびデータ信号（２′）１０４は、そ
れぞれのフレーム同期ビットに対応するタイムスロット
が“Ｌ”レベルとなり、フレーム・パターン・タイミン
グ信号発生回路６から送られてくるフレーム同期に対応
する所定のタイミング・パルスを介して、フレーム・パ
ターン一致・不一致検出回路４からは、“Ｈ”レベルの
レベル信号１１０が出力される。この“Ｈ”レベルのレ
ベル信号１１０は禁止回路５に送られ、端子５３を介し
て入力されるクロック信号１０７は、禁止回路５を経由
して、クロック信号１０８としてフレーム・パターン・
タイミング信号発生回路６に送られる。勿論、フレーム
非同期の状態においては、レベル信号１１０は“Ｌ”レ
ベルとなり、クロック信号１０７は禁止回路５において
遮断され、フレーム・パターン・タイミング信号発生回
路６に対して送られることはない。フレーム同期の状態
においては、上述のクロック信号１０８を介して、フレ
ーム・パターン・タイミング信号発生回路６からは、前
述のように、フレーム同期パターン(1)１０５およびフ
レーム同期パターン(2)１０６が、それぞれデータ信号
(1)１０１およびデータ信号(2)１０２に対応する形で出
力され、フレーム・パターン比較回路３に入力される。
フレーム同期時におけるフレーム・パターン比較回路３
のデータ信号出力については、既に前述したとおりであ
る。

この従来のフレーム同期回路においては、例えば、デー
タ信号(1)１０１およびデータ信号(2)１０２が、第３図
(a)に示されるような時系列信号で表わされる場合、正
常のフレーム同期確立時においては、明らかに、第３図
(a)のデータ信号(1)およびデータ信号(2)に対応して、
第３図(b)に示されるデータ信号(1)およびデータ信号
(2)の状態で同期がとられている。しかしながら、従来
のフレーム同期回路においては、第３図(c)に示される
ように、第３図(a)のデータ信号(1)およびデータ信号
(2)に対してビット遅れの状態で擬似引込みが生じた場
合、この擬似引込みを離脱することが困難であり、従っ
て、正常のフレーム同期確立に対して大きな障害となっ
ている。この対策として、どのようなフレーム同期間隔
の場合においても、相互のフレーム同期パターンの合致
しないようなフレーム同期パターン構成を設定する必要
があるが、そのようなフレーム同期パターンの選定は困
難であり、特に、フレーム同期パターンの差異により回
線ルートの識別を行うような場合には、必然的に何種類
ものフレーム同期パターンが必要となるため、上述のよ
うに相互にフレーム同期パターンが合致しないようなフ
レーム同期パターン構成を選択することは、より一層困
難な状況となる。すなわち、従来のフレーム同期回路に
おいては、擬似引込みにより正常のフレーム同期確立が
著しく阻害されるという欠点がある。

（発明の目的）本発明の目的は上記の欠点を除去し、データ信号列に含
まれるパリティ・ビットを利用して擬似引込み状態を判
別し、再フレーム探索を介してフレーム同期を確立する
ことにより、擬似引込みによるフレーム同期障害を排除
するフレーム同期回路を提供することにある。

（発明の構成）本発明のフレーム同期回路は、ディジタル無線伝送回線
の受信局側に備えられるフレーム同期回路において、所定の受信側フレーム同期パターンと入力データ信号列
の位相比較をするフレーム・パターン比較回路と、前記フレーム・パターン比較回路から出力される位相比
較結果に対応するデータ信号列と所定のタイミング・パ
ルスとを入力して、前記入力データ信号列におけるフレ
ーム同期パターンと前記受信側フレーム同期パターンと
の間の位相の一致・不一致を検出し、一致または不一致
を示す第１のレベル信号を出力するフレーム・パターン
一致・不一致検出回路と、前記入力データ信号列に対するパリティ計数値と当該入
力データ信号列に含まれる所定のパリティ・ビットとを
比較照合して両者が不一致のときに生成されるパリティ
・アラームと、前記第１のレベル信号とを参照して、前
記第１のレベル信号が不一致を示す場合、ならびに当該
第１のレベル信号が一致を示す場合においても前記パリ
ティ・アラームの計数値が所定値を越える状態において
は、強制的にフレーム同期外れと判定し、この判定結果
によるフレームの同期または非同期を示す第２のレベル
信号を出力するパリティ一致・不一致検出回路と、前記第１のレベル信号と、前記第２のレベル信号と、所
定のクロック信号とが入力され、前記第１のレベル信号
が一致を示し、前記第２のレベル信号がフレーム同期を
示している場合には、前記クロック信号を出力し、そう
でない場合には前記クロック信号の出力を禁止するクロ
ック禁止回路と、前記クロック禁止回路より送られてくるクロック信号入
力に対応して、前記受信側フレーム同期パターンおよび
前記タイミング・パルスを生成して出力するフレーム・
パターン・タイミング信号発生回路と、を備えて構成される。

（発明の実施例）以下、本発明について図面を参照して詳細に説明する。

第２図は、本発明の一実施例の主要部を示すブロック図
である。図に示されるように、本実施例は、排他的論理
和回路７および８より成るフレーム・パターン比較回路
９と、パリティ計数回路１０と、フレーム・パターン一
致・不一致検出回路１１と、パリティ一致・不一致検出
回路１２と、パリティ・ビット選択回路１３と、禁止制
御回路１４および禁止回路１５より成るクロック禁止回
路１７と、フレーム・パターン・タイミング信号発生回
路１６とを備えている。

第２図において、端子５４および５５を介して入力され
る２系列のデータ信号(1)１１１およびデータ信号(2)１
１２が、フレーム・パターン比較回路９において、フレ
ーム・パターン・タイミング信号発生回路１６より送ら
れてくるフレーム同期パターン(1)１１５およびフレー
ム同期パターン(2)１１６と、それぞれ対応する形で位
相比較され、データ信号（１′）１１３およびデータ信
号（２′）１１４として出力される動作内容は、前述の
従来例の場合と同様である。第４図(a)に示されるデー
タ信号(1)１１１およびデータ信号(2)１１２に対して、
第４図(b)に示されるようなフレーム同期パターン(1)１
１５およびフレーム同期パターン(2)１１６の時間位相
が対応している状態で、無線回線区間においてフレーム
・パルスに誤りの無い時には、排他的論理和回路７およ
び８の作用を介して、フレーム・パターン比較回路９か
ら出力されるデータ信号（１′）１１３およびデータ信
号（２′）１１４の、フレーム同期ビット（第４図(a)
において、それぞれ、Ｆ_１およびＦ_２として示される）
に対応するタイム・スロットは、共に“Ｌ”レベルの状
態となる。このような状態は、フレーム同期がとれてい
る状態に対応している。フレーム・パターン一致・不一
致回路１１においては、フレーム・パターン・タイミン
グ信号発生回路１６より送られてくる、第４図(c)に示
されるようなフレーム同期ビットに対応するタイミング
・パルス１１９を介して、データ信号(1)１１１とデー
タ信号(2)１１２の同期ビットＦ_１およびＦ_２に対応す
るタイム・スロット数が計数される。第４図(a)に示さ
れるデータ信号(1)１１１およびデータ信号(2)１１２の
場合においては、２０２ビットごとにフレーム同期ビッ
トに対応するタイム・スロットが検出され、フレーム同
期ビットに対応するタイム・スロットの一致パルスの計
数値が、あらかじめ定められた所定値に達すると、フレ
ーム同期が確立したものと判定されて、フレーム・パタ
ーン一致・不一致検出回路１１から出力されるレベル信
号１２２は、“Ｈ”レベルの状態でパリティ一致・不一
致検出回路１２および禁止制御回路１４に送られる。言
うまでもなく、フレーム同期の確立されていない状態に
おいては、レベル信号１２２は“Ｌ”レベルの状態で出
力されて、前述の各回路に送出される。

パリティ計数回路１０においては、フレーム・パターン
比較回路９から送られてくるデータ信号（１′）１１３
およびデータ信号（２′）１１４の入力に対応してパリ
ティ計数操作が行われ、パリティ計数値１２１が出力さ
れる。このパリティ計数値１２１はパリティ一致・不一
致検出回路１２に送られる。パリティ一致・不一致検出
回路１２に対しては、上記のパリティ計数値１２１とと
もに、パリティ・ビット選択回路１３より送られてくる
パリティ・ビット１２３と、フレーム・パターン一致・
不一致検出回路１１より送られてくるレベル信号１２２
とが入力されている。パリティ・ビット１２３は、パリ
ティ・ビット選択回路１３において、データ信号
（１′）１１３に含まれる送信側におけるパリティ計数
操作を介して得られたパリティ・ビットが、フレーム・
パターン・タイミング信号発生回路１６より送られてく
るパリティ・ビット選択信号（第４図(d)に示される）
１２０を介して選択される形で抽出される。

パリティ一致・不一致検出回路１２においては、パリテ
ィ計数回路１０より送られてくるパリティ計数値１２１
と、パリティ・ビット選択回路１３より送られてくるパ
リティ・ビット１２３が比較照合され、相互の一致・不
一致が検出されて、不一致に対応する所定のパリティ・
アラームが生成される。このパリティ・アラームは、比
較的に高いビット誤り率をスレショールドとするパリテ
ィ計数操作を介して計数され、フレーム同期の確立した
状態において、その計数値があらかじめ定められた所定
値に達すると、フレーム同期外れの所定情報を出力す
る。今、フレーム同期回路において擬似引込みが生起し
た場合を考えると、フレーム・パターン一致・不一致検
出回路１１からは、先ず、当該疑似引込みに起因する疑
似フレーム同期に対応する“Ｈ”レベルのレベル信号１
２２が出力されて、パリティ一致・不一致検出回路１２
に入力される。この状態において、前述のように、パリ
ティ計測値１２１とパリティ・ビット１２３とが比較照
合されるが、擬似引込みの状態にあるため、必然的に両
者の間には不一致が検出され、前述のパリティ・アラー
ムが発生される。このパリティ・アラームの発生は、言
うまでもなく正常にフレーム同期が確立されており、無
線回線区間においてフレーム・パルスに誤りが生起した
場合にも生起するが、その発生率は、パリティ・ビット
誤り率として、フレーム同期外れ時のパリティビット誤
り率と比較するとかなり低い値に維持されているのが一
般である。従って、上記のパリティ・ビット誤り率を上
回る所定の発生率をスレショールドとして、前記パリテ
ィ・アラームを計数し、その計数値の如何によって、既
に確立されているフレーム同期が、正常なフレーム同期
であるのか、あるいは擬似引込みによる異常フレーム同
期であるのかを判別し得ることは明らかである。

前述のように、パリティ・アラームの計数値があらかじ
め定められている所定値に達すると、パリティ一致・不
一致検出回路１２に送られて来ているレベル信号１２２
が、疑似引込みにより“Ｈ”レベルの状態にあることに
対応して、パリティ一致・不一致回路１２からは、レベ
ル信号１２４が、前記疑似引込みにより、パリティ計測
値１２１とパリティ・ビット１２３が一致しないため
に、“Ｌ”レベルの状態にて出力され、禁止制御回路１
４に送出される。また、一方において、禁止制御回路１
４に対しては、フレーム・パターン一致・不一致検出回
路１１から出力されているレベル信号１２２も送られて
来ており、前述のように、疑似引込みに対応して、当該
レベル信号１２２は、フレーム同期確立に対応する
“Ｈ”レベルの状態で入力される。言うまでもなく、こ
の状態においてレベル信号１２２が“Ｈ”レベルである
ということは、フレーム同期が、疑似引込みによる異常
フレーム同期状態にあることを意味している。

上述の禁止制御回路１４は、擬似引込みによる異常フレ
ーム同期に対応して、レベル信号１２２が“Ｈ”レベル
にて入力され、レベル信号１２４が“Ｌ”レベルにて入
力される場合には、所定の論理回路を介して禁止制御信
号１２５が“Ｌ”レベルの状態にて出力されて、禁止回
路１５に入力される。この禁止制御回路１４は、上述の
フレーム・パターン一致・不一致検出回路１１より出力
されるレベル信号１２２と、パリテイ一致・不一致検出
回路１２より出力されるレベル信号１２４の入力を受け
て、レベル信号１２２が“Ｌ”レベルの状態において
は、常に“Ｌ”レベルの禁止制御信号１２５が出力さ
れ、またレベル信号１２２が“Ｈ”レベルの状態におい
ては、レベル信号１２４が“Ｈ”レベルの場合には
“Ｈ”レベルの禁止制御信号１２５が出力され、レベル
信号１２４が“Ｌ”レベルの場合には“Ｌ”レベルの禁
止制御信号１２５が出力されるように論理形成されてい
る。

禁止回路１５においては、端子５６を介して入力される
クロック信号１１７は、禁止制御信号１２５が“Ｈ”レ
ベルの場合には、クロック信号１１８として出力されて
フレーム・パターン・タイミング信号発生回路１６に送
られるが、禁止制御信号１２５が“Ｌ”レベルの場合に
は、クロック信号１１７は禁止回路１５において遮断さ
れて出力されることがない。従って、擬似同期に対応し
て、レベル信号１２２が“Ｈ”レベルで、レベル信号１
２４が“Ｌ”レベルの状態となり、禁止制御回路１４よ
り出力される禁止制御信号１２５が“Ｌ”レベルの状態
になると、上述のように、クロック信号１１７は禁止回
路１５において遮断され、従ってフレーム・パターン・
タイミング信号発生回路１６に送られているクロック信
号が停止される。これにより、フレーム・パターン・タ
イミング信号発生回路１６より出力されて、フレーム・
パターン比較回路９に送られるフレーム同期パターン１
１５および１１６と、フレーム・パターン一致・不一致
検出回路１１に送られるタイミング・パルス１１９も停
止される状態となり、疑似引込みによる疑似フレーム同
期状態が解除される。すなわち、再度フレーム同期探索
の状態に復帰される。この状態において、端子５４およ
び５５を介して入力される、２系列のデータ信号(1)１
１１およびデータ号(2)１１２に対するフレーム同期探
索時における動作については、本実施例の動作説明の冒
頭において説明したとうりである。

上記の過程を経て、正常のフレーム同期が確立される
と、レベル信号１２２およびレベル信号１２４は、それ
ぞれ“Ｈ”レベルの状態となり、従って禁止回路１４か
ら出力される禁止制御信号１２５も“Ｈ”レベルのレベ
ル信号として禁止回路１５に入力される。禁止回路１５
は、禁止制御信号が“Ｈ”レベルの場合には、クロック
信号１１７を遮断することなく、そのままクロック信号
１１８として出力するように作用しており、従って、ク
ロック信号１１８がフレーム・パターン・タイミング信
号発生回路１６に送られて、上記の正常のフレーム同期
状態が維持される。

（発明の効果）以上詳細に説明したように、本発明は、入力データ信号
列に含まれるパリティ・ビットを利用して、擬似引込み
による異常フレーム同期状態を判別し、この異常フレー
ム同期状態を解除して再フレーム同期探索を速やかに再
開することにより、前記擬似引込みによるフレーム同期
障害を排除することができるという効果がある。

【図面の簡単な説明】

第１図は、従来のフレーム同期回路の一例の要部を示す
ブロック図、第２図は、本発明の一実施例の要部を示す
ブロック図、第３図(a)，(b)および(c)は、入力データ
信号のフレーム説明図、第４図(a)，(b)、(c)および(d)
は、動作説明用信号波形図である。図において、１，２，７，８……排他的論理和回路、
３，９……フレーム・パターン比較回路、４，１１……
フレーム・パターン一致・不一致検出回路、５，１５…
…禁止回路、６，１６……フレーム・パターン・タイミ
ング信号発生回路、１０……パリティ計数回路、１２…
…パリティ一致・不一致検出回路、１３……パリティ・
ビット検出回路、１４……禁止制御回路、１７……クロ
ック禁止回路。

Claims

【特許請求の範囲】

【請求項１】ディジタル無線伝送回線の受信局側に備え
られるフレーム同期回路において、所定の受信側フレーム同期パターンと入力データ信号列
の位相比較をするフレーム・パターン比較回路と、前記フレーム・パターン比較回路から出力される位相比
較結果に対応するデータ信号列と所定のタイミング・パ
ルスとを入力して、前記入力データ信号列におけるフレ
ーム同期パターンと前記受信側フレーム同期パターンと
の間の位相の一致・不一致を検出し、一致または不一致
を示す第１のレベル信号を出力するフレーム・パターン
一致・不一致検出回路と、前記入力データ信号列に対するパリティ計数値と当該入
力データ信号列に含まれる所定のパリティ・ビットとを
比較照合して両者が不一致のときに生成されるパリティ
・アラームと、前記第１のレベル信号とを参照して、前
記第１のレベル信号が不一致を示す場合、ならびに当該
第１のレベル信号が一致を示す場合においても前記パリ
ティ・アラームの計数値が所定値を越える状態において
は、強制的にフレーム同期外れと判定し、この判定結果
によるフレームの同期または非同期を示す第２のレベル
信号を出力するパリティ一致・不一致検出回路と、前記第１のレベル信号と、前記第２のレベル信号と、所
定のクロック信号とが入力され、前記第１のレベル信号
が一致を示し、前記第２のレベル信号がフレーム同期を
示している場合には、前記クロック信号を出力し、そう
でない場合には前記クロック信号の出力を禁止するクロ
ック禁止回路と、前記クロック禁止回路より送られてくるクロック信号入
力に対応して、前記受信側フレーム同期パターンおよび
前記タイミング・パルスを生成して出力するフレーム・
パターン・タイミング信号発生回路と、を備えることを特徴とするフレーム同期回路。