JPH06148677A - マトリクス素子およびその製造方法 - Google Patents

マトリクス素子およびその製造方法

Info

Publication number
JPH06148677A
JPH06148677A JP29690992A JP29690992A JPH06148677A JP H06148677 A JPH06148677 A JP H06148677A JP 29690992 A JP29690992 A JP 29690992A JP 29690992 A JP29690992 A JP 29690992A JP H06148677 A JPH06148677 A JP H06148677A
Authority
JP
Japan
Prior art keywords
tft
matrix
lcd
gate
driven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29690992A
Other languages
English (en)
Inventor
Naoto Nakagawa
直人 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAKAGAWA MASA
Original Assignee
NAKAGAWA MASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NAKAGAWA MASA filed Critical NAKAGAWA MASA
Priority to JP29690992A priority Critical patent/JPH06148677A/ja
Publication of JPH06148677A publication Critical patent/JPH06148677A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 マトリクス素子の製造歩留りを向上する。 【構成】 ゲートバス21〜28およびデータ線31〜
40は、2本ずつ近接して配置される。近接して配置さ
れるゲートバス23,24およびデータ線33,34の
交点に、TFT52が形成される。TFT52は、4つ
の画素電極46,47,57,56のいずれにも接続可
能である。各画素電極46,47,…には良品であると
判定されたTFT41,42,…を接続する。画素電極
57にTFT52を接続するときには、TFT52をゲ
ートバス23または24のうちのいずれか、データ線3
3または34のいずれかと接続する。間隔をあけて隣接
するゲートバスたとえば24および25、データ線たと
えば34および35は、最終工程で電気的に接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ(以
下「TFT」と略称する)などを用いて形成されるマト
リクス素子およびその製造方法に関する。
【0002】
【従来の技術】従来から、液晶表示素子(以下「LC
D」と略称する)には、TFTを用いたアクティブマト
リクス方式によるものが多く用いられている。LCDと
しては、単純なマトリクス駆動によるものも用いられて
いるけれども、表示の規模が大きくなるとクロストーク
現象が顕著となり、また液晶の応答速度が遅くなってし
まうので、走査電極および表示電極の数に限界がある。
このため解像度の高い映像を表示することは困難であ
る。したがって、特に大画面で高密度のカラー画像表示
を行う必要があるテレビジョン受像用のLCDなどに
は、アクティブマトリクス方式が用いられる。
【0003】従来からのアクティブマトリクス方式のL
CDの構造を図9および図10に示す。図9は1画素に
ついての断面図、図10は1画素についての平面図であ
る。これらの図において、液晶層1は上側ガラス2およ
びガラス基板3の間に保持される。ガラス基板3上に
は、TFT4および画素電極5が形成される。TFT4
は、ガラス基板3上を一定間隔で平行に延びるゲートバ
ス6に接続されるゲート電極7を有する。ゲート電極7
の上には酸化シリコン(SiO2)によってゲート絶縁
膜8が形成される。ゲート電極7の上方には非晶質シリ
コン(a−Si)などによる半導体層9が形成される。
半導体層9の両端部には、非晶質シリコンなどから成る
コンタクト電極10が形成される。コンタクト電極10
の上には、アルミニウム(Al)やモリブデン(Mo)
などによるソース電極11およびドレイン電極12がそ
れぞれ形成される。ソース電極11は、ガラス基板3上
にゲートバス6と直交して配列されるデータ線13に接
続される。ドレイン電極12は、画素電極5に接続され
る。半導体層9、コンタクト電極10、ソース電極11
およびドレイン電極12は、有機絶縁膜14に覆われて
保護される。上側ガラス2の表面には、共通電極15が
形成される。画素電極5および共通電極15は、ITO
と呼ばれる5%の酸化錫が混合された酸化インジウム膜
によって形成され、光の透過率が高く、電気抵抗の低い
透明導電膜となる。
【0004】
【発明が解決しようとする課題】従来からのTFTを用
いるアクティブマトリクス方式のLCDにおいては、T
FT4が能動素子として画素電極5に対するスイッチン
グ動作を行う。TFT4と画素電極5の組合せは変更不
能である。LCDにおいては、広い面積にわたって高密
度に画素電極5を配置することが要求され、多数のTF
T4が形成される。多数のTFTのうちの1つでも正常
な動作を行うことができないと、LCDとしての表示品
質が劣化する。すなわち、m行n列に配置されるTFT
4が不良であれば、m行n列目の画素による表示も不良
となってしまう。TFT4は、非晶質シリコン等による
半導体層9を用いて形成する必要があるので、通常の集
積回路など、単結晶半導体上に形成する場合よりも特性
のばらつきが大きくなる。TFT4は特性のばらつきの
許容範囲が比較的大きいけれども、多数のTFT4を全
て正常動作可能に形成することは非常に困難である。
【0005】従来のアクティブマトリクス方式LCDに
おいては、特に大画面で高密度な表示用の場合、TFT
が不良のためにLCDとしての製品歩留りが悪化しやす
い。多数のTFTのうちの1つないし少数のものが動作
不良であるために、LCD全体が不良となるので、LC
Dの製造コストは増大する。
【0006】本発明の目的は、TFTなどの能動素子に
わずかの不良が発生しても、正常に動作して製造歩留り
を改善することができるマトリクス素子およびその製造
方法を提供することである。
【0007】
【課題を解決するための手段】本発明は、マトリクス状
に配設される複数の被駆動セルを、マトリクス状に配設
され、各被駆動セル毎に接続される能動素子によって選
択的に駆動するマトリクス素子において、能動素子を被
駆動セルの数を超える数だけ形成し、各被駆動セルに
は、近傍に形成されたる複数の能動素子のうちから正常
な能動素子が予め定める順序で選択されて接続されるこ
とを特徴とするマトリクス素子である。
【0008】また本発明は、マトリクス状に配設される
被駆動セルに、マトリクス状に配設された能動素子を選
択的に接続するための製造方法において、各被駆動セル
近傍に複数の能動素子が配置されるように、被駆動セル
の数を超える数の能動素子を形成し、各能動素子が正常
であるか否かを判定し、正常であると判定された能動素
子を各被駆動セルに接続し、各被駆動セルについて順次
能動素子の接続を繰返して行うことを特徴とするマトリ
クス素子の製造方法であり、たとえばシャッターマトリ
クスとマスクとの組合せ、もしくは同等の効果を奏する
高速スキャン等の使用を含む。
【0009】
【作用】本発明のマトリクス素子は、マトリクス状に配
設されたる複数の能動素子によって、マトリクス状に配
設されたる複数の被駆動セルを選択的に駆動する。その
ため各被駆動セルの近傍の複数の能動素子から、予め定
める順序で正常な能動素子を選択し各被駆動セルに接続
する。能動素子に一定の割合で不良が発生しても、1つ
の被駆動セルの近傍に形成される複数の能動素子の全部
が不良である確率は非常に小さくなるので、各被駆動セ
ルはいずれかの能動素子に接続されて選択的に駆動され
ることが可能となる。このようにして、製品としての不
良の発生を防止し、製品歩留りを向上することができ
る。
【0010】
【実施例】図1は、本発明の第1実施例によるLCDの
部分的な平面構成を示す。LCD20には、複数の水平
走査用のゲートバス21〜28および垂直走査用のデー
タ線31〜40がそれぞれ直交するように形成される。
各ゲートバス21〜28およびデータ線31〜40は、
2本ずつが近接して配置される。近接する2本のゲート
バスおよびデータ線によって囲まれる領域には、能動素
子であるTFT41〜45,51〜55,61〜65,
71〜75が形成される。間隔が広い方のゲートバスと
データ線とによって包囲された領域には、被駆動セルで
ある画素電極46〜49,56〜59,66〜69がそ
れぞれ形成される。1つの画素電極46の周囲には、4
つのTFT41,42,51,52が形成される。
【0011】たとえばTFT42が不良であるとき、画
素電極46にはTFT41を接続し、画素電極47には
TFT43を接続し、画素電極47〜49には、TFT
43〜45をそれぞれ接続する。TFT41のソース電
極はデータ線32に接続し、ゲート電極はゲートバス2
2に接続する。TFT43,44,45のソース電極は
データ線35,37,39にそれぞれ接続し、ゲート電
極はゲートバス22に共通に接続する。TFT51〜5
4については、ドレイン電極を画素電極56〜59にそ
れぞれ接続し、ゲート電極をゲートバス24に共通接続
する。ソース電極は、TFT51についてはデータ線3
2に、TFT52についてはデータ線34に、TFT5
3についてはデータ線36に、TFT54についてはデ
ータ線38にそれぞれ接続する。他の画素電極やTFT
についても同様に接続し、隣接するゲートバスおよびデ
ータ線のうちの、間隔の広い方をワイヤボンディングな
どによって共通接続し、駆動用ICなどによって駆動す
れば、正常なLCDとしての表示を行うことができる。
【0012】TFT42およびTFT43の両方が不良
である場合は、画素電極47には、TFT53を接続
し、他の画素電極46,48,49,56〜59および
66〜69については次表のように対応するTFTをず
らして接続することによって、正常に動作するLCD2
0を得ることができる。
【0013】次の表1は、TFTが全て良品の場合およ
び以上述べた各場合についての電極接続の組合せ状態を
示す。
【0014】
【表1】
【0015】図2は、図1図示の1つのTFT52近傍
を詳細に示す。TFT52は、ゲートバス23,24お
よびデータ線33,34によって囲まれる領域に形成さ
れる。TFT52のゲート電極52gはゲートライン8
1,82を介してゲートバス23,24にそれぞれ接続
される。TFT52のソース電極52sはソースライン
83,84を介してデータ線33,34にそれぞれ接続
される。TFTのドレイン電極52dは、ドレインライ
ン85,86,87,88を介して画素電極46,4
7,57,56にそれぞれ接続される。各ライン81〜
88とゲートバス23,24、データ線33,34、画
素電極46,47,57,56との間には、接続領域9
1〜98がそれぞれ形成される。円形の領域100a,
100b,100c,100dには、TFT52をそれ
ぞれ1つずつのゲートバス、データ線および画素電極に
接続するための接続領域の組合せが含まれる。
【0016】図3は、図2図示の1つの接続領域91の
断面構造を示す。ガラス基板10上に形成されるゲート
ライン81の上部はゲート絶縁膜80および有機絶縁膜
90によって覆われる。ゲート絶縁膜80および有機絶
縁膜90にはスルーホール81h,81wが形成され
る。ゲートバス23の接続部23c上にもスルーホール
23h,23wが形成される。ゲートバス23の接続部
23cとドレインライン81の接続部81cとの間には
導電層102が形成される。導電層102は、導電性ペ
ーストを選択的に塗布して形成する。導電層102の上
には、紫外線硬化樹脂層103が形成される。紫外線硬
化樹脂層103は、最終的には紫外線を照射して完全に
硬化させて用いる。LCD20を製造する過程では、紫
外線硬化樹脂層103は未硬化の状態とする。
【0017】図4は、図1図示のLCD20の1つの隅
部の構造を示す。最下行のゲートバス110と、最左列
のデータ線111は、接続されてテスト用ラインとな
る。このゲートバス110は、接続領域112を介して
画素電極113と接続される。ゲートバス110側には
スルーホール114が設けられる。データ線111と画
素電極113,115との間には、接続領域116,1
17がそれぞれ設けられる。これら接続領域116,1
17の構造も接続領域112と同様であり、スルーホー
ル118,119が形成されている。各スルーホール1
14,118,119を介する電気的接続は図3図示の
構造と同様に導電層によって確保される。各画素電極
は、図2図示のようにドレインライン85〜88を介し
て相互に接続されているので、このように接続領域11
2,116,117を設けてテスト用のゲートバス11
0およびデータ線111と電気的に接続することによっ
て、画素電極の全体がテスト用に接続されることにな
る。他の隅部の構造も、同様である。
【0018】個々のゲートバス21〜28およびデータ
線31〜40は相互に絶縁されている。したがって、た
とえば図2図示のテスト用ライン110,111に電圧
を印加して、ゲート23を選択的に駆動すれば、ゲート
ライン23に接続される各TFTからの出力が各データ
線に得られる。各データ線の出力を検出することによっ
て、ゲートライン23に接続されるTFTが正常に動作
するか否かを迅速に判定することができる。ゲートバス
21〜28を個々に選択して、同一バス上のTFTを個
別に良否判定し、良品と判定されたTFTのみを対応す
る画素電極に接続する。より正確に判定するには、各ゲ
ートラインを駆動し、ゲート・データ行列から、たとえ
ばコンピュータ断層法と同様の方法で逆算出すればよ
い。図2図示の状態ではTFT52は複数の画素電極お
よびラインに接続されているので、決定された接続状態
となるように、選択されなかった接続は除去する必要が
ある。この除去のための工程は、紫外線を各接続領域に
選択的に照射することによって行う。
【0019】図5は、紫外線照射用のマスク130を示
す。紫外線照射用のマスク130には、図2図示の各円
形の領域100a〜100dと等しい面積のシャッタ1
31〜133が形成される。各シャッタ131〜133
は2次元的なマトリクス状に設けられ、そのピッチは図
1図示の各TFTの配列ピッチと同一である。各シャッ
タ131〜133は、個別的に開閉可能であり、たとえ
ばLCDマトリクスによって実現される。このようなマ
スク130を各シャッタ131〜133が各円形の領域
100a〜100dのうちの1つの上に配置されるよう
にしてLCD20に重ね、各シャッタ131〜133が
所望の接続領域の組合せ上に位置するときにシャッタ1
31〜133を個別的に開き、紫外線を照射する。紫外
線照射を受けた接続領域では、表面の紫外線硬化樹脂層
が完全に硬化する。マスク130の位置をずらせながら
紫外線の照射を繰返し、接続状態として残すことが必要
な接続領域のみ紫外線によって完全に硬化させる。なお
マスク130は、図4図示の接続領域112,116,
117に対応する位置にはシャッタを設けていないの
で、これらの接続領域112,116,117は硬化し
ない。
【0020】次にLCD20を溶剤などによって洗浄す
ると、未硬化の紫外線硬化樹脂層103は溶け出し、そ
の下側の導電層102も溶けるので、電気的接続状態が
解除される。同様のことは、通常のフォトリソグラフィ
ーにて接続領域を形成し、再度フォトレジスト塗布を行
い、接続領域を形成したマスクのネガ・ポジ反転したマ
スク等を用い、接続領域の潜在的断線部以外を保護露光
した後、シャッターマトリクス付マスク130にて選択
的に露光した後、非露光部をエッチングすることでも可
能である。また、同様のことは、通常のリソグラフィー
にて接続領域を形成し、再度フォトレジスト塗布を行
い、潜在的断線部に一致したマスクを用い、断線部のみ
を高速スキャンにより選択的に露光した後、露光部をエ
ッチングすることでも可能である。
【0021】このような状態で図1図示のLCDのゲー
トバス21〜28およびデータ線31〜40を、駆動用
の半導体集積回路チップ上のボンディングパッドにワイ
ヤボンディングによって接続する際に、たとえばゲート
バス22と23のような間隔の広い隣接したゲートバス
やデータ線同士も電気的に接続する。このようにして接
続されたLCD20は、従来のアクティブマトリクス形
LCDと同様に取扱うことができ、TFTに少数の不良
が生じても正常に動作するので、製造歩留りが向上す
る。
【0022】図6では、本実施例によるLCD20の定
めたる接続順序を示す。LCD20は、N+1本のゲー
トバスペア131およびM+1本のデータ線ペア132
によってマトリクスが形成される。各ゲートバス131
ペアおよびデータ線ペア132の交点には(N+1)×
(M+1)個のTFT133が形成される。各ゲートバ
スペア131とデータ線ペア132とによって囲まれる
N×M個の領域には、画素電極134が形成される。各
画素電極134の4隅には、4個のTFT133が存在
する。各TFT133について良否を判定し、良品のみ
を各画素電極134に接続する。
【0023】画素電極134のマトリクスで(m,n)
の位置の4隅は、TFT133のマトリクスでは(m,
n),(m+1,n),(m+1,n+1),(m,n
+1)の位置となる。パラメータnを1からNまで1つ
ずつ増加させ、各nの値でパラメータmを1からMまで
1つずつ増加させる。画素電極の位置(m,n)に対し
て、まず(m,n)の位置のTFTが良品かつ未接続で
あるか否かを判断する。良品かつ未接続であれば接続す
ることをメモリーし、パラメータmを1増加させる。否
定的であれば、(m+1,n),(m+1,n+1),
(m,n+1)の位置のTFTについて順次同様に試み
る。4つのTFTのいずれも接続することができないと
きは、mが1であれば、LCD20は不良品とし、mが
1でなければ、(m−1,n)画素に割付けられていた
TFTが(m−1,n)TFTもしくは(m−1,n+
1)TFTであれば、同様に不良品とし、さらに(m−
1,n+1)TFTが不良品であれば、同様にLCD2
0を不良品とする。不良品でなければ、(m−1,n)
画素に割付けられていたTFTを(m,n)画素に割付
け、(m−1,n)画素には(m−1,n+1)TFT
を割付けなおし、パラメータmを1増加させる。もちろ
んmとnを逆にしてもよい。
【0024】本実施例によれば、最終的に必要なTFT
はN×M個であるけれども、(N+1)×(M+1)個
のTFT133を形成し、多少の不良が発生してもLC
D20としては正常に動作させることができる。これに
対して、従来からのアクティブマトリクス形LCDで
は、N×M個のTFTのうちで1つでも不良品が発生す
るとLCD全体が不良になってしまう。したがって、い
わゆるハイビジョン放送用などに使用可能なLCDの実
現はほとんど不可能である。本実施例によれば、画素が
多く大形のLCDを歩留り良く製造することができ、コ
スト低減を図ることができる。
【0025】図7は、本発明の第2実施例によるLCD
200の部分的な平面構成を示す。図1図示の第1実施
例に対応する部分には同一の参照符を付す。注目すべき
は、近接してペアを形成するゲートバス21,22およ
びデータ線31,32の交点に、TFT41a,41
b,41c,41dが形成されることである。これによ
って、たとえば1つの画素電極46の周囲には、TFT
41c,42d,52a,51bが形成されることにな
る。
【0026】LCD200の製造工程では、第1実施例
と同様に、各TFTをチェックする。なお、画素電極を
全て接続するためのテスト用接続は、あっても無くても
よい。そのような接続が無くても、たとえば、平成4年
9月28日付日本経済新聞第15面で紹介されているよ
うなTFT−LCDの検査装置を用い、各画素電極に対
するTFTをDRAMに見立てる手法で、奇数偶数デー
タラインを同時または別々にアクセスし、それらを比較
するようにしてもよい。チェックによって良品と判定さ
れたTFTのみを画素電極に1:1に接続する。各TF
Tはゲートバスおよびデータ線にそれぞれ接続されてい
る。各画素電極に対して複数の良品TFTが存在して
も、余ったTFTは画素電極には接続しないようにすれ
ば良い。
【0027】以上の実施例においては、ゲートバスおよ
びデータ線をそれぞれ1つだけ予備に形成しているけれ
ども、TFTの不良品の発生が1つのゲートバスあるい
はデータ線に対して高々1個程度であるときには、一方
を省略することができる。さらに、本発明は画素電極を
いわゆる千鳥配置にしても同様に実施可能である。
【0028】図8は、本発明の第3実施例によるLCD
300の部分的な平面構成を示す。本実施例において
は、画素電極と接続されていないが、ゲートバスおよび
データ線には接続されているTFTのドレイン出力端子
の電位応答を、電子線ホログラフィーもしくはマイクロ
探針マトリクス等にて検出する。ゲートバスおよびデー
タ線をペアにする必要はなくなり、かつ各画素に対する
TFTの個数の制限もなくなる。すなわち、シャッター
マトリクス付マスク等による選択接続法のみで本発明の
目的は達せられる。
【0029】図1図示の第1実施例に対応する部分には
同一の参照符を付す。注目すべきは、各ゲートバス2
1,22および各データ線31,32の交点に、複数の
TFT41a,b,c,d;42a,b,c,d;51
a,b,c,d;52a,b,c,dをそれぞれ形成
し、これらのうちから良品を選択して各画素電極46,
47,56,57にそれぞれ接続することである。形成
するTFTの個数は4個に限定されず、いくつでもよい
ことは勿論である。
【0030】また、LCDに本発明を適用する場合につ
いて説明しているけれども、エレクトロルミネッセンス
(略称「EL」)や発光ダイオード(略称「LED」)
パネルなどの他の表示素子や、各被駆動セルが電気エネ
ルギーを他の物理量、たとえば熱エネルギーや機械的変
位に変換して、感熱印字や3次元の立体的表示を行うよ
うな素子に本発明を適用することもできる。
【0031】
【発明の効果】以上のように本発明によれば、多数の被
駆動セルを選択的に駆動するためのマトリクス素子を形
成する能動素子にわずかな不良が発生しても、正常な能
動素子を選択して各被駆動セルに接続することができる
ので、製品全体としては正常に動作させることができる
可能性が大きくなり、製品歩留りを向上することができ
る。
【図面の簡単な説明】
【図1】本発明の第1実施例のLCD20の一部を示す
平面図である。
【図2】図1図示のTFT52の近傍を拡大して示す平
面図である。
【図3】図2図示の接続領域91の概略的な断面図であ
る。
【図4】図1図示のLCD20の1つの隅の構成を示す
平面図である。
【図5】図1図示のLCD20を製造するためのマスク
130の平面図である。
【図6】図1図示のTFT20を選択接続する方法を説
明するための平面図である。
【図7】本発明の第2実施例によるLCD200の概略
的な平面図である。
【図8】本発明の第3実施例によるLCD300の概略
的な平面図である。
【図9】従来からのLCDの概略的な断面図である。
【図10】従来からのLCDの概略的な平面図である。
【符号の説明】
20,130 LCD 21〜28,110,131 ゲートバス 31〜40,111,132 データ線 41〜45,51〜55,61〜65,71〜75,1
33 TFT 41a〜d,42a〜d,51a〜d,52a〜d T
FT 46〜49,56〜59,66〜69,134 画素電
極 81,82 ゲートライン 83,84 ソースライン 85〜88 ドレインライン 91〜98,112,116,117 接続領域 102 導電層 103 紫外線硬化樹脂層 130 マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 直人 大阪府豊中市新千里北町2−24−4

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 マトリクス状に配設される被駆動セル
    を、マトリクス状に配設され、各被駆動セル毎に接続さ
    れる能動素子によって選択的に駆動するマトリクス素子
    において、 能動素子を被駆動セルの数を超える数だけ形成し、 各被駆動セルには、近傍に形成されたる複数の能動素子
    のうちから正常な能動素子が予め定める順序で選択され
    て接続されることを特徴とするマトリクス素子。
  2. 【請求項2】 マトリクス状に配設される被駆動セル
    に、マトリクス状に配設された能動素子を選択的に接続
    するための製造方法において、 各被駆動セル近傍に複数の能動素子が配置されるよう
    に、被駆動セルの数を超える数の能動素子を形成し、 各能動素子が正常であるか否かを判定し、 正常であると判定された能動素子を各被駆動セルに接続
    し、 各被駆動セルについて順次能動素子の接続を繰返して行
    うことを特徴とするマトリクス素子の製造方法。
JP29690992A 1992-11-06 1992-11-06 マトリクス素子およびその製造方法 Pending JPH06148677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29690992A JPH06148677A (ja) 1992-11-06 1992-11-06 マトリクス素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29690992A JPH06148677A (ja) 1992-11-06 1992-11-06 マトリクス素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06148677A true JPH06148677A (ja) 1994-05-27

Family

ID=17839739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29690992A Pending JPH06148677A (ja) 1992-11-06 1992-11-06 マトリクス素子およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06148677A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365673C (zh) * 2002-11-19 2008-01-30 株式会社石川制作所 像素控制元件选择转印后的布线形成方法
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP2019502938A (ja) * 2016-12-20 2019-01-31 北京小米移動軟件有限公司Beijing Xiaomi Mobile Software Co.,Ltd. 視差バリア、表示装置及びその表示状態制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02179614A (ja) * 1988-12-29 1990-07-12 Sharp Corp アクティブマトリクス基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02179614A (ja) * 1988-12-29 1990-07-12 Sharp Corp アクティブマトリクス基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365673C (zh) * 2002-11-19 2008-01-30 株式会社石川制作所 像素控制元件选择转印后的布线形成方法
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP2019502938A (ja) * 2016-12-20 2019-01-31 北京小米移動軟件有限公司Beijing Xiaomi Mobile Software Co.,Ltd. 視差バリア、表示装置及びその表示状態制御方法
US10409095B2 (en) 2016-12-20 2019-09-10 Beijing Xiaomi Mobile Software Co., Ltd. Parallax barrier, display device and display state control method thereof

Similar Documents

Publication Publication Date Title
US7724314B2 (en) Method for repairing a short in a substrate for a display and display repaired according to that method
JP3315834B2 (ja) 薄膜トランジスタマトリクス装置及びその製造方法
JP3243617B2 (ja) フラットパネルバックプレーンおよびその製造方法
US8154674B2 (en) Liquid crystal display, array substrate and mother glass thereof
US5608245A (en) Array on substrate with repair line crossing lines in the array
US11657750B2 (en) Display substrate and display panel
CN101207138B (zh) 薄膜晶体管基板及其制造方法
US20090296039A1 (en) Thin Film Transistor Array Panel With Improved Connection to Test Lines
CN109426041A (zh) 一种阵列基板及显示装置
CN102394247A (zh) 薄膜晶体管元件及显示面板的像素结构与驱动电路
US20080303755A1 (en) Organic light emitting display device and mother substrate thereof
TW200809361A (en) Electro optical device and electronic apparatus equipped with the same
CN100345052C (zh) 液晶显示板
CN111505875A (zh) 阵列基板、具有该阵列基板的显示面板及显示装置
TWI471846B (zh) 主動矩陣型的矩陣型液晶顯示器
JP6503721B2 (ja) アレイ基板およびそれを用いた表示装置
US20060103416A1 (en) Substrate inspecting method
US7995156B2 (en) Method of manufacturing a display substrate using a laser to remove test lines from the substrate without cutting the substrate
JPH06148677A (ja) マトリクス素子およびその製造方法
JP4921969B2 (ja) アレイ基板の製造方法
JPH09230382A (ja) 薄膜トランジスタアレイ基板の製造方法
US20060103414A1 (en) Method of inspecting array substrate
CN101517623B (zh) 显示装置、显示装置的制造方法
JP2003156831A (ja) マスク、マスクの製造方法、及びマスクの製造装置
JP2006276368A (ja) アレイ基板とその検査方法