JPH06149627A - 計算機システム監視装置 - Google Patents

計算機システム監視装置

Info

Publication number
JPH06149627A
JPH06149627A JP4298709A JP29870992A JPH06149627A JP H06149627 A JPH06149627 A JP H06149627A JP 4298709 A JP4298709 A JP 4298709A JP 29870992 A JP29870992 A JP 29870992A JP H06149627 A JPH06149627 A JP H06149627A
Authority
JP
Japan
Prior art keywords
reset
software process
abnormality
software
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4298709A
Other languages
English (en)
Inventor
Yoshiji Hama
義二 濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4298709A priority Critical patent/JPH06149627A/ja
Publication of JPH06149627A publication Critical patent/JPH06149627A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 実行中の複数のソフトウエアプロセスを異常
監視の対象とすることを可能とし、複数のソフトウエア
プロセスの監視と異常を起こしたソフトウエアプロセス
の特定を行う。 【構成】 計算機装置1において動作するソフトウエア
プロセス群7において正常動作時に生成されるカウンタ
リセット信号D8をカウンタ装置5のオーバーフロー毎
に特定してカウンタラッチ回路6に格納し、カウンタ装
置5のオーバーフローの所定の回数にわたって連続して
カウンタリセット信号D8を送出したソフトウエアプロ
セスを計算機装置1で処理してこれをリセット期待値と
してリセット期待値レジスタ10に格納しておき、前記
カウンタラッチ回路6の内容とリセット期待値レジスタ
10の内容をコンペアロジック11で比較して異常を検
出し、警告信号生成回路13から警告信号D2を出力す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は計算機システム監視装
置に係り、特に工業用の計算機システムにおける異常監
視を行うに好適な計算機システム監視装置に関する。
【0002】
【従来の技術】図3は従来の計算機システム監視装置の
ブロック図である。図において、1は異常監視の対象と
なる計算機装置、5は設定された時間間隔でカウントダ
ウン動作してタイマー動作するカウンタ装置、3はカウ
ンタ装置5の動作を制御するカウンタ制御装置、4はカ
ウンタ装置5のオーバーフロー値、つまり設定時間を格
納するカウントバリューレジスタ、14は計算機装置
1、カウントバリューレジスタ4が接続されるデータバ
ス、15は計算機装置1において異常監視の対象となる
ソフトウエアプロセスである。なお、計算機装置1のソ
フトウエアプロセス15はこれが正常に動作している証
しとして一定の時間毎にリセット信号D17を送出する
が、このリセット信号D17はカウンタ制御装置3に与
えられる。一方、カウンタ制御装置3から計算機装置1
に対しては割り込み信号D16が送出される。また、カ
ウンタ制御装置3からは計算機装置1のソフトウエアプ
ロセス15が異常状態であることを外部に知らせるため
の警告信号D2が送出される。以上述べたような構成に
おいて、次にその動作を説明する。
【0003】まず、計算機装置1により外部への警告信
号D2の送出が解除されると、カウンタ制御装置3から
の制御によりカウントバリューレジスタ4に格納された
カウント値がカウンタ装置5にロードされる。なお、カ
ウントバリューレジスタ4のカウント値は、ソフトウエ
アプロセス15が正常動作時にリセット信号D17を送
出する時間間隔よりも大きな値に設定される。そして、
その設定は計算機装置1からデータバス14を介してカ
ウンタ装置5にセットされる。
【0004】以上のようにしてカウント値をロードされ
たカウンタ装置5は直ちにカウントダウンを開始する。
しかし、計算機装置1に持たせたある特定のソフトウエ
アプロセス15により生成されたリセット信号D17を
カウンタ制御装置3が受信するとカウンタ装置5はリセ
ットされ、再びカウントバリューレジスタ4からのカウ
ント値をセットされカウントダウン動作を行う。このカ
ウントダウン動作中に計算機装置1のソフトウエアプロ
セス15からリセット信号D17を受信し続ける限りカ
ウンタ装置5は同様にリセットとカウントダウンを繰り
返す。つまり、ソフトウエアプロセス15が正常に動作
している限りはカウンタ装置5のカウントダウン中にリ
セット信号D17の出力は行われるので、カウンタ装置
5はオーバーフローせずにカウントダウン動作を繰り返
す。
【0005】さて、カウンタ制御装置3が計算機装置1
からのリセット信号を受信する前にカウンタ装置5がオ
ーバーフローした場合は、つまり、カウンタ装置5のカ
ウントダウン終了までの間にソフトウエアプロセス15
がリセット信号D17を出力できなかった場合は、カウ
ンタ制御装置3は計算機装置1に対して割り込み信号D
16を送信する。その結果、カウンタ制御装置3はカウ
ンタ装置5をリセットし、カウントバリューレジスタ4
から再びカウント値をカウンタ装置5にセットして、カ
ウンタ装置5を再びカウントダウン動作させる。
【0006】この2回目のカウントダウン動作中にカウ
ンタ制御装置3が計算機装置1からのリセット信号D1
7を受信できなかった場合は、つまりソフトウエアプロ
セス15がリセット信号D17を出力できなかった場合
は、カウンタ装置5は再びオーバーフローを起こすこと
になるが、この場合はカウンタ制御装置3は外部に警告
信号D2を送出し、計算機装置1のソフトウエアプロセ
ス15に異常が発生していることを外部に知らせる。
【0007】
【発明が解決しようとする課題】従来の計算機システム
監視装置は上記のように構成されているので、計算機装
置1に組み込まれた特定のソフトウエアプロセス15で
しかカウンタ装置5をリセットすることができず、複数
のソフトウエアプロセスがある場合にはどのソフトウエ
アプロセスで異常を発生したかを知ることができず、し
かも監視の対象となるソフトウエアプロセスよりもプラ
イオリティの低いソフトウエアプロセスについては異常
を検出できないという問題点がある。
【0008】この発明は上記のような問題点を解消する
ためになされたもので、実行中の複数のソフトウエアプ
ロセスをスキャンニングし、そのスキャン結果により登
録されたすべてのソフトウエアプロセスを異常監視の対
象とすることを可能とし、複数のソフトウエアプロセス
の監視と異常を起こしたソフトウエアプロセスの特定を
行うことができる計算機システム監視装置を提供するこ
とを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の計算機システム監視装置は、正常動
作中はそれぞれ所定の時間間隔でリセット信号を生成す
る複数のソフトウエアプロセスを実行する計算機システ
ムと、予め定められた時間間隔でタイムアウトするタイ
マ手段と、前記タイマ手段のタイムアウト毎に前記ソフ
トウエアプロセスの中でリセット信号を送出したソフト
ウエアプロセスを特定するラッチ手段と、前記タイマ手
段のタイムアウトの所定の回数にわたって連続してリセ
ット信号を送出したソフトウエアプロセスをリセット期
待値として格納するリセット期待値格納手段と、前記ラ
ッチ手段の内容と前記リセット期待値の内容を比較して
差異が生じた場合に異常を判定する比較手段と、を備え
る計算機システム監視装置を提供するものである。
【0010】また、上記目的を達成するために、請求項
2記載の計算機システム監視装置は、正常動作中はそれ
ぞれ所定の時間間隔でリセット信号を生成する複数のソ
フトウエアプロセスを実行する計算機システムと、予め
定められた時間間隔でタイムアウトするタイマ手段と、
前記タイマ手段のタイムアウト毎に前記ソフトウエアプ
ロセスの中でリセット信号を送出したソフトウエアプロ
セスを特定するラッチ手段と、前記タイマ手段のタイム
アウトの所定の回数にわたって連続してリセット信号を
送出したソフトウエアプロセスをリセット期待値として
格納するリセット期待値格納手段と、前記ラッチ手段の
内容と前記リセット期待値の内容を比較して差異が生じ
た場合に異常を判定し、異常の原因となったソフトウエ
アプロセスを特定する異常判定手段と、を備える計算機
システム監視装置を提供するものである。
【0011】さらに、上記目的を達成するために、請求
項3記載の計算機システム監視装置は、正常動作中はそ
れぞれ所定の時間間隔でリセット信号を生成する複数の
ソフトウエアプロセスを実行する計算機システムと、特
定のソフトウエアプロセスを登録する登録手段と、予め
定められた時間間隔でタイムアウトするタイマ手段と、
前記タイマ手段のタイムアウト毎に前記ソフトウエアプ
ロセスの中でリセット信号を送出したソフトウエアプロ
セスを特定するラッチ手段と、前記タイマ手段のタイム
アウトの所定の回数にわたって連続してリセット信号を
送出したソフトウエアプロセスをリセット期待値として
格納するリセット期待値格納手段と、前記ラッチ手段の
内容と前記リセット期待値の内容を比較して差異が生じ
た場合に異常を判定し、異常の原因となったソフトウエ
アプロセスを特定する異常判定手段と、前記異常判定手
段により特定されたソフトウエアプロセスを登録手段に
登録されたソフトウエアプロセスとつき合わせ一致した
場合に異常報知する警告手段と、を備える計算機システ
ム監視装置を提供するものである。
【0012】
【作用】請求項1記載の計算機システム監視装置は、計
算機システムにおいて動作する複数のソフトウエアプロ
セスにおいて正常動作時に生成されるリセット信号をタ
イマ手段のタイムアウト毎に特定してラッチ手段に格納
し、前記タイマ手段のタイムアウトの所定の回数にわた
って連続してリセット信号を送出したソフトウエアプロ
セスをリセット期待値としてリセット期待値格納手段に
格納しておき、前記ラッチ手段の内容と前記リセット期
待値の内容を比較して差異が生じた場合に比較手段にお
いて異常と判定する。
【0013】また、請求項2記載の計算機システム監視
装置は、計算機システムにおいて動作する複数のソフト
ウエアプロセスにおいて正常動作時に生成されるリセッ
ト信号をタイマ手段のタイムアウト毎に特定してラッチ
手段に格納し、前記タイマ手段のタイムアウトの所定の
回数にわたって連続してリセット信号を送出したソフト
ウエアプロセスをリセット期待値としてリセット期待値
格納手段に格納しておき、異常判定手段により前記ラッ
チ手段の内容と前記リセット期待値の内容を比較して差
異が生じた場合に異常を判定し、異常の原因となったソ
フトウエアプロセスを特定する。
【0014】また、請求項3記載の計算機システム監視
装置は、計算機システムにおいて動作する複数のソフト
ウエアプロセスにおいて正常動作時に生成されるリセッ
ト信号をタイマ手段のタイムアウト毎に特定してラッチ
手段に格納し、前記タイマ手段のタイムアウトの所定の
回数にわたって連続してリセット信号を送出したソフト
ウエアプロセスをリセット期待値としてリセット期待値
格納手段に格納しておき、異常判定手段により前記ラッ
チ手段の内容と前記リセット期待値の内容を比較して差
異が生じた場合に異常を判定し、異常の原因となったソ
フトウエアプロセスを特定し、更に警告手段において異
常の原因となったソフトウエアプロセスを登録手段に登
録されたソフトウエアプロセスとつき合わせ一致した場
合に異常報知する。
【0015】
【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。
【0016】図1はこの発明の一実施例に係る計算機シ
ステム監視装置のブロック図である。図において、7は
異常監視の対象である計算機装置1に組み込まれる複数
のソフトウエアプロセスを含むソフトウエアプロセス
群、6はソフトウエアプロセス群7の各ソフトウエアプ
ロセス毎に割りつけられたラッチ群を有し、ソフトウエ
アプロセス群7から送出されるカウンタリセット信号D
8をラッチするカウンタラッチ回路、10はカウンタラ
ッチ回路6からの信号に基づき計算機装置1におけるソ
フトウエアプロセス群7のスキャンニング結果に基づく
リセット期待値を格納するリセット期待値レジスタ、1
1はカウンタラッチ回路6の出力とリセット期待値レジ
スタ10の出力を論理的に比較して、比較結果をカウン
タ制御装置3に送出するコンペアロジック、13は計算
機装置1とデータバス14を介して接続され、リセット
期待値レジスタ10の出力結果とカウンタ制御装置3の
出力に基づいて警告信号D2の送出を判定する警告信号
生成回路である。なお、カウンタ制御装置3は計算機装
置1のソフトウエアプロセス群7において現在進行中の
ソフトウエアプロセスのスキャンニングを行うべく計算
機装置1に対して割り込み信号D9を送出する。また、
カウンタ制御装置3はコンペアロジック11の出力結果
からソフトウエアプロセス群7のなかのソフトウエアプ
ロセスのいずれかに異常が認められた場合、計算機装置
1に対して割り込み信号D12を送出する。
【0017】以上述べたような構成において、次にその
動作を図2のフローチャートに基づいて説明する。
【0018】まず、計算機装置1により外部への警告信
号D2の送出が解除されると、カウンタ制御装置3から
の制御によりカウントバリューレジスタ4に格納された
カウント値がカウンタ装置5にロードされる。なお、カ
ウントバリューレジスタ4のカウント値はデータバス1
4を介して計算機装置1によりセットされるが、このカ
ウント値は計算機装置1で動作するソフトウエアプロセ
ス群7の任意のソフトウエアプロセスが正常に動作して
いる場合に出力するカウンタリセット信号D8の出力時
間間隔をカバーできるような値が設定される。同時にソ
フトウエアプロセス群7の各ソフトウエアプロセス毎に
対応して配置されるカウンタラッチ回路6はイネーブル
とされる。
【0019】以上のようにしてカウント値をロードされ
たカウンタ装置5は直ちにカウントダウン、つまりタイ
マー動作を開始する。この間に、計算機装置1に持たせ
たソフトウエアプロセス群7の中のあるソフトウエアプ
ロセスにより生成されたカウンタリセット信号D8はカ
ウンタラッチ回路6にその出力毎に保持される。
【0020】さて、カウントダウン中のカウンタ装置5
がタイムアウトでオーバーフローするとカウンタ制御装
置3は計算機装置1に対して期待値生成の割り込み信号
D9を発生する。その結果、計算機装置1は期待値生成
の割り込み処理に入る。
【0021】この処理では、先ずステップS1に示すよ
うに、カウンタラッチ回路6の保持データをリードす
る。次に、ステップS2に示すように、前回の同様の割
り込み処理においてリードしたデータとアンド条件を取
る。そして、ステップS3に示すように、例えば2回連
続してカウンタリセット信号D8を送信したソフトウエ
アプロセスのデータビットだけをリセット信号期待値と
して保持する。
【0022】以上のような処理はカウンタ装置5がオー
バーフローする毎に行うが、これはステップS4により
回数判定しながら、ステップS5でカウンタ装置5のカ
ウントダウンを再開し、ステップS6でリターンして、
同様の動作を繰り返すことにより実行する。
【0023】この繰り返し回数が所定の回数N回に達し
た段階でステップS4でこれを判定し、この段階でカウ
ンタ装置5がオーバーフローする前にリセット信号を送
信できるソフトウエアプロセス群7中のソフトウエアプ
ロセスを決定する。このリセット期待値はステップS7
において、データバス14を介してリセット期待値レジ
スタ10に格納される。
【0024】以上の処理が終了すると、処理はステップ
S8に移り、カウンタ装置5のカウントダウンを再開
し、ステップS9でリターンして同様の動作を繰り返
す。
【0025】さて、カウンタ制御装置3はリセット期待
値がリセット期待値レジスタ10に格納された後に、カ
ウンタ装置5のオーバーフローが発生する毎にカウンタ
ラッチ回路6とリセット期待値レジスタ10のリセット
期待値をコンペアロジック11を介して比較する。そし
て両者の間に差異を生じた場合にソフトウエアプロセス
エラーとして計算機装置1に対して割り込み信号D12
を発生する。つまり、異常を発生したソフトウエアプロ
セスはリセット期待値としてリセット期待値レジスタ1
0に登録されているにもかかわらカウンタ装置5のオー
バーフロー前にカウンタリセット信号D8を出力できな
かったために異常と判定される。
【0026】なお、計算機装置1は割り込み信号D12
を受けると異常の原因となったソフトウエアプロセスを
特定しこれを警告信号生成回路13に送出する。警告信
号生成回路13は、予め警告信号生成回路13にセット
されたソフトウエアプロセス群7の中の特定のソフトウ
エアプロセスとコンペアロジック11で差異を生じる原
因となったソフトウエアプロセスが一致した場合に、外
部に対して警告信号D2を送出し、異常発生を知らせ
る。ちなみに、警告信号生成回路13に予め設定される
ソフトウエアプロセス群7の中の任意のソフトウエアプ
ロセスは計算機装置1からデータバス14を通じて自由
に設定変更することができる。
【0027】なお、期待値生成の割り込み処理は、カウ
ンタ装置5のオーバーフロー毎に処理され、リセット信
号期待値はカウンタ装置5のオーバーフロー毎に更新さ
れる。その結果、カウンタ装置5のオーバーフロー時間
内で処理が可能な複数のソフトウエアプロセスの監視を
行うことができる。
【0028】なお、上記実施例では、カウンタ装置5に
カウントバリューレジスタ4からセットするカウント値
を1種類だけとしたが、このカウント値を一定の時間
毎、またはソフトウエアプロセス群7の中の動作頻度の
高いソフトウエアプロセスに合わせて適時切り替えるよ
うにしてもよく、より適確な異常監視を行うことができ
る。
【0029】また、上記実施例ではリセット可能で一定
の時間毎にタイムアウトするようなタイマとしてカウン
タ装置5を用いた構成を例示したが、水晶発振器等によ
るタイマ回路でも同様の目的を達成することができるこ
とは言うまでもない。
【0030】更に、上記実施例では異常検出時に計算機
装置1に割り込みを発生するような構成を例示したが、
異常の状態によってはシステムの暴走も考えられ、この
ような場合は割り込みの受付も不可能な状態となるの
で、直ちにシステムリセットをかけるような構成とした
り、割り込みが受けつけられていないことを判定してシ
ステムリセットするような構成としてもよい。
【0031】また、上記実施例ではソフトウエアプロセ
ス群7の中で特定のソフトウエアプロセスに異常を発生
した場合にのみ警告信号生成回路13から警告信号D2
を出力するような構成を例示したが、ソフトウエアプロ
セス群7のいずれか1つでも異常が見つかった場合には
警告信号D2を送出するような構成としてもよい。
【0032】
【発明の効果】以上のように、この発明によれば計算機
システム監視装置を複数のソフトウエアプロセスのスキ
ャンニングにより現在実行中の任意のソフトウエアプロ
セスの異常監視を行うことができ複数のソフトウエアプ
ロセスの異常監視に適用可能であり、さらに異常動作し
たソフトウエアプロセスを特定することができるのでデ
バッグ作業や工程回復が効率的になり、また異常発生し
たソフトウエアプロセスの中で重大な影響のあるものだ
けを選別して警報を出すことが可能なのでシステムに応
じた柔軟な対応が可能になるという効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例に係る計算機システム監視
装置のブロック図である。
【図2】図1の構成の動作を説明するためのフローチャ
ートである。
【図3】従来の計算機システム監視装置のブロック図で
ある。
【符号の説明】
1 計算機装置 3 カウンタ制御装置 4 カウントバリューレジスタ 5 カウンタ装置 6 カウンタラッチ回路 7 ソフトウエアプロセス群 10 リセット期待値レジスタ 11 コンペアロジック 13 警告信号生成回路 14 データバス 15 ソフトウエアプロセス

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】正常動作中はそれぞれ所定の時間間隔でリ
    セット信号を生成する複数のソフトウエアプロセスを実
    行する計算機システムと、予め定められた時間間隔でタ
    イムアウトするタイマ手段と、前記タイマ手段のタイム
    アウト毎に前記ソフトウエアプロセスの中でリセット信
    号を送出したソフトウエアプロセスを特定するラッチ手
    段と、前記タイマ手段のタイムアウトの所定の回数にわ
    たって連続してリセット信号を送出したソフトウエアプ
    ロセスをリセット期待値として格納するリセット期待値
    格納手段と、前記ラッチ手段の内容と前記リセット期待
    値の内容を比較して差異が生じた場合に異常を判定する
    比較手段と、を備えることを特徴とする計算機システム
    監視装置。
  2. 【請求項2】正常動作中はそれぞれ所定の時間間隔でリ
    セット信号を生成する複数のソフトウエアプロセスを実
    行する計算機システムと、予め定められた時間間隔でタ
    イムアウトするタイマ手段と、前記タイマ手段のタイム
    アウト毎に前記ソフトウエアプロセスの中でリセット信
    号を送出したソフトウエアプロセスを特定するラッチ手
    段と、前記タイマ手段のタイムアウトの所定の回数にわ
    たって連続してリセット信号を送出したソフトウエアプ
    ロセスをリセット期待値として格納するリセット期待値
    格納手段と、前記ラッチ手段の内容と前記リセット期待
    値の内容を比較して差異が生じた場合に異常を判定し、
    異常の原因となったソフトウエアプロセスを特定する異
    常判定手段と、を備えることを特徴とする計算機システ
    ム監視装置。
  3. 【請求項3】正常動作中はそれぞれ所定の時間間隔でリ
    セット信号を生成する複数のソフトウエアプロセスを実
    行する計算機システムと、特定のソフトウエアプロセス
    を登録する登録手段と、予め定められた時間間隔でタイ
    ムアウトするタイマ手段と、前記タイマ手段のタイムア
    ウト毎に前記ソフトウエアプロセスの中でリセット信号
    を送出したソフトウエアプロセスを特定するラッチ手段
    と、前記タイマ手段のタイムアウトの所定の回数にわた
    って連続してリセット信号を送出したソフトウエアプロ
    セスをリセット期待値として格納するリセット期待値格
    納手段と、前記ラッチ手段の内容と前記リセット期待値
    の内容を比較して差異が生じた場合に異常を判定し、異
    常の原因となったソフトウエアプロセスを特定する異常
    判定手段と、前記異常判定手段により特定されたソフト
    ウエアプロセスを登録手段に登録されたソフトウエアプ
    ロセスとつき合わせ一致した場合に異常報知する警告手
    段と、を備えることを特徴とする計算機システム監視装
    置。
JP4298709A 1992-11-09 1992-11-09 計算機システム監視装置 Pending JPH06149627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4298709A JPH06149627A (ja) 1992-11-09 1992-11-09 計算機システム監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4298709A JPH06149627A (ja) 1992-11-09 1992-11-09 計算機システム監視装置

Publications (1)

Publication Number Publication Date
JPH06149627A true JPH06149627A (ja) 1994-05-31

Family

ID=17863276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4298709A Pending JPH06149627A (ja) 1992-11-09 1992-11-09 計算機システム監視装置

Country Status (1)

Country Link
JP (1) JPH06149627A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928366A (en) * 1996-09-25 1999-07-27 Nec Corporation Microcomputer based system for the fail-safe control of an electric motor or the like

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928366A (en) * 1996-09-25 1999-07-27 Nec Corporation Microcomputer based system for the fail-safe control of an electric motor or the like

Similar Documents

Publication Publication Date Title
JPH04245751A (ja) イベント処理分散型網監視システム
US5280626A (en) Multi-process emulator suitable for testing software under multi-process environments
EP0125797A1 (en) Interrupt signal handling apparatus
JPH06149627A (ja) 計算機システム監視装置
JPH06168163A (ja) Cpu監視方法及びcpu監視装置
EP0884684B1 (en) Multiple interrupt handling method and apparatus
JP3178954B2 (ja) プラント監視装置
EP0385404A2 (en) Clock failure recovery system
JPH07281929A (ja) トレース情報収集装置
EP0473806A1 (en) Apparatus and method for error detection and fault isolation
JPH10319930A (ja) 水平周波数検出回路
JP3118959B2 (ja) 故障回数集計装置と故障回数集計方法
JPH0329857A (ja) 自動分析ネットワークシステム
SU1173415A1 (ru) Устройство дл статистического контрол логических блоков
JPS5819097B2 (ja) 電子計算機システム監視方式
JPH04287460A (ja) 障害検出方式
JP2002031654A (ja) 周波数検出方法と周波数検出回路
JP2610670B2 (ja) 試験装置
JPS61193236A (ja) マイクロコンピユ−タの自己暴走処理装置
JPH1011324A (ja) 信号送出回路
JPS60262252A (ja) マイクロプロセツサ暴走監視方式
JPH05236641A (ja) プラントの異常診断装置
JPH08171519A (ja) Cpu装置
JPS6184743A (ja) 診断回路内蔵論理パツケ−ジ
JPH02234240A (ja) 情報処理装置