JPH06149862A - 行列データ乗算方法及び行列データ乗算装置 - Google Patents
行列データ乗算方法及び行列データ乗算装置Info
- Publication number
- JPH06149862A JPH06149862A JP30402892A JP30402892A JPH06149862A JP H06149862 A JPH06149862 A JP H06149862A JP 30402892 A JP30402892 A JP 30402892A JP 30402892 A JP30402892 A JP 30402892A JP H06149862 A JPH06149862 A JP H06149862A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- constant matrix
- constant
- elements
- addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/007—Transform coding, e.g. discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 行列演算において、演算量を従来よりも減ら
す。 【構成】 定数行列［ＴＳ］が、定数行列［ＴＳＣ］、
［ＴＳＢ］、［ＴＳＡ］の３つの行列に分解される。そ
して要素Ａ１〜Ａ１６が入力される第１段目の加減算
（加減算器１1 〜１16）により、定数行列［ＴＳＣ］の
１〜１６行目の計算が行われる。この第１段目の加減算
出力が図示のように所定の配列で入力される第２段目の
加減算（加減算器２1 〜２16）により、定数行列［ＴＳ
Ｂ］の１〜１６行目の計算が行われる。さらに第２段目
の加減算出力が図示のように所定の配列で入力される第
３段目の加減算（加減算器３1 〜３16）により、定数行
列［ＴＳＡ］の１〜１６行目の計算が行われる。これに
よって、第１〜３段目の加減算全体で、定数行列［Ｔ
Ｓ］の１〜１６行目の計算が行われて、要素Ｂ１〜Ｂ１
６が出力される。
す。 【構成】 定数行列［ＴＳ］が、定数行列［ＴＳＣ］、
［ＴＳＢ］、［ＴＳＡ］の３つの行列に分解される。そ
して要素Ａ１〜Ａ１６が入力される第１段目の加減算
（加減算器１1 〜１16）により、定数行列［ＴＳＣ］の
１〜１６行目の計算が行われる。この第１段目の加減算
出力が図示のように所定の配列で入力される第２段目の
加減算（加減算器２1 〜２16）により、定数行列［ＴＳ
Ｂ］の１〜１６行目の計算が行われる。さらに第２段目
の加減算出力が図示のように所定の配列で入力される第
３段目の加減算（加減算器３1 〜３16）により、定数行
列［ＴＳＡ］の１〜１６行目の計算が行われる。これに
よって、第１〜３段目の加減算全体で、定数行列［Ｔ
Ｓ］の１〜１６行目の計算が行われて、要素Ｂ１〜Ｂ１
６が出力される。
Description
【０００１】
【産業上の利用分野】本発明は、画像データの圧縮等に
利用する離散コサイン変換（Ｄｉｓｃｒｅｔｅ Ｃｏｓ
ｉｎｅ Ｔｒａｎｓｆｏｒｍ：ＤＣＴ）及び逆離散コサ
イン変換（Ｉｎｖｅｒｓｅ ＤＣＴ：ＩＤＣＴ）などに
おける行列データ乗算方法及び装置に関するものであ
る。
利用する離散コサイン変換（Ｄｉｓｃｒｅｔｅ Ｃｏｓ
ｉｎｅ Ｔｒａｎｓｆｏｒｍ：ＤＣＴ）及び逆離散コサ
イン変換（Ｉｎｖｅｒｓｅ ＤＣＴ：ＩＤＣＴ）などに
おける行列データ乗算方法及び装置に関するものであ
る。
【０００２】
【従来の技術】本願発明者は、先に特願平４−１９１１
１３号（離散コサイン変換装置及び逆離散コサイン変換
装置）において、２次元８×８ＤＣＴ及び２次元８×８
ＩＤＣＴのために行う行列計算を適切な行列分解によ
り、演算量を減らす工夫を提案している。
１３号（離散コサイン変換装置及び逆離散コサイン変換
装置）において、２次元８×８ＤＣＴ及び２次元８×８
ＩＤＣＴのために行う行列計算を適切な行列分解によ
り、演算量を減らす工夫を提案している。
【０００３】すなわち２次元８×８ＤＣＴは、実空間上
の８×８マトリクスの６４個の要素から周波数空間上の
８×８マトリクスの６４個の要素への変換である。そこ
でこの実空間上の８×８マトリクスの６４個の要素を縦
ベクトル（６４個の要素から成るベクトル：Ｘｃ）とみ
なし、さらにこの周波数空間上の８×８マトリクスの６
４個の要素も縦ベクトル（６４個の要素から成るベクト
ル：Ｙｃ）とみなすことにより、２次元８×８ＤＣＴは
ベクトルＸｃからベクトルＹｃへの線形１次変換とな
る。
の８×８マトリクスの６４個の要素から周波数空間上の
８×８マトリクスの６４個の要素への変換である。そこ
でこの実空間上の８×８マトリクスの６４個の要素を縦
ベクトル（６４個の要素から成るベクトル：Ｘｃ）とみ
なし、さらにこの周波数空間上の８×８マトリクスの６
４個の要素も縦ベクトル（６４個の要素から成るベクト
ル：Ｙｃ）とみなすことにより、２次元８×８ＤＣＴは
ベクトルＸｃからベクトルＹｃへの線形１次変換とな
る。
【０００４】即ち、 ［Ｙｃ］＝［Ｍ］［Ｘｃ］ となる。但し、［Ｍ］は６４×６４定数行列である。
【０００５】そして、上述の先願においては、６４×６
４定数行列［Ｍ］を、 ［Ｍ］＝［Ｗ］［Ｖ］［ＴＳ］［Ｒ］［Ｌ］［Ｑ］／８ と行列分解できる点に着目して、演算量を減らす工夫を
提案している。但し、［Ｑ］、［Ｌ］、［Ｒ］、［Ｔ
Ｓ］、［Ｖ］、［Ｗ］は、それぞれ６４×６４定数行列
である。これら行列の詳細を図１３〜図１８に示す。
４定数行列［Ｍ］を、 ［Ｍ］＝［Ｗ］［Ｖ］［ＴＳ］［Ｒ］［Ｌ］［Ｑ］／８ と行列分解できる点に着目して、演算量を減らす工夫を
提案している。但し、［Ｑ］、［Ｌ］、［Ｒ］、［Ｔ
Ｓ］、［Ｖ］、［Ｗ］は、それぞれ６４×６４定数行列
である。これら行列の詳細を図１３〜図１８に示す。
【０００６】即ち、図１３は６４×６４定数行列［Ｑ］
の要素を示し、図１４は６４×６４定数行列［Ｌ］の要
素を示し、図１５は６４×６４定数行列［Ｒ］の要素を
示し、図１６は６４×６４定数行列［ＴＳ］の要素を示
し、図１７は６４×６４定数行列［Ｖ］の要素を示し、
図１８は６４×６４定数行列［Ｗ］の要素を示してい
る。
の要素を示し、図１４は６４×６４定数行列［Ｌ］の要
素を示し、図１５は６４×６４定数行列［Ｒ］の要素を
示し、図１６は６４×６４定数行列［ＴＳ］の要素を示
し、図１７は６４×６４定数行列［Ｖ］の要素を示し、
図１８は６４×６４定数行列［Ｗ］の要素を示してい
る。
【０００７】図中において、空白は０を、＋は１を、−
は（−１）を表しており、そして、 ａ＝−ｅ＝ｃｏｓ（π／１６） ｂ＝−ｆ＝ｃｏｓ（３π／１６） ｃ＝−ｇ＝ｃｏｓ（５π／１６） ｄ＝−ｈ＝ｃｏｓ（７π／１６） ｉ＝−ｊ＝ｃｏｓ（４π／１６） ｋ＝−ｍ＝ｃｏｓ（２π／１６） ｌ＝−ｎ＝ｃｏｓ（６π／１６） である。
は（−１）を表しており、そして、 ａ＝−ｅ＝ｃｏｓ（π／１６） ｂ＝−ｆ＝ｃｏｓ（３π／１６） ｃ＝−ｇ＝ｃｏｓ（５π／１６） ｄ＝−ｈ＝ｃｏｓ（７π／１６） ｉ＝−ｊ＝ｃｏｓ（４π／１６） ｋ＝−ｍ＝ｃｏｓ（２π／１６） ｌ＝−ｎ＝ｃｏｓ（６π／１６） である。
【０００８】即ち上述の先願において、具体的には、並
べ変え回路により定数行列［Ｑ］の演算を行い、係数が
１及び（−１）の４次内積演算回路にて定数行列［Ｌ］
の演算を行い、並べ変え回路により定数行列［Ｒ］の演
算を行い、係数が０、１及び（−１）の８次内積演算回
路にて定数行列［ＴＳ］の演算を行い、４次内積演算回
路にて定数行列［Ｖ］の演算を行い、並べ変え回路によ
り定数行列［Ｗ］の演算を行うことで、２次元８×８Ｄ
ＣＴの回路を構成していた。
べ変え回路により定数行列［Ｑ］の演算を行い、係数が
１及び（−１）の４次内積演算回路にて定数行列［Ｌ］
の演算を行い、並べ変え回路により定数行列［Ｒ］の演
算を行い、係数が０、１及び（−１）の８次内積演算回
路にて定数行列［ＴＳ］の演算を行い、４次内積演算回
路にて定数行列［Ｖ］の演算を行い、並べ変え回路によ
り定数行列［Ｗ］の演算を行うことで、２次元８×８Ｄ
ＣＴの回路を構成していた。
【０００９】また２次元８×８ＩＤＣＴは、周波数空間
上の８×８マトリクスの６４個の要素から実空間上の８
×８マトリクスの６４個の要素への変換である。さて、
この周波数空間上の８×８マトリクスの６４個の要素を
縦ベクトル（６４個の要素から成るベクトル：Ｙｃ）と
みなし、さらに、この実空間上の８×８マトリクスの６
４個の要素も縦ベクトル（６４個の要素から成るベクト
ル：Ｘｃ）とみなすことにより、２次元８×８ＩＤＣＴ
はベクトルＹｃからベクトルＸｃへの線形１次変換とな
る。即ち、 ［Ｘｃ］＝［ＩＭ］［Ｙｃ］ となる。但し、［ＩＭ］は６４×６４定数行列である。
上の８×８マトリクスの６４個の要素から実空間上の８
×８マトリクスの６４個の要素への変換である。さて、
この周波数空間上の８×８マトリクスの６４個の要素を
縦ベクトル（６４個の要素から成るベクトル：Ｙｃ）と
みなし、さらに、この実空間上の８×８マトリクスの６
４個の要素も縦ベクトル（６４個の要素から成るベクト
ル：Ｘｃ）とみなすことにより、２次元８×８ＩＤＣＴ
はベクトルＹｃからベクトルＸｃへの線形１次変換とな
る。即ち、 ［Ｘｃ］＝［ＩＭ］［Ｙｃ］ となる。但し、［ＩＭ］は６４×６４定数行列である。
【００１０】そして、上述の先願においては、６４×６
４定数行列［ＩＭ］を ［ＩＭ］＝ｔ［Ｑ］［Ｌ］ｔ［Ｒ］ｔ［ＴＳ］ｔ［Ｖ］
ｔ［Ｗ］／８ と行列分解できる点に着目して、演算量を減らす工夫を
提案している。但し、ｔ［Ｑ］は６４×６４定数行列
［Ｑ］の転置行列であり、ｔ［Ｒ］は６４×６４定数行
列［Ｒ］の転置行列であり、ｔ［ＴＳ］は６４×６４定
数行列［ＴＳ］の転置行列であり、ｔ［Ｖ］は６４×６
４定数行列［Ｖ］の転置行列であり、ｔ［Ｗ］は６４×
６４定数行列［Ｗ］の転置行列である。
４定数行列［ＩＭ］を ［ＩＭ］＝ｔ［Ｑ］［Ｌ］ｔ［Ｒ］ｔ［ＴＳ］ｔ［Ｖ］
ｔ［Ｗ］／８ と行列分解できる点に着目して、演算量を減らす工夫を
提案している。但し、ｔ［Ｑ］は６４×６４定数行列
［Ｑ］の転置行列であり、ｔ［Ｒ］は６４×６４定数行
列［Ｒ］の転置行列であり、ｔ［ＴＳ］は６４×６４定
数行列［ＴＳ］の転置行列であり、ｔ［Ｖ］は６４×６
４定数行列［Ｖ］の転置行列であり、ｔ［Ｗ］は６４×
６４定数行列［Ｗ］の転置行列である。
【００１１】即ち上述の先願において、具体的には、並
べ変え回路により定数行列ｔ［Ｗ］の演算を行い、４次
内積演算回路にて定数行列ｔ［Ｖ］の演算を行い、係数
が０、１及び（−１）の８次内積演算回路にて定数行列
ｔ［ＴＳ］の演算を行い、並べ変え回路により定数行列
ｔ［Ｒ］の演算を行い、係数が１及び（−１）の４次内
積演算回路にて定数行列［Ｌ］の演算を行い、並べ変え
回路により定数行列ｔ［Ｑ］の演算を行うことで、２次
元８×８ＩＤＣＴの回路を構成していた。
べ変え回路により定数行列ｔ［Ｗ］の演算を行い、４次
内積演算回路にて定数行列ｔ［Ｖ］の演算を行い、係数
が０、１及び（−１）の８次内積演算回路にて定数行列
ｔ［ＴＳ］の演算を行い、並べ変え回路により定数行列
ｔ［Ｒ］の演算を行い、係数が１及び（−１）の４次内
積演算回路にて定数行列［Ｌ］の演算を行い、並べ変え
回路により定数行列ｔ［Ｑ］の演算を行うことで、２次
元８×８ＩＤＣＴの回路を構成していた。
【００１２】さて、定数行列［ＴＳ］の演算は、６４個
の要素（Ａｉ）から成る縦ベクトル［Ａ］を入力とし
て、
の要素（Ａｉ）から成る縦ベクトル［Ａ］を入力とし
て、
【数１】 を計算して、６４個の要素（Ｂｉ）から成る縦ベクトル
［Ｂ］を出力する計算である。
［Ｂ］を出力する計算である。
【００１３】この計算は、上述の先願においては、８次
内積演算回路にて行っており、即ち、６４個のデータに
対してそれぞれ８次内積演算を計算するので、合計６４
×８＝５１２回もの加減算を行わなくてはいけなかっ
た。
内積演算回路にて行っており、即ち、６４個のデータに
対してそれぞれ８次内積演算を計算するので、合計６４
×８＝５１２回もの加減算を行わなくてはいけなかっ
た。
【００１４】また、定数行列ｔ［ＴＳ］の演算は、６４
個の要素（Ｃｉ）から成る縦ベクトル［Ｃ］を入力とし
て、
個の要素（Ｃｉ）から成る縦ベクトル［Ｃ］を入力とし
て、
【数２】 を計算して、６４個の要素（Ｄｉ）から成る縦ベクトル
［Ｄ］を出力する計算である。
［Ｄ］を出力する計算である。
【００１５】この計算は、上述の先願においては、８次
内積演算回路にて行っており、即ち、６４個のデータに
対してそれぞれ８次内積演算を計算するので、合計６４
×８＝５１２回もの加減算を行わなくてはいけなかっ
た。
内積演算回路にて行っており、即ち、６４個のデータに
対してそれぞれ８次内積演算を計算するので、合計６４
×８＝５１２回もの加減算を行わなくてはいけなかっ
た。
【００１６】さらに、定数行列［Ｌ］の演算は、６４個
の要素（Ｅｉ）から成る縦ベクトル［Ｅ］を入力とし
て、
の要素（Ｅｉ）から成る縦ベクトル［Ｅ］を入力とし
て、
【数３】 を計算して、６４個の要素（Ｆｉ）から成る縦ベクトル
［Ｆ］を出力する計算である。
［Ｆ］を出力する計算である。
【００１７】この計算は、上述の先願においては、４次
内積演算回路にて行っており、即ち、６４個のデータに
対してそれぞれ４次内積演算を計算するので、合計６４
×４＝２５６回もの加減算を行わなくてはいけなかっ
た。
内積演算回路にて行っており、即ち、６４個のデータに
対してそれぞれ４次内積演算を計算するので、合計６４
×４＝２５６回もの加減算を行わなくてはいけなかっ
た。
【００１８】
【発明が解決しようとする課題】解決しようとする問題
点は、例えば上述の定数行列［ＴＳ］及びｔ［ＴＳ］の
演算において、それぞれ５１２回もの加減算を行わなく
てはいけなく、そのために演算量が多くなり過ぎていた
というものである。また、上述の定数行列［Ｌ］の演算
において、２５６回もの加減算を行わなくてはいけな
く、そのために演算量が多くなり過ぎていたというもの
である。
点は、例えば上述の定数行列［ＴＳ］及びｔ［ＴＳ］の
演算において、それぞれ５１２回もの加減算を行わなく
てはいけなく、そのために演算量が多くなり過ぎていた
というものである。また、上述の定数行列［Ｌ］の演算
において、２５６回もの加減算を行わなくてはいけな
く、そのために演算量が多くなり過ぎていたというもの
である。
【００１９】
【課題を解決するための手段】本発明による第１の手段
は、入力ベクトルを入力（要素Ａ１〜Ａ１６）し、要素
が０、１及び（−１）より成る定数行列を乗算して、そ
の出力結果を出力ベクトル（要素Ｂ１〜Ｂ１６）として
取り出す行列データ乗算方法において、上記定数行列
を、要素が０、１及び（−１）より成る複数の定数行列
に行列分解（［ＴＳ］＝［ＴＳＡ］・［ＴＳＢ］・［Ｔ
ＳＣ］）し、上記行列分解された各定数行列との乗算を
加減算（加減算器１1 〜１16、２1 〜２16、３1 〜
３16）を用いて行っていくことを特徴とする行列データ
乗算方法である。
は、入力ベクトルを入力（要素Ａ１〜Ａ１６）し、要素
が０、１及び（−１）より成る定数行列を乗算して、そ
の出力結果を出力ベクトル（要素Ｂ１〜Ｂ１６）として
取り出す行列データ乗算方法において、上記定数行列
を、要素が０、１及び（−１）より成る複数の定数行列
に行列分解（［ＴＳ］＝［ＴＳＡ］・［ＴＳＢ］・［Ｔ
ＳＣ］）し、上記行列分解された各定数行列との乗算を
加減算（加減算器１1 〜１16、２1 〜２16、３1 〜
３16）を用いて行っていくことを特徴とする行列データ
乗算方法である。
【００２０】本発明による第２の手段は、上記行列分解
された複数の定数行列は、それぞれ各行各列における０
でない要素が２つ以下である定数行列であることを特徴
とする第１の手段記載の行列データ乗算方法である。
された複数の定数行列は、それぞれ各行各列における０
でない要素が２つ以下である定数行列であることを特徴
とする第１の手段記載の行列データ乗算方法である。
【００２１】本発明による第３の手段は、入力ベクトル
（要素Ａ１〜Ａ１６）を入力し、要素が０、１及び（−
１）より成る定数行列を乗算して、その出力結果を出力
ベクトル（要素Ｂ１〜Ｂ１６）として取り出す行列デー
タ乗算装置において、上記定数行列を、要素が０、１及
び（−１）より成る複数の定数行列に行列分解（［Ｔ
Ｓ］＝［ＴＳＡ］・［ＴＳＢ］・［ＴＳＣ］）し、上記
行列分解された各定数行列との乗算を加減算回路（加減
算器１1 〜１16、２1 〜２16、３1 〜３16）を用いて行
っていくことを特徴とする行列データ乗算装置である。
（要素Ａ１〜Ａ１６）を入力し、要素が０、１及び（−
１）より成る定数行列を乗算して、その出力結果を出力
ベクトル（要素Ｂ１〜Ｂ１６）として取り出す行列デー
タ乗算装置において、上記定数行列を、要素が０、１及
び（−１）より成る複数の定数行列に行列分解（［Ｔ
Ｓ］＝［ＴＳＡ］・［ＴＳＢ］・［ＴＳＣ］）し、上記
行列分解された各定数行列との乗算を加減算回路（加減
算器１1 〜１16、２1 〜２16、３1 〜３16）を用いて行
っていくことを特徴とする行列データ乗算装置である。
【００２２】本発明による第４の手段は、上記行列分解
された複数の定数行列は、それぞれ各行各列における０
でない要素が２つ以下である定数行列であり、上記加減
算回路は、２入力の加減算回路であることを特徴とする
第３の手段記載の行列データ乗算装置である。
された複数の定数行列は、それぞれ各行各列における０
でない要素が２つ以下である定数行列であり、上記加減
算回路は、２入力の加減算回路であることを特徴とする
第３の手段記載の行列データ乗算装置である。
【００２３】
【作用】これによれば、６４×６４定数行列［ＴＳ］
を、各要素が０、１及び（−１）の３つの行列に行列分
解し、その行列に対応した計算を行わせる回路構成にす
ることにより、演算量を従来の５１２回よりも減らすこ
とができる。また、６４×６４定数行列ｔ［ＴＳ］を、
各要素が０、１及び（−１）の３つの行列に行列分解
し、その行列に対応した計算を行わせる回路構成にする
ことにより、演算量を従来の５１２回よりも減らすこと
ができる。さらに、６４×６４定数行列［Ｌ］を、各要
素が０、１及び（−１）の２つの行列に行列分解し、そ
の行列に対応した計算を行わせる回路構成にすることに
より、演算量を従来の２５６回よりも減らすことができ
る。
を、各要素が０、１及び（−１）の３つの行列に行列分
解し、その行列に対応した計算を行わせる回路構成にす
ることにより、演算量を従来の５１２回よりも減らすこ
とができる。また、６４×６４定数行列ｔ［ＴＳ］を、
各要素が０、１及び（−１）の３つの行列に行列分解
し、その行列に対応した計算を行わせる回路構成にする
ことにより、演算量を従来の５１２回よりも減らすこと
ができる。さらに、６４×６４定数行列［Ｌ］を、各要
素が０、１及び（−１）の２つの行列に行列分解し、そ
の行列に対応した計算を行わせる回路構成にすることに
より、演算量を従来の２５６回よりも減らすことができ
る。
【００２４】
【実施例】本発明（第１の実施例）においては、図１６
の６４×６４定数行列［ＴＳ］を、例えば図４に示す６
４×６４定数行列［ＴＳＣ］、図５に示す６４×６４定
数行列［ＴＳＢ］、図６に示す６４×６４定数行列［Ｔ
ＳＡ］の３つの行列に分解できる点に着目している。
の６４×６４定数行列［ＴＳ］を、例えば図４に示す６
４×６４定数行列［ＴＳＣ］、図５に示す６４×６４定
数行列［ＴＳＢ］、図６に示す６４×６４定数行列［Ｔ
ＳＡ］の３つの行列に分解できる点に着目している。
【００２５】即ち、 ［ＴＳ］＝［ＴＳＡ］・［ＴＳＢ］・［ＴＳＣ］ である。
【００２６】定数行列［ＴＳＡ］、定数行列［ＴＳ
Ｂ］、定数行列［ＴＳＣ］の要素は、全て係数が０、１
及び（−１）である。そして、各行各列における０でな
い要素は２つ以下である。係数が０であるものは計算を
せず、係数が１であるものは加算により、係数が（−
１）であるものは減算により、計算できる。従って、図
１、図２、図３に示す構成で計算をしていくことが出来
る。
Ｂ］、定数行列［ＴＳＣ］の要素は、全て係数が０、１
及び（−１）である。そして、各行各列における０でな
い要素は２つ以下である。係数が０であるものは計算を
せず、係数が１であるものは加算により、係数が（−
１）であるものは減算により、計算できる。従って、図
１、図２、図３に示す構成で計算をしていくことが出来
る。
【００２７】そこで図１、図２、図３は、本発明の一実
施例を示したものである。
施例を示したものである。
【００２８】図１において、要素Ａ１〜Ａ１６が入力さ
れる第１段目の加減算（加減算器１ 1 〜１16）により、
定数行列［ＴＳＣ］の１〜１６行目の計算が行われる。
この第１段目の加減算出力が図示のように所定の配列で
入力される第２段目の加減算（加減算器２1 〜２16）に
より、定数行列［ＴＳＢ］の１〜１６行目の計算が行わ
れる。そして第２段目の加減算出力が図示のように所定
の配列で入力される第３段目の加減算（加減算器３1 〜
３16）により、定数行列［ＴＳＡ］の１〜１６行目の計
算が行われる。これによって、第１〜３段目の加減算全
体で、定数行列［ＴＳ］の１〜１６行目の計算が行われ
て、要素Ｂ１〜Ｂ１６が出力される。
れる第１段目の加減算（加減算器１ 1 〜１16）により、
定数行列［ＴＳＣ］の１〜１６行目の計算が行われる。
この第１段目の加減算出力が図示のように所定の配列で
入力される第２段目の加減算（加減算器２1 〜２16）に
より、定数行列［ＴＳＢ］の１〜１６行目の計算が行わ
れる。そして第２段目の加減算出力が図示のように所定
の配列で入力される第３段目の加減算（加減算器３1 〜
３16）により、定数行列［ＴＳＡ］の１〜１６行目の計
算が行われる。これによって、第１〜３段目の加減算全
体で、定数行列［ＴＳ］の１〜１６行目の計算が行われ
て、要素Ｂ１〜Ｂ１６が出力される。
【００２９】この図１における加減算の数は、４８回で
ある。
ある。
【００３０】図２において、要素Ａ１７〜Ａ３２が入力
される第１段目の加減算（加減算器１17〜１32）によ
り、定数行列［ＴＳＣ］の１７〜３２行目の計算が行わ
れる。この第１段目の加減算出力が図示のように所定の
配列で入力される第２段目の加減算（加減算器２17〜２
32）により、定数行列［ＴＳＢ］の１７〜３２行目の計
算が行われる。そして第２段目の加減算出力が図示のよ
うに所定の配列で入力される第３段目の加減算（加減算
器３17〜３32）により、定数行列［ＴＳＡ］の１７〜３
２行目の計算が行われる。これによって、第１〜３段目
の加減算全体で、定数行列［ＴＳ］の１７〜３２行目の
計算が行われて、要素Ｂ１７〜Ｂ３２が出力される。
される第１段目の加減算（加減算器１17〜１32）によ
り、定数行列［ＴＳＣ］の１７〜３２行目の計算が行わ
れる。この第１段目の加減算出力が図示のように所定の
配列で入力される第２段目の加減算（加減算器２17〜２
32）により、定数行列［ＴＳＢ］の１７〜３２行目の計
算が行われる。そして第２段目の加減算出力が図示のよ
うに所定の配列で入力される第３段目の加減算（加減算
器３17〜３32）により、定数行列［ＴＳＡ］の１７〜３
２行目の計算が行われる。これによって、第１〜３段目
の加減算全体で、定数行列［ＴＳ］の１７〜３２行目の
計算が行われて、要素Ｂ１７〜Ｂ３２が出力される。
【００３１】図２における加減算の数は、４８回であ
る。
る。
【００３２】定数行列［ＴＳ］の３３〜４８行目の計算
は、定数行列［ＴＳ］の１７〜３２行目である図２と全
く同じであり、その詳細図を省略する。これは、定数行
列［ＴＳ］、定数行列［ＴＳＡ］、定数行列［ＴＳ
Ｂ］、定数行列［ＴＳＣ］のそれぞれの１７〜３２行目
と３３〜４８行目の要素（Ａ３３〜Ａ４８、Ｂ３３〜Ｂ
４８）が同じだからである。
は、定数行列［ＴＳ］の１７〜３２行目である図２と全
く同じであり、その詳細図を省略する。これは、定数行
列［ＴＳ］、定数行列［ＴＳＡ］、定数行列［ＴＳ
Ｂ］、定数行列［ＴＳＣ］のそれぞれの１７〜３２行目
と３３〜４８行目の要素（Ａ３３〜Ａ４８、Ｂ３３〜Ｂ
４８）が同じだからである。
【００３３】図３において、要素Ａ４９〜Ａ６４が入力
される第１段目の加減算（加減算器１49〜１64）によ
り、定数行列［ＴＳＣ］の４９〜６４行目の計算が行わ
れる。この第１段目の加減算出力が図示のように所定の
配列で入力される第２段目の加減算（加減算器２49〜２
64）により、定数行列［ＴＳＢ］の４９〜６４行目の計
算が行われる。そして第２段目の加減算出力が図示のよ
うに所定の配列で入力される第３段目の加減算（加減算
器３49〜３64）により、定数行列［ＴＳＡ］の４９〜６
４行目の計算が行われる。これによって、第１〜３段目
の加減算全体で、定数行列［ＴＳ］の４９〜６４行目の
計算が行われて、要素Ｂ４９〜Ｂ６４が出力される。
される第１段目の加減算（加減算器１49〜１64）によ
り、定数行列［ＴＳＣ］の４９〜６４行目の計算が行わ
れる。この第１段目の加減算出力が図示のように所定の
配列で入力される第２段目の加減算（加減算器２49〜２
64）により、定数行列［ＴＳＢ］の４９〜６４行目の計
算が行われる。そして第２段目の加減算出力が図示のよ
うに所定の配列で入力される第３段目の加減算（加減算
器３49〜３64）により、定数行列［ＴＳＡ］の４９〜６
４行目の計算が行われる。これによって、第１〜３段目
の加減算全体で、定数行列［ＴＳ］の４９〜６４行目の
計算が行われて、要素Ｂ４９〜Ｂ６４が出力される。
【００３４】図３における加減算の数は、４６回であ
る。
る。
【００３５】かくして、６４×６４定数行列［ＴＳ］の
演算に必要な加減算の総数は、４８＋４８＋４８＋４６
＝１９０回である。すなわち従来、定数行列［ＴＳ］の
演算において５１２回もの加減算を行わなくてはいけな
かったのに対し、本発明においては、たったの１９０回
で済み、演算量を減らすことができた。
演算に必要な加減算の総数は、４８＋４８＋４８＋４６
＝１９０回である。すなわち従来、定数行列［ＴＳ］の
演算において５１２回もの加減算を行わなくてはいけな
かったのに対し、本発明においては、たったの１９０回
で済み、演算量を減らすことができた。
【００３６】さらに、本発明（第２の実施例）において
は、６４×６４定数行列ｔ［ＴＳ］を 例えば６４×６
４定数行列ｔ［ＴＳＡ］、６４×６４定数行列ｔ［ＴＳ
Ｂ］、６４×６４定数行列ｔ［ＴＳＣ］の３つの行列に
分解できる点に着目している。（但し、ｔ［ＴＳ］、ｔ
［ＴＳＡ］、ｔ［ＴＳＢ］、ｔ［ＴＳＣ］は、それぞ
れ、［ＴＳ］、［ＴＳＡ］、［ＴＳＢ］、［ＴＳＣ］の
転置行列である。）
は、６４×６４定数行列ｔ［ＴＳ］を 例えば６４×６
４定数行列ｔ［ＴＳＡ］、６４×６４定数行列ｔ［ＴＳ
Ｂ］、６４×６４定数行列ｔ［ＴＳＣ］の３つの行列に
分解できる点に着目している。（但し、ｔ［ＴＳ］、ｔ
［ＴＳＡ］、ｔ［ＴＳＢ］、ｔ［ＴＳＣ］は、それぞ
れ、［ＴＳ］、［ＴＳＡ］、［ＴＳＢ］、［ＴＳＣ］の
転置行列である。）
【００３７】即ち、 ｔ［ＴＳ］＝ｔ［ＴＳＣ］・ｔ［ＴＳＢ］・ｔ［ＴＳ
Ａ］ である。
Ａ］ である。
【００３８】定数行列ｔ［ＴＳＡ］、定数行列ｔ［ＴＳ
Ｂ］、定数行列ｔ［ＴＳＣ］の要素は、全て係数が０、
１及び（−１）である。そして、各行各列における０で
ない要素は２つ以下である。係数が０であるものは計算
をせず、係数が１であるものは加算により、係数が（−
１）であるものは減算により、計算できる。従って、図
７、図８、図９に示す構成で計算をしていくことが出来
る。
Ｂ］、定数行列ｔ［ＴＳＣ］の要素は、全て係数が０、
１及び（−１）である。そして、各行各列における０で
ない要素は２つ以下である。係数が０であるものは計算
をせず、係数が１であるものは加算により、係数が（−
１）であるものは減算により、計算できる。従って、図
７、図８、図９に示す構成で計算をしていくことが出来
る。
【００３９】図７において、要素Ｃ１〜Ｃ１６が入力さ
れる第１段目の加減算（加減算器４ 1 〜４16）により、
定数行列ｔ［ＴＳＡ］の１〜１６行目の計算が行われ
る。この第１段目の加減算出力が図示のように所定の配
列で入力される第２段目の加減算（加減算器５1 〜
５16）により、定数行列ｔ［ＴＳＢ］の１〜１６行目の
計算が行われる。そして第２段目の加減算出力が図示の
ように所定の配列で入力される第３段目の加減算（加減
算器６1 〜６16）により、定数行列ｔ［ＴＳＣ］の１〜
１６行目の計算が行われる。これによって、第１〜３段
目の加減算全体で、定数行列ｔ［ＴＳ］の１〜１６行目
の計算が行われて、要素Ｄ１〜Ｄ１６が出力される。
れる第１段目の加減算（加減算器４ 1 〜４16）により、
定数行列ｔ［ＴＳＡ］の１〜１６行目の計算が行われ
る。この第１段目の加減算出力が図示のように所定の配
列で入力される第２段目の加減算（加減算器５1 〜
５16）により、定数行列ｔ［ＴＳＢ］の１〜１６行目の
計算が行われる。そして第２段目の加減算出力が図示の
ように所定の配列で入力される第３段目の加減算（加減
算器６1 〜６16）により、定数行列ｔ［ＴＳＣ］の１〜
１６行目の計算が行われる。これによって、第１〜３段
目の加減算全体で、定数行列ｔ［ＴＳ］の１〜１６行目
の計算が行われて、要素Ｄ１〜Ｄ１６が出力される。
【００４０】図７における加減算の数は、４８回であ
る。
る。
【００４１】図８において、要素Ｃ１７〜Ｃ３２が入力
される第１段目の加減算（加減算器４17〜４32）によ
り、定数行列ｔ［ＴＳＡ］の１７〜３２行目の計算が行
われる。この第１段目の加減算出力が図示のように所定
の配列で入力される第２段目の加減算（加減算器５17〜
５32）により、定数行列ｔ［ＴＳＢ］の１７〜３２行目
の計算が行われる。そして第２段目の加減算出力が図示
のように所定の配列で入力される第３段目の加減算（加
減算器６17〜６32）により、定数行列ｔ［ＴＳＣ］の１
７〜３２行目の計算が行われる。これによって、第１〜
３段目の加減算全体で、定数行列ｔ［ＴＳ］の１７〜３
２行目の計算が行われて、要素Ｄ１７〜Ｄ３２が出力さ
れる。
される第１段目の加減算（加減算器４17〜４32）によ
り、定数行列ｔ［ＴＳＡ］の１７〜３２行目の計算が行
われる。この第１段目の加減算出力が図示のように所定
の配列で入力される第２段目の加減算（加減算器５17〜
５32）により、定数行列ｔ［ＴＳＢ］の１７〜３２行目
の計算が行われる。そして第２段目の加減算出力が図示
のように所定の配列で入力される第３段目の加減算（加
減算器６17〜６32）により、定数行列ｔ［ＴＳＣ］の１
７〜３２行目の計算が行われる。これによって、第１〜
３段目の加減算全体で、定数行列ｔ［ＴＳ］の１７〜３
２行目の計算が行われて、要素Ｄ１７〜Ｄ３２が出力さ
れる。
【００４２】図８における加減算の数は、４８回であ
る。
る。
【００４３】定数行列ｔ［ＴＳ］の３３〜４８行目の計
算は、定数行列ｔ［ＴＳ］の１７〜３２行目である図８
と全く同じであり、その詳細図を省略する。これは、定
数行列ｔ［ＴＳ］、定数行列ｔ［ＴＳＡ］、定数行列ｔ
［ＴＳＢ］、定数行列ｔ［ＴＳＣ］のそれぞれの１７〜
３２行目と３３〜４８行目の要素（Ｃ３３〜Ｃ４８、Ｄ
３３〜Ｄ４８）が同じだからである。
算は、定数行列ｔ［ＴＳ］の１７〜３２行目である図８
と全く同じであり、その詳細図を省略する。これは、定
数行列ｔ［ＴＳ］、定数行列ｔ［ＴＳＡ］、定数行列ｔ
［ＴＳＢ］、定数行列ｔ［ＴＳＣ］のそれぞれの１７〜
３２行目と３３〜４８行目の要素（Ｃ３３〜Ｃ４８、Ｄ
３３〜Ｄ４８）が同じだからである。
【００４４】図９において、要素Ｃ４９〜Ｃ６４が入力
される第１段目の加減算（加減算器４49〜４64）によ
り、定数行列ｔ［ＴＳＡ］の４９〜６４行目の計算が行
われる。この第１段目の加減算出力が図示のように所定
の配列で入力される第２段目の加減算（加減算器５49〜
５64）により、定数行列ｔ［ＴＳＢ］の４９〜６４行目
の計算が行われる。そして第２段目の加減算出力が図示
のように所定の配列で入力される第３段目の加減算（加
減算器６49〜６64）により、定数行列ｔ［ＴＳＣ］の４
９〜６４行目の計算が行われる。これによって、第１〜
３段目の加減算全体で、定数行列ｔ［ＴＳ］の４９〜６
４行目の計算が行われて、要素Ｄ４９〜Ｄ６４が出力さ
れる。
される第１段目の加減算（加減算器４49〜４64）によ
り、定数行列ｔ［ＴＳＡ］の４９〜６４行目の計算が行
われる。この第１段目の加減算出力が図示のように所定
の配列で入力される第２段目の加減算（加減算器５49〜
５64）により、定数行列ｔ［ＴＳＢ］の４９〜６４行目
の計算が行われる。そして第２段目の加減算出力が図示
のように所定の配列で入力される第３段目の加減算（加
減算器６49〜６64）により、定数行列ｔ［ＴＳＣ］の４
９〜６４行目の計算が行われる。これによって、第１〜
３段目の加減算全体で、定数行列ｔ［ＴＳ］の４９〜６
４行目の計算が行われて、要素Ｄ４９〜Ｄ６４が出力さ
れる。
【００４５】図９における加減算の数は、４６回であ
る。
る。
【００４６】かくして、６４×６４定数行列ｔ［ＴＳ］
の演算に必要な加減算の総数は、４８＋４８＋４８＋４
６＝１９０回である。
の演算に必要な加減算の総数は、４８＋４８＋４８＋４
６＝１９０回である。
【００４７】従来、定数行列ｔ［ＴＳ］の演算において
５１２回もの加減算を行わなくてはいけなかったのに対
し、本発明においては、たったの１９０回で済み、演算
量を減らすことができた。
５１２回もの加減算を行わなくてはいけなかったのに対
し、本発明においては、たったの１９０回で済み、演算
量を減らすことができた。
【００４８】そして、本発明（第３の実施例）において
は、図１４の６４×６４定数行列［Ｌ］を、例えば図１
１に示す６４×６４定数行列［ＬＢ］、図１２に示す６
４×６４定数行列［ＬＡ］の２つの行列に分解できる点
に着目している。
は、図１４の６４×６４定数行列［Ｌ］を、例えば図１
１に示す６４×６４定数行列［ＬＢ］、図１２に示す６
４×６４定数行列［ＬＡ］の２つの行列に分解できる点
に着目している。
【００４９】即ち、 ［Ｌ］＝［ＬＡ］・［ＬＢ］ である。
【００５０】定数行列［ＬＡ］、定数行列［ＬＢ］の要
素は、全て係数が０、１及び（−１）である。そして、
各行各列における０でない要素は２つである。係数が０
であるものは計算をせず、係数が１であるものは加算に
より、係数が（−１）であるものは減算により、計算で
きる。従って、図１０に示す構成で計算をしていくこと
が出来る。
素は、全て係数が０、１及び（−１）である。そして、
各行各列における０でない要素は２つである。係数が０
であるものは計算をせず、係数が１であるものは加算に
より、係数が（−１）であるものは減算により、計算で
きる。従って、図１０に示す構成で計算をしていくこと
が出来る。
【００５１】図１０は、本発明のその他の実施例を示し
たものである。
たものである。
【００５２】図１０において、要素Ｅ１〜Ｅ４が入力さ
れる第１段目の加減算（加減算器７ 1 〜７4 ）により、
定数行列［ＬＢ］の１〜４行目の計算が行われる。この
第１段目の加減算出力が図示のように所定の配列で入力
される第２段目の加減算（加減算器８1 〜８4 ）によ
り、定数行列［ＬＡ］の１〜４行目の計算が行われる。
これによって、第１〜２段目の加減算全体で、定数行列
［Ｌ］の１〜４行目の計算が行われて、要素Ｆ１〜Ｆ４
が出力される。
れる第１段目の加減算（加減算器７ 1 〜７4 ）により、
定数行列［ＬＢ］の１〜４行目の計算が行われる。この
第１段目の加減算出力が図示のように所定の配列で入力
される第２段目の加減算（加減算器８1 〜８4 ）によ
り、定数行列［ＬＡ］の１〜４行目の計算が行われる。
これによって、第１〜２段目の加減算全体で、定数行列
［Ｌ］の１〜４行目の計算が行われて、要素Ｆ１〜Ｆ４
が出力される。
【００５３】図１０における加減算の数は、８回であ
る。
る。
【００５４】定数行列［Ｌ］の４ｍ＋１〜４ｍ＋４（ｍ
＝１、２、．．．、１５）行目の計算は、定数行列
［Ｌ］の１〜４行目である図１０と全く同じであり、そ
の詳細図を省略する。これは、定数行列［Ｌ］、定数行
列［ＬＡ］、定数行列［ＬＢ］のそれぞれの１〜４行目
と４ｍ＋１〜４ｍ＋４行目の要素（Ｅ４ｍ＋１〜Ｅ４ｍ
＋４、Ｆ４ｍ＋１〜Ｆ４ｍ＋４）が同じだからである。
＝１、２、．．．、１５）行目の計算は、定数行列
［Ｌ］の１〜４行目である図１０と全く同じであり、そ
の詳細図を省略する。これは、定数行列［Ｌ］、定数行
列［ＬＡ］、定数行列［ＬＢ］のそれぞれの１〜４行目
と４ｍ＋１〜４ｍ＋４行目の要素（Ｅ４ｍ＋１〜Ｅ４ｍ
＋４、Ｆ４ｍ＋１〜Ｆ４ｍ＋４）が同じだからである。
【００５５】かくして、６４×６４定数行列［Ｌ］の演
算に必要な加減算の総数は、８×１６＝１２８回であ
る。
算に必要な加減算の総数は、８×１６＝１２８回であ
る。
【００５６】従来、定数行列［Ｌ］の演算において２５
６回もの加減算を行わなくてはいけなかったのに対し、
本発明においては、たったの１２８回で済み、演算量を
減らすことができた。
６回もの加減算を行わなくてはいけなかったのに対し、
本発明においては、たったの１２８回で済み、演算量を
減らすことができた。
【００５７】
【発明の効果】この発明によれば、６４×６４定数行列
［ＴＳ］を、各要素が０、１及び（−１）の３つの行列
に行列分解し、その行列に対応した計算を行わせる回路
構成にすることにより、演算量を従来の５１２回よりも
減らすことができるようになった。また、６４×６４定
数行列ｔ［ＴＳ］を、各要素が０、１及び（−１）の３
つの行列に行列分解し、その行列に対応した計算を行わ
せる回路構成にすることにより、演算量を従来の５１２
回よりも減らすことができるようになった。さらに、６
４×６４定数行列［Ｌ］を、各要素が０、１及び（−
１）の２つの行列に行列分解し、その行列に対応した計
算を行わせる回路構成にすることにより、演算量を従来
の２５６回よりも減らすことができるようになった。
［ＴＳ］を、各要素が０、１及び（−１）の３つの行列
に行列分解し、その行列に対応した計算を行わせる回路
構成にすることにより、演算量を従来の５１２回よりも
減らすことができるようになった。また、６４×６４定
数行列ｔ［ＴＳ］を、各要素が０、１及び（−１）の３
つの行列に行列分解し、その行列に対応した計算を行わ
せる回路構成にすることにより、演算量を従来の５１２
回よりも減らすことができるようになった。さらに、６
４×６４定数行列［Ｌ］を、各要素が０、１及び（−
１）の２つの行列に行列分解し、その行列に対応した計
算を行わせる回路構成にすることにより、演算量を従来
の２５６回よりも減らすことができるようになった。
【図１】本発明による行列データ乗算装置の第１の実施
例の一部分の構成図である。
例の一部分の構成図である。
【図２】本発明による行列データ乗算装置の第１の実施
例の他の部分の構成図である。
例の他の部分の構成図である。
【図３】本発明による行列データ乗算装置の第１の実施
例のさらに他の部分の構成図である。
例のさらに他の部分の構成図である。
【図４】第１の実施例の説明に用いる定数行列［ＴＳ
Ｃ］の図である。
Ｃ］の図である。
【図５】第１の実施例の説明に用いる定数行列［ＴＳ
Ｂ］の図である。
Ｂ］の図である。
【図６】第１の実施例の説明に用いる定数行列［ＴＳ
Ａ］の図である。
Ａ］の図である。
【図７】本発明による行列データ乗算装置の第２の実施
例の一部分の構成図である。
例の一部分の構成図である。
【図８】本発明による行列データ乗算装置の第２の実施
例の他の部分の構成図である。
例の他の部分の構成図である。
【図９】本発明による行列データ乗算装置の第２の実施
例のさらに他の部分の構成図である。
例のさらに他の部分の構成図である。
【図１０】本発明による行列データ乗算装置の第３の実
施例の一部分の構成図である。
施例の一部分の構成図である。
【図１１】第３の実施例の説明に用いる定数行列［Ｌ
Ｂ］の図である。
Ｂ］の図である。
【図１２】第３の実施例の説明に用いる定数行列［Ｌ
Ａ］の図である。
Ａ］の図である。
【図１３】２次元８×８ＤＣＴの計算を行うための定数
行列［Ｑ］の図である。
行列［Ｑ］の図である。
【図１４】２次元８×８ＤＣＴの計算を行うための定数
行列［Ｌ］の図である。
行列［Ｌ］の図である。
【図１５】２次元８×８ＤＣＴの計算を行うための定数
行列［Ｒ］の図である。
行列［Ｒ］の図である。
【図１６】２次元８×８ＤＣＴの計算を行うための定数
行列［ＴＳ］の図である。
行列［ＴＳ］の図である。
【図１７】２次元８×８ＤＣＴの計算を行うための定数
行列［Ｖ］の図である。
行列［Ｖ］の図である。
【図１８】２次元８×８ＤＣＴの計算を行うための定数
行列［Ｗ］の図である。
行列［Ｗ］の図である。
Ａ１〜Ａ１６ 入力要素 Ｂ１〜Ｂ１６ 出力要素 １1 〜１16 第１段目の加減算器 ２1 〜２16 第２段目の加減算器 ３1 〜３16 第３段目の加減算器
Claims (4)
- 【請求項１】 入力ベクトルを入力し、要素が０、１及
び（−１）より成る定数行列を乗算して、その出力結果
を出力ベクトルとして取り出す行列データ乗算方法にお
いて、 上記定数行列を、要素が０、１及び（−１）より成る複
数の定数行列に行列分解し、 上記行列分解された各定数行列との乗算を加減算を用い
て行っていくことを特徴とする行列データ乗算方法。 - 【請求項２】 上記行列分解された複数の定数行列は、
それぞれ各行各列における０でない要素が２つ以下であ
る定数行列であることを特徴とする請求項１記載の行列
データ乗算方法。 - 【請求項３】 入力ベクトルを入力し、要素が０、１及
び（−１）より成る定数行列を乗算して、その出力結果
を出力ベクトルとして取り出す行列データ乗算装置にお
いて、 上記定数行列を、要素が０、１及び（−１）より成る複
数の定数行列に行列分解し、 上記行列分解された各定数行列との乗算を加減算回路を
用いて行っていくことを特徴とする行列データ乗算装
置。 - 【請求項４】 上記行列分解された複数の定数行列は、
それぞれ各行各列における０でない要素が２つ以下であ
る定数行列であり、 上記加減算回路は、２入力の加減算回路であることを特
徴とする請求項３記載の行列データ乗算装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30402892A JPH06149862A (ja) | 1992-11-13 | 1992-11-13 | 行列データ乗算方法及び行列データ乗算装置 |
| US08/150,371 US5933361A (en) | 1992-11-13 | 1993-11-10 | Method of and apparatus for multiplying matrix data |
| US09/197,508 US6006246A (en) | 1992-11-13 | 1998-11-23 | Method of and apparatus for multiplying matrix data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30402892A JPH06149862A (ja) | 1992-11-13 | 1992-11-13 | 行列データ乗算方法及び行列データ乗算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149862A true JPH06149862A (ja) | 1994-05-31 |
Family
ID=17928200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30402892A Pending JPH06149862A (ja) | 1992-11-13 | 1992-11-13 | 行列データ乗算方法及び行列データ乗算装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5933361A (ja) |
| JP (1) | JPH06149862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102022794B1 (ko) * | 2018-03-23 | 2019-09-18 | 포항공과대학교 산학협력단 | 데이터 압축방법 및 이를 수행하기 위한 데이터 압축장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0213242D0 (en) * | 2002-06-07 | 2002-07-17 | Koninkl Philips Electronics Nv | AES MixColumn transform |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2625973C3 (de) * | 1976-06-10 | 1981-12-24 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und Anordnung zur redundanzvermindernden Transformation von Bildern |
| US4293920A (en) * | 1979-09-04 | 1981-10-06 | Merola Pasquale A | Two-dimensional transform processor |
| US4481605A (en) * | 1982-03-05 | 1984-11-06 | Sperry Corporation | Display vector generator utilizing sine/cosine accumulation |
| DE3482627D1 (de) * | 1983-04-11 | 1990-08-09 | Nec Corp | Orthogonale transformation und geraet zu ihrer durchfuehrung. |
| US4621337A (en) * | 1983-08-11 | 1986-11-04 | Eastman Kodak Company | Transformation circuit for implementing a collapsed Walsh-Hadamard transform |
| FR2582424B1 (fr) * | 1985-05-22 | 1989-06-30 | Guichard Jacques | Circuit de calcul rapide de la transformee en cosinus, directe ou inverse, d'un signal discret |
| US4829465A (en) * | 1986-06-19 | 1989-05-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | High speed cosine transform |
| US4866653A (en) * | 1986-08-04 | 1989-09-12 | Ulrich Kulisch | Circuitry for generating sums, especially scalar products |
| US4791598A (en) * | 1987-03-24 | 1988-12-13 | Bell Communications Research, Inc. | Two-dimensional discrete cosine transform processor |
| GB8713455D0 (en) * | 1987-06-09 | 1987-07-15 | Sony Corp | Television standards converters |
| US4914615A (en) * | 1987-09-04 | 1990-04-03 | At&T Bell Laboratories | Calculator of matrix products |
| US5054103A (en) * | 1987-09-24 | 1991-10-01 | Matsushita Electric Works, Ltd. | Picture encoding system |
| US5001663A (en) * | 1989-05-03 | 1991-03-19 | Eastman Kodak Company | Programmable digital circuit for performing a matrix multiplication |
| US5008848A (en) * | 1989-05-30 | 1991-04-16 | North American Philips Corporation | Circuit for performing S-transform |
| IT8921420V0 (it) * | 1989-07-13 | 1989-07-13 | Telettra Spa | Sistema e circuito per il calcolo di trasformata discreta bidimensionale. |
| JPH0375868A (ja) * | 1989-08-17 | 1991-03-29 | Sony Corp | 行列データ乗算装置 |
| JPH03102567A (ja) * | 1989-09-18 | 1991-04-26 | Sony Corp | 行列乗算回路 |
| US5007100A (en) * | 1989-10-10 | 1991-04-09 | Unisys Corporation | Diagnostic system for a parallel pipelined image processing system |
| JP3185211B2 (ja) * | 1989-12-15 | 2001-07-09 | ソニー株式会社 | 行列データ乗算装置 |
| US5126962A (en) * | 1990-07-11 | 1992-06-30 | Massachusetts Institute Of Technology | Discrete cosine transform processing system |
| JPH04242861A (ja) * | 1990-12-28 | 1992-08-31 | Sony Corp | 内積演算回路 |
| US5257213A (en) * | 1991-02-20 | 1993-10-26 | Samsung Electronics Co., Ltd. | Method and circuit for two-dimensional discrete cosine transform |
| JP2866754B2 (ja) * | 1991-03-27 | 1999-03-08 | 三菱電機株式会社 | 演算処理装置 |
-
1992
- 1992-11-13 JP JP30402892A patent/JPH06149862A/ja active Pending
-
1993
- 1993-11-10 US US08/150,371 patent/US5933361A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102022794B1 (ko) * | 2018-03-23 | 2019-09-18 | 포항공과대학교 산학협력단 | 데이터 압축방법 및 이를 수행하기 위한 데이터 압축장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5933361A (en) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0353223B1 (en) | Two-dimensional discrete cosine transform processor | |
| JP2949498B2 (ja) | Ｄｃｔ回路、ｉｄｃｔ回路及びｄｃｔ／ｉｄｃｔ回路 | |
| KR100311251B1 (ko) | 2차원이산코사인변환장치,2차원역이산코사인변환장치및디지탈신호처리장치 | |
| JPH02503241A (ja) | Ｓｖｄブロック変換を使用したディジタル画像雑音抑制方法 | |
| Barannik et al. | Video data compression methods in the decision support systems | |
| Hu et al. | Quaternion Fourier and linear canonical inversion theorems | |
| US5748792A (en) | Large kernel filtering using a fixed-size block processor | |
| EP0450260A1 (en) | Digital signal filter circuit | |
| JPH06149862A (ja) | 行列データ乗算方法及び行列データ乗算装置 | |
| US6006246A (en) | Method of and apparatus for multiplying matrix data | |
| US6044176A (en) | Method of performing inverse discrete cosine transform | |
| JP3652717B2 (ja) | 離散コサイン高速演算器 | |
| JPH0644291A (ja) | 離散コサイン変換器及び情報符号化器 | |
| JP2003030174A (ja) | Ｄｃｔ行列分解方法及びｄｃｔ装置 | |
| US7693326B1 (en) | Method and system for implementing a low-complexity scheme in color conversion and down-sampling of image codecs | |
| CN111476743A (zh) | 一种基于分数阶微分的数字信号滤波与图像处理方法 | |
| JP3136785B2 (ja) | データ圧縮装置 | |
| Panicker et al. | 2-D GMRT: GCD based Mapped Real Transform for 2-D Signals | |
| JP3046115B2 (ja) | 離散コサイン変換器 | |
| Gomez et al. | Commutative Quaternion Algebra with Quaternion Fourier Transform-Based Alpha-Rooting Color Image Enhancement | |
| Kim et al. | Variable radix-2 multibit coding for 400 Mpixel/s DCT/IDCT of HDTV video decoder | |
| JPS63187373A (ja) | 演算回路 | |
| KR0130441B1 (ko) | 2차원 이산 코사인 변환기 | |
| JP3214831B2 (ja) | データ処理装置 | |
| EP0544356A2 (en) | Device for performing a one-dimensional forward transformation, and inverse transformation |