JPH06151946A - 半導体受光素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 電極による光照射面の遮蔽や電極の光照射部
分の電極抵抗増加を原因とした光電気信号の変換効率の
劣化が防止された、簡単な製造技術と簡単な実装技術の
もとで構成可能な半導体受光素子を提供する。 【構成】 第１の基板上に特定の溶液に対して極めて高
速なエッチングレートを有するリフトオフ用のエッチン
グ層をエピタキシャル成長させ、その上にデバイス搭載
用の半導体薄膜をエピタキシャル成長させ、該半導体薄
膜の表面に電極を形成してショットキー接合を形成さ
せ、その後に前記特定の溶液により前記エッチング層を
エッチングし、前記ショットキー接合を有する半導体薄
膜を前記第１の基板から剥離し、該半導体薄膜を、予め
他のデバイスが搭載された第２の基板上に、前記電極が
該第２の基板と接触するように、接着する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光電送システムや情報
処理装置における光配線、光信号処理回路などに用いる
半導体受光素子およびその製造方法に関するものであ
る。該素子は、具体的には、特に金属−半導体−金属シ
ョットキーフォトダイオード（ＭＳＭＰＤ：Ｍｅｔａｌ
−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ Ｐｈｏｔ
ｏｄｉｏｄｅ）あるいはゲート部にショットキー接合を
有するフォトトランジスタを対象とする。

【０００２】

【従来の技術】従来のＭＳＭ ＰＤは、図１（ａ），
（ｂ）に示すように、ＧａＡｓやＳｉなどの半導体基板
１の表面上に対になった金属電極２、２を配置し、金属
- 半導体接触によるショットキー接合を形成した構造を
持つ。前記電極２は複数のフィンガー状の突起（フィン
ガー状部分；対抗対電極）２ａ，２ａを有し、各電極
２，２はそれらのフィンガー状部分２ａを対抗させると
ともに、交互に配置している。以下、このフィンガー状
部分を有し、それらを対抗させるとともに、交互に配列
した構造の対電極を、インターデジタル（ｉｎｔｅｒｄ
ｉｇｉｔａｌ）形の電極と表現する。

【０００３】前記ショットキー接合にバイアスをかけた
状態で、接合部およびその近傍の半導体に、半導体のバ
ンドギャップで決まる波長以下の波長を持つ光を照射す
ると、半導体中に電子が励起される。この励起された電
子によって生ずる電流を検出することにより、図１に示
したＭＳＭ ＰＤは、受光素子としての基本動作を行な
う。

【０００４】このＭＳＭ ＰＤは、他の受光素子である
ｐｉｎ接合形フォトダイオード（ｐｉｎ ＰＤ：ｐｉｎ
Ｐｈｏｔｏｄｉｏｄｅ）やアバランシェフォトダイオ
ード（ＡＰＤ：Ａｖａｒａｎｃｈｅ Ｐｈｏｔｏｄｉｏ
ｄｅ）に比べて構造が簡単であり、また超高速動作も可
能であるという特徴がある。しかしながら、図１から分
かる通り、光信号は、基板１の上部から、対になった電
極２、２間に照射されるため、フィンガー状部分２ａの
ない半導体が露出している部分に、光が照射され、電子
が励起され、電流として検出されることになる。しか
し、フィンガー状部分２ａの光信号は、電極金属に遮ら
れるため、半導体には達せず、この部分では、電子の励
起もなく、出力電流には寄与しないことになる。この結
果、この素子における光電気の変換効率が落ちることに
なる。効率を上げるには、電極２のフィンガー状部分２
ａを細くすればよいことになるが、そうすると、電界が
かかり難くなるほか、フィンガー状部分２ａの抵抗が大
きくなるため、せっかく光から変換した電気エネルギが
熱エネルギに変ってしまい、結果的に変換効率の低下と
なって表れることになる。

【０００５】これを避けるために、基板裏面から光信号
を照射する方法もとられている。しかし、光信号がショ
ットキー接合特性に影響を及ぼすためには、電界強度の
大きな電極近傍の半導体を照射する必要がある。したが
って、基板１が厚い場合、照射表面近傍で光が減衰し、
裏面の電極２付近にとどかない。このため、基板の裏面
に表面上の電極直下の部分までエッチングにより穴を掘
り、そこに光が当るように基板を加工する方法がとられ
ている。しかし、この方法ではプロセスが複雑になる上
に、チップの片面には電気信号、裏面には光信号をアク
セスすることになり、実装面からも複雑になり、生産性
が悪く、コスト高を招くという大きな問題点があった。

【０００６】

【発明が解決しようとする課題】本発明は、電極による
光照射面の遮蔽や電極のフィンガー状部分の電極抵抗増
加を原因とした光電気信号の変換効率の劣化が防止され
た、簡単な製造技術と簡単な実装技術のもとで構成可能
なＭＳＭ ＰＤを実現するものである。

【０００７】

【課題を解決するための手段】本発明の半導体受光素子
は、基板上に接合形成用の対抗形対電極とこの対電極に
連続する取り出し電極が設置され、前記対抗形対電極に
接触するように結晶あるいは多結晶よりなる半導体薄膜
が形成され、これにより前記対抗形対電極と前記半導体
薄膜との間にショットキー接合が形成されてなり、前記
半導体薄膜の対抗形対電極と接していない裏面方向より
光信号を受光させ、それに伴う電流を出力信号として前
記取り出し電極から得ることを特徴とする。

【０００８】ここで、前記取り出し電極を、前記半導体
薄膜上の一つの面上に形成されている前記対抗形対電極
と一体の第１の取り出し電極と、前記基板上に形成され
ている少なくとも一対の第２の取り出し電極とから構成
し、前記半導体薄膜上の第１の取り出し電極と前記基板
上の第２の取り出し電極とが互いに接触するように前記
半導体薄膜と前記基板とを接着し、前記半導体薄膜の裏
面を受光面とする構成としてもよい。

【０００９】また、前記対抗電極と基板との間に空隙を
設けてもよい。

【００１０】さらに、前記対抗形対電極と取り出し電極
とを基板上に設置し、その上に前記半導体薄膜を積層す
る構成でもよい。

【００１１】また、前記半導体受光素子の製造方法は、
第１の基板上に特定の溶液に対して極めて高速なエッチ
ングレートを有するリフトオフ用のエッチング層をエピ
タキシャル成長させ、その上にデバイス搭載用の半導体
薄膜をエピタキシャル成長させ、該半導体薄膜の表面に
電極を形成してショットキー接合を形成させ、その後に
前記特定の溶液により前記エッチング層をエッチング
し、前記ショットキー接合を有する半導体薄膜を前記第
１の基板から剥離し、該半導体薄膜を、予め他のデバイ
スが搭載された第２の基板上に、前記電極が該第２の基
板と接触するように、接着することを特徴とする。

【００１２】前記半導体受光素子の製造方法は、より具
体的に説明すると、ＭＳＭ ＰＤをいわゆるエピタキシ
ャルリフトオフ技術を用いて構成する方法である。すな
わち、例えば、ＧａＡｓ基板上にＡｌＡｓからなるリフ
トオフ用のエッチング層をエピタキシャル成長させ、そ
の上にＰＤ用のデバイス搭載層をエピタキシャル成長さ
せ、さらに、そのデバイス搭載層表面にショットキー接
合を形成する。デバイス構成後にフッ酸により前記Ａｌ
Ａｓ層をエッチングし、デバイス層をフィルムとして剥
離する。次に、予め増幅器や再生識別回路などの他のデ
バイスが搭載された基板上に、前記フィルムを、ＭＳＭ
の電極部が基板と接触し、従って剥離した面が表面にで
るように、接着する。この際の配置は、ＭＳＭ ＰＤの
取り出し電極と基板上の電極が互いに接触するようにす
るか、ＭＳＭ ＰＤ電極のフィンガー状部分が基板とは
直接接触しないようにするか、あるいは基板上に積層し
た誘電率の小さな材料よりなる薄膜と接触するようにす
る。このような構造よれば、信号光をリフトオフ時のエ
ッチング表面の部分から照射することを可能とする。す
なわち、電極により遮られない従来例から考えると裏面
方向からの照射を可能とする。

【００１３】

【作用】上記構造とすることから、本発明装置において
は、信号光を基板表面入射としても、リフトオフ時のエ
ッチング表面の部分から、すなわち電極により遮られな
い方向から照射することになる。しかも、フィルムの膜
厚を数１０００Ａから数μｍ以上に選ぶことが可能であ
ることから、電極のフィンガー状部分近傍の電界強度が
比較的大きな領域を光の入射点として選ぶことができ
る。したがって、従来例のようにエッチングにより基板
を薄層化する必要がない。また、デバイス特性から見る
と、光の遮蔽の問題がなく、また、電極のフィンガー状
部分の幅を細くする必要がなく、電極抵抗による損失も
ないため、大きな変換効率を持たせることが可能であ
る。さらに、電極のフィンガー状部分の下部には低誘電
率の膜または空気が配置されること、および半導体の膜
厚が小さいことから、電界は光との相互作用領域に集中
することになる。その結果、余分な静電容量による高周
波特性の劣化が少ないという特徴も生じる。

【００１４】本発明では、従来と比べると、薄膜のエピ
タキシャル成長およびリフトオフプロセスの工程を余分
に有することが異なるが、最初に薄膜が搭載されていた
基板は反復使用可能であり、薄膜成長も量産技術であ
り、フィルムのリフトオフと搭載基板への張り付け工程
は新たな方法により量産することが可能であり、技術的
あるいは価格的な問題点になるものではない。本発明で
は、製造が連続した工程ではなく、むしろ別々の工程か
ら実現されることから、フィルム上および搭載基板上の
デバイスの検査後に、良品同士を組み合わせることがで
き、そのため、製品の歩留りを大幅に向上させることが
可能である。また、本発明では、搭載フィルム上の素子
は、ＭＳＭＰＤ単体ばかりではなく、ＧａＡｓなどの化
合物半導体回路を搭載した状態でも良く、適用域の自由
度が極めて大きな技術である、という特徴も有してい
る。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１６】（実施例１）図２（ａ），（ｂ）は、本発
明の第１の実施例を示すものである。図中、Ｓ１はデバ
イスの搭載される基板、２，２は、インターデジタル形
の電極であり、２ａは、それらのフィンガー状部分であ
る。３および３′は電極の第１および第２の取り出し
部、Ａは反射防止膜、Ｆはエピタキシャルリフトオフし
た半導体フィルムである。

【００１７】図２の（ａ）は、図（ｂ）のＡ−Ａ線に沿
う上面図を示し、（ｂ）は素子のは側面図を示す。この
実施例では薄い半導体フィルムＦ上にインターデジタル
形の電極２，２を配し、その電極２，２が存在する面と
デバイスを保持する基板Ｓ１が向き合うように、かつ基
板Ｓ１上に形成した第２の取り出し電極３′とインター
デジタル電極２の（第１の）取り出し部３とが接触する
ように、張り合わせた構造を持つ。前記フィルムＦの張
り合わせ面と逆の面（図（ｂ）では上面）には、反射防
止面が配置されており、素子上面よりの光信号を受信す
るように無反射でフィルム内に取り込むようになってい
る。前記フィルムＦによりインターデジタル電極２のフ
ィンガー部２ａは空隙を介して基板１と向き合う構造と
なっている。

【００１８】フィルムＦの半導体の材質は、この実施例
ではＧａＡｓのような化合物半導体よりなり、その膜厚
は、インターデジタル電極２のライン／スペースなどの
寸法オーダとする。電極２の材料は、原理的には上記半
導体１と良好なショットキーダイオード特性を有するも
のであれば、どのような材料でもよい。基板Ｓ１の材料
は、Ｓｉのような半導体でもよいし、前記フィルムＦと
同様の化合物半導体でもよいし、また、圧電体／磁性体
／ガラス／誘電体などいかなる材料でもよい。

【００１９】このような構造を持つＭＳＭ ＰＤの基本
動作は、従来例で述べたように、インターデジタル形の
電極２の両端子にバイアスを印加した状態で、基板１表
面から光信号が入射すると（ただし、光の波長は半導体
のバンドギャップから決まる吸収端波長よりも短波長
で、エネルギの大きなものとする）、入射した光信号に
伴って電子が励起される。励起された電子は、バイアス
電界により加速され、半導体中を流れ、接合部をトンネ
ルしたり、あるいはバリアを越えてインターデジタル電
極２に電流として取り出される。光強度に応じて励起さ
れる電子の数が増加し、電流が増加することから、光信
号を電気信号に変換する動作を行うことになる。

【００２０】この構造ではフィンガー状部部分２ａの下
部には、空気が配置されており、また半導体フィルムＦ
は膜厚が小さい。さらに、基板材料として比誘電率の小
さなものを選択できる。これらのことから、印加した電
界は、光との相互作用領域に集中することになり、余分
な静電容量が小さくなる。これは、この素子の高周波特
性の優れていることを示すものである。

【００２１】（実施例２）ここで、図３（ａ）〜（ｈ）
に、前記実施例１に示した構成の素子の製造プロセスの
一例を示す。

【００２２】図３は、図２の本発明の実施例の製作プロ
セスの手順の一例と、各ステップでのデバイスの断面図
を模式的に表したものである。このプロセスは基本的に
はエピタキシャルリフトオフとして知られている技術を
応用したものである。この技術は、完全な結晶上に個別
的に理想に近いデバイスを構築し、この積層体を基板に
張り合わせることにより、モノリシックなデバイスを実
現することを狙いとしている。この技術では、ＡｌＡｓ
のフッ酸に対するエッチングレートが、ＧａＡｓなどの
他の材料に比べて１０の７乗程度と、極めて大きいこと
を利用して、結晶を成長する段階で下層に薄い（１０ｎ
ｍから５０ｎｍ程度）ＡｌＡｓを挿入し、その上にデバ
イスを実現するための層を成長させる。デバイスの形成
後（あるいは、形成の途中段階または形成前の段階でも
よい）、フッ酸によるウエットエッチングによりＡｌＡ
ｓを溶出し、このＡｌＡｓ層より上の層を取り上げる
（リフトオフする）。このリフトオフ作業は、リフトオ
フ時に出る気泡のために膜が損傷するのを避けるため、
反応が激しく起こらないようなエッチング条件を選び、
かつリフトオフ前に剥離膜の表面にアピエゾンワックス
を塗布し、それによるストレスを利用し、出てきた気泡
が逃げ出すようにする技術が開発されてから、本格的に
使えるようになった。リフトオフされる膜の厚みは、デ
バイスの構造やバッファ層の有無などにより異なるが、
通常、数１００ｎｍから数μｍ程度であり、寸法は１〜
２ｃｍ程度の大きさまで可能である。基板上への膜の張
り付けは、接着剤を使う方法もあるが、基板の汚染防
止、平坦度確保などの点から、接着剤を使う方法は、好
ましくなく、ファンデルワールス力による接着が最も適
した方法である。従来デバイスが搭載されたチップをエ
ッチングにより薄層化する要求は、パワーデバイスなど
において存在し、このためにメカニカルな研磨により基
板を削る方法がとられているが、この技術では、薄層化
に限界がある（１００μｍオーダー）。基板全体をエッ
チングにより溶かしさる方法もあるが、プロセスが複雑
であり、実用的な方法とは言えない。一方、このリフト
オフ法は、リフトオフという簡単な技術をベースとした
方法であるにも拘らず、リフトオフされることによっ
て、デバイスには、ほとんど損傷がなく、エピタキシャ
ル成長により製作した膜のような欠陥の問題もなく、さ
らに膜厚が極めて小さいことから、張り付けた後からの
集積回路プロセスが可能である、という特徴もある。

【００２３】図中、Ｓ０はリフトオフされるフィルムＦ
が作製される化合物半導体基板、ＬＦはリフトオフする
際のエッチングレーヤ、Ｗはストレス付与膜、ＣＦ１，
ＣＦ２はフィルムを移動させるためのキャリヤシートで
ある。

【００２４】図に示す通り、まず化合物半導体基板Ｓ０
にリフトオフ時のエッチングレーヤＬＦとしてＡｌＡｓ
をエピタキシャル成長させる。このエッチングレーヤＬ
Ｆ上にデバイスレーヤとして半導体フィルム基板Ｆをエ
ピタキシャル成長させる。そして、この基板Ｆ上にイン
ターデジタル形の電極２を形成して、ＭＳＭ ＰＤを構
成する（ステップ（ａ））、次に、リフトオフ時のＬＦ
のエッチングとともに発生する気泡によって、フィルム
Ｆの破壊が起こらないように、ストレス付与膜（ワック
ス膜）Ｗをつける。このワックス膜Ｗは、エッチングが
進行するとともにフィルムＦにストレスがかかり、フィ
ルムＦが反る結果、気泡を外部に放出する役割を果たす
ものである（ステップ（ｂ））。その後、弾性を有し、
かつエッチングや気泡が上下に自由に動くことができる
ような穴のあいたキャリヤシートＣＦ１を接着する。こ
のキャリヤシートＣＦ１は、例えば、ポリイミドのよう
な高分子のフィルムに小さな穴を空けた構造を持つ。し
たがって、シートには弾性があり、それに張り付けたも
のに歪みが加わっても吸収できるものである。穴の寸法
やフィルムの膜厚は特に規定するのものではないが、寸
法は剥離するフィルムを支える必要のあることからフィ
ルムの寸法に対して数分の一以下である必要があり、ま
た膜厚は、機械的にフィルムの状態で扱うことができる
寸法であれば、いくら薄くてもよい。高分子フィルムの
場合、数μｍ程度の寸法のものまで可能となろう（ステ
ップ（ｃ））。この状態の積層品を薄いフッ酸水溶液か
らなるエッチング液に浸し、ＡｌＡｓ（ＬＦ）を溶かし
去ると、半導体フィルムＦはキャリヤシートＣＦ１に接
着した状態でリフトオフされる（ステップ（ｄ））。こ
の状態で、もう一方のキャリヤＣＦ２を半導体フィルム
Ｆのリフトオフされた表面側に張り付ける（ステップ
（ｅ））。この状態で有機溶剤に浸すと、ストレス付与
膜Ｗが溶解し、キャリヤシートＣＦ１が外れるととも
に、半導体フィルムＦの表面の清浄化が行なえる（ステ
ップ（ｆ））。次に、デバイスを構成するＳ１基板上の
所定位置にインターデジタル形電極２用の取り出し電極
３′を形成し、電極２の取り出し電極３と接続取り出し
電極３′とを位置が重なるようにアライメントし、接着
する（ステップ（ｇ），（ｈ））。接着法としては、フ
ァンデルワールス力による吸着を利用する、取り出し電
極３，３′の金属同士あるいは低融点金属を間に挟んで
融着する、あるいは導電性接着剤により接着するなど各
種の方法が可能である。最後に光信号の入射する領域に
反射防止膜Ａをつけてデバイスはできあがる。

【００２５】（実施例３）本発明の基本的な考え方を変
えずに種々の変形変更が可能であり、本実施例は、その
一つである。図４は（ａ），（ｂ）に示すように、この
実施例ではインターデジタル電極２を半導体フィルムＦ
上に構成するのではなく、予め基板Ｓ１上に配置してお
いて、その上から半導体フィルムＦをかぶせて圧接した
ものである。半導体フィルムＦには何等の電極もつけな
い状態でも、半導体フィルムＦ側にも電極をつけた状態
でもよい。このような構造でも、電極とフィルムの接続
が完全になるように配慮すると、図２と同様のデバイス
が実現できることは明らかである。

【００２６】（実施例４）図５は、本発明の第３の実施
例である。本実施例では、基板Ｓ１表面に誘電率の小さ
い絶縁膜Ｉを配置し、その上にインターデジタル電極
２、半導体フィルムＦおよび反射防止膜Ａからなるフィ
ルム状のフォトダイオード（ＰＤ）を配したものであ
る。この場合、電極容量の低減が可能となり、高速動作
が可能となる。動作原理および得られる特性は、図２に
示したデバイスの特性と一致するので、説明は省略す
る。

【００２７】（実施例５）図６に示す第４の実施例で
は、図５に示した実施例３のＰＤの受光部分の直下にミ
ラーＭを配したことを特徴とする。ミラーＭは、金属あ
るいは半導体超格子など光信号を効率良く反射させる材
料であれば、どのようなものでもよい。この例では、半
導体フィルムＦで吸収されなかった光がインターデジタ
ル電極２のフィンガー状部分のスペース部から基板Ｓ１
方向にもれ出したものを反射させて、再度、半導体フィ
ルムＦに戻すことにより、さらに変換効率を上げた例で
ある。 （実施例６）図７は、本発明の第５の実施例である。こ
の実施例では、インターデジタル電極２の受光部分のみ
に半導体フィルムＦを配したもので、この場合、静電容
量が軽減できるというメリットが生じる。

【００２８】なお、前記各実施例では、半導体フィルム
の作製は、エピタキシャルリフトオフ法により行なった
が、同様の構造を持つものであれば、どのようなもので
も差し支えない、例えば、異質半導体上に薄膜を成長さ
せ、その上にデバイスを作製し、基板そのものを溶かし
去るような方法でもよい。また、多晶質の半導体では、
エピタキシャル成長の要求がないので、レジストなどの
有機物、ガラスなどのアモルファス上に多晶質膜を形成
し、デバイス構成とともに剥離する方法でもよい。

【００２９】また、電極構造は、全てインターデジタル
形として説明を加えたが、その必要のないことは明らか
であり、対抗形の電極ならどのような構造の物でもよ
い。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
電極により光信号が遮蔽されることなく、かつ電極抵抗
の増加がなく、従って変換効率の大きい、しかも小さな
静電容量のもとで、高周波特性の優れたＭＳＭ ＰＤを
簡単なプロセスのもとに実現できる。また、本発明を用
いると、異質の基板上に、あるいは他の電子回路や光回
路が構成されている別基板上にモノリシックな形で実現
できる。

【図面の簡単な説明】

【図１】ＭＳＭ ＰＤの従来例を示すもので、（ａ）は
平面構成図であり、（ｂ）は側断面図である。

【図２】本発明の第１の実施例を示すもので、（ａ）は
（ｂ）のＡ−Ａ線に沿う平面構成図であり、（ｂ）は本
発明デバイスの側断面図である。

【図３】本発明の第２の実施例を示すもので、（ａ）〜
（ｈ）は、本発明デバイスの各製造工程を説明するデバ
イスの側断面図である。

【図４】本発明の第３の実施例を示すもので、（ａ）は
本発明デバイスの一部剥離状態で示した平面構成図であ
り、（ｂ）は同デバイスの側断面図である。

【図５】本発明の第４の実施例を示すもので、本発明デ
バイスの側断面図である。

【図６】本発明の第５の実施例を示すもので、本発明デ
バイスの側断面図である。

【図７】本発明の第６の実施例を示すもので、（ａ）は
本発明デバイスの平面構成図であり、（ｂ）は側断面図
である。

【符号の説明】 Ｓ１ デバイスの搭載される基板 ２ ＭＳＭ ＰＤの対抗電極（インターデジタル電極） ２ａ 対抗電極のフィンガー状部分 ３，３′ 電極の取り出し部 Ａ 反射防止膜 Ｆ エピタキシャルリフトオフした半導体フィルム Ｓ０ リフトオフされるフィルムＦが作製される化合物
半導体基板 ＬＦ リフトオフする際のエッチングレーヤ Ｗ ストレス付与膜 ＣＦ１，ＣＦ２ フィルムを移動させるためのキャリヤ
シート Ｉ 低比誘電率な絶縁膜 Ｍ ミラー

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基板上に接合形成用の対抗形対電極とこ
   の対電極に連続する取り出し電極が設置され、前記対抗
   形対電極に接触するように結晶あるいは多結晶よりなる
   半導体薄膜が形成され、これにより前記対抗形対電極と
   前記半導体薄膜との間にショットキー接合が形成されて
   なり、前記半導体薄膜の対抗形対電極と接していない裏
   面方向より光信号を受光させ、それに伴う電流を出力信
   号として前記取り出し電極から得ることを特徴とする半
   導体受光素子。
2. 【請求項２】 前記取り出し電極が、前記半導体薄膜上
   の一つの面上に形成されている前記対抗形対電極と一体
   の第１の取り出し電極と、前記基板上に形成されている
   少なくとも一対の第２の取り出し電極とからなり、前記
   半導体薄膜上の第１の取り出し電極と前記基板上の第２
   の取り出し電極とが互いに接触するように前記半導体薄
   膜と前記基板とが接着されており、前記半導体薄膜の裏
   面が受光面とされることを特徴とする請求項１に記載の
   半導体受光素子。
3. 【請求項３】 前記対抗電極と基板との間に空隙が設け
   られていることを特徴とする請求項２に記載の半導体受
   光素子。
4. 【請求項４】 前記対抗形対電極と取り出し電極とが基
   板上に設置され、その上に前記半導体薄膜が積層されて
   いることを特徴とする半導体受光素子。
5. 【請求項５】 第１の基板上に特定の溶液に対して極め
   て高速なエッチングレートを有するリフトオフ用のエッ
   チング層をエピタキシャル成長させ、その上にデバイス
   搭載用の半導体薄膜をエピタキシャル成長させ、該半導
   体薄膜の表面に電極を形成してショットキー接合を形成
   させ、その後に前記特定の溶液により前記エッチング層
   をエッチングし、前記ショットキー接合を有する半導体
   薄膜を前記第１の基板から剥離し、該半導体薄膜を、予
   め他のデバイスが搭載された第２の基板上に、前記電極
   が該第２の基板と接触するように、接着することを特徴
   とする半導体受光素子の製造方法。