JPH0616230B2 - マルチスクリ−ン表示方法 - Google Patents
マルチスクリ−ン表示方法Info
- Publication number
- JPH0616230B2 JPH0616230B2 JP57048639A JP4863982A JPH0616230B2 JP H0616230 B2 JPH0616230 B2 JP H0616230B2 JP 57048639 A JP57048639 A JP 57048639A JP 4863982 A JP4863982 A JP 4863982A JP H0616230 B2 JPH0616230 B2 JP H0616230B2
- Authority
- JP
- Japan
- Prior art keywords
- screen
- crt
- task
- tasks
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 発明の技術分野 本発明は、陰極線管（ＣＲＴ）のマルチスクリーン表示
方法に関する。
方法に関する。
技術の背景 パーソナルコンピュータなどの表示端末にはＣＲＴが広
く採用されている。即ちキーボードから入力したデータ
をディスプレイに表示してオペレータに目視させ、誤り
がないかなどのチェックをさせ、また処理結果などを表
示してオペレータに知らせる該ディスプレイとしてＣＲ
Ｔが多く採用される。
く採用されている。即ちキーボードから入力したデータ
をディスプレイに表示してオペレータに目視させ、誤り
がないかなどのチェックをさせ、また処理結果などを表
示してオペレータに知らせる該ディスプレイとしてＣＲ
Ｔが多く採用される。
ところでパーソナルコンピュータの機能が高度化して複
数種のタスクを同時平行処理するようになると、ＣＲＴ
の管面に同時に複数種のタスクに対する表示を行なうつ
まり該管面をマルチスクリーン化する必要が生じる。
数種のタスクを同時平行処理するようになると、ＣＲＴ
の管面に同時に複数種のタスクに対する表示を行なうつ
まり該管面をマルチスクリーン化する必要が生じる。
発明の目的 本発明はこのマルチスクリーン化を簡単、適切、容易に
行うと共にマルチタスク処理を能率よく行なうことが可
能な方法を提供しようとするものである。
行うと共にマルチタスク処理を能率よく行なうことが可
能な方法を提供しようとするものである。
発明の構成 即ち本発明のマルチスクリーン表示方法は、複数のタス
クを多重制御するマルチタスク処理方式のコンピュータ
における複数のタスクの各出力表示をＣＲＴ画面上の分
割された表示領域に同時並行して行うためのマルチスク
リーン表示方法において、 複数のタスクの各々に対応づけられそれぞれが１画面分
の大きさをもつ複数の画面メモリと、ＣＲＴ画面上での
各タスクの分割された表示領域を画面対応で規定する分
割情報を保持する分割比メモリと、分割比メモリに保持
されている分割情報に基づいて上記複数の画面メモリの
うちの１つの読出し出力を選択する選択回路とを用い、 ＣＲＴの画面走査に合わせて上記複数の画面メモリおよ
び分割比メモリを同時に読出し走査し、分割比メモリか
ら得られる分割情報に基づき上記選択回路で選択された
いずれか１つの画面メモリからの読出し出力をＣＲＴに
供給するとともに、当該分割情報に基づき分割されたタ
スクごとの表示領域の大きさにほぼ応じて、対応するタ
スクに割当てる処理時間の長さを変更するよう制御を行
うようにしたことを特徴とするものである。
クを多重制御するマルチタスク処理方式のコンピュータ
における複数のタスクの各出力表示をＣＲＴ画面上の分
割された表示領域に同時並行して行うためのマルチスク
リーン表示方法において、 複数のタスクの各々に対応づけられそれぞれが１画面分
の大きさをもつ複数の画面メモリと、ＣＲＴ画面上での
各タスクの分割された表示領域を画面対応で規定する分
割情報を保持する分割比メモリと、分割比メモリに保持
されている分割情報に基づいて上記複数の画面メモリの
うちの１つの読出し出力を選択する選択回路とを用い、 ＣＲＴの画面走査に合わせて上記複数の画面メモリおよ
び分割比メモリを同時に読出し走査し、分割比メモリか
ら得られる分割情報に基づき上記選択回路で選択された
いずれか１つの画面メモリからの読出し出力をＣＲＴに
供給するとともに、当該分割情報に基づき分割されたタ
スクごとの表示領域の大きさにほぼ応じて、対応するタ
スクに割当てる処理時間の長さを変更するよう制御を行
うようにしたことを特徴とするものである。
発明の実施例 以下に実施例を参照しながらこれを詳細に説明する。
第１図（ａ）に示すように本発明ではＣＲＴの管面（図
面）をＡ，Ｂ，Ｃ，Ｄに４分割し、これを基本状態とす
る。このＣＲＴの表示方式はラスタスキャン型で、カウ
ンタによりクロックを計数してその計数値のＤ／Ａ変換
出力が電子ビームの水平偏向制御信号となり、該カウン
タのオーバフローパルスを第２のカウンタで計数してそ
の計数値のＤ／Ａ変換出力が垂直偏向制御信号となる。
本例では画面の横のドット（第１のカウンタの各カウン
トに対応）の数は６４０、縦のドット正しくは水平走査
線（第２のカウンタの各カウントに対応）の数は４００
である。従って各区分Ａ〜Ｄの大きさは３２０×２００
であるカラーの場合はＲ，Ｇ，Ｂ３要素を１ドットとす
る。区分Ａ〜Ｄは各タスクに対応し、タスク１は区分Ａ
に、タスク２は区分Ｂに・・・という要領で表示する。
これらの区分はキーボードのキー（押釦）走査で拡大で
きる。第１図（ｂ）がその押釦群で、１０，１２，１
４，１６は区分Ａ，Ｂ，Ｃ，Ｄの拡大用、１８は第１図
（ａ）の基本状態への復帰用である。第１図（ｃ）は押
釦１０を押した場合の画面状況を示し、区分Ａが縦、横
共に拡大し、これに伴なって区分Ｂ，Ｃ，Ｄは蚕食され
ている。第１図（ｄ）は（ｃ）の状態で押釦１４を押し
た瞬間の画面状況をしめす。即ち押釦１０〜１６は、押
すと初期状態にリセットされたのち拡大に入り、その拡
大率は押下時間に比例する。
面）をＡ，Ｂ，Ｃ，Ｄに４分割し、これを基本状態とす
る。このＣＲＴの表示方式はラスタスキャン型で、カウ
ンタによりクロックを計数してその計数値のＤ／Ａ変換
出力が電子ビームの水平偏向制御信号となり、該カウン
タのオーバフローパルスを第２のカウンタで計数してそ
の計数値のＤ／Ａ変換出力が垂直偏向制御信号となる。
本例では画面の横のドット（第１のカウンタの各カウン
トに対応）の数は６４０、縦のドット正しくは水平走査
線（第２のカウンタの各カウントに対応）の数は４００
である。従って各区分Ａ〜Ｄの大きさは３２０×２００
であるカラーの場合はＲ，Ｇ，Ｂ３要素を１ドットとす
る。区分Ａ〜Ｄは各タスクに対応し、タスク１は区分Ａ
に、タスク２は区分Ｂに・・・という要領で表示する。
これらの区分はキーボードのキー（押釦）走査で拡大で
きる。第１図（ｂ）がその押釦群で、１０，１２，１
４，１６は区分Ａ，Ｂ，Ｃ，Ｄの拡大用、１８は第１図
（ａ）の基本状態への復帰用である。第１図（ｃ）は押
釦１０を押した場合の画面状況を示し、区分Ａが縦、横
共に拡大し、これに伴なって区分Ｂ，Ｃ，Ｄは蚕食され
ている。第１図（ｄ）は（ｃ）の状態で押釦１４を押し
た瞬間の画面状況をしめす。即ち押釦１０〜１６は、押
すと初期状態にリセットされたのち拡大に入り、その拡
大率は押下時間に比例する。
このような表示は、次の如くして行う。即ちタスク１〜
４に対してはＣＲＴ管面一杯の大きさ本例では６４０×
４００の画面メモリを設けておき、マスクをかけて基本
状態ではその１／４のみが表示されるようにする。押釦
走査で表示区分Ａ〜Ｄを拡げる場合はそのマスクを拡大
させる。表示区分が拡大されたタスクはそのとき重視さ
れているものであるからこのタスクのウエイトは高め
る。かかる操作を行うハードウエアを第２図に示す。
４に対してはＣＲＴ管面一杯の大きさ本例では６４０×
４００の画面メモリを設けておき、マスクをかけて基本
状態ではその１／４のみが表示されるようにする。押釦
走査で表示区分Ａ〜Ｄを拡げる場合はそのマスクを拡大
させる。表示区分が拡大されたタスクはそのとき重視さ
れているものであるからこのタスクのウエイトは高め
る。かかる操作を行うハードウエアを第２図に示す。
第２図で、２２，２４，２６，２８はタスクＡ，Ｂ，
Ｃ，Ｄ用のビデオＲＡＭつまり前述の画面メモリであ
る。３０は画面分割比記憶用メモリで、ＣＲＴの走査と
同期して現在の走査に対してはメモリ２２〜２８のどれ
の出力を採用するかを指示する選択信号Ｓ１，Ｓ２を生
じる。画面は４分割であるから各区分の指示に必要な信
号のビット数は２であり、２値２ビット信号００，０
１，１０，１１をメモリ２２，２４，２６，２８の選択
信号とする。３２はこのメモリ選択を行うビデオ選択回
路であり、この出力信号Ｓ３がＣＲＴの輝度制御に用い
られるビデオ出力となる。画面メモリ２２〜２８は１バ
イト単位で読出す。
Ｃ，Ｄ用のビデオＲＡＭつまり前述の画面メモリであ
る。３０は画面分割比記憶用メモリで、ＣＲＴの走査と
同期して現在の走査に対してはメモリ２２〜２８のどれ
の出力を採用するかを指示する選択信号Ｓ１，Ｓ２を生
じる。画面は４分割であるから各区分の指示に必要な信
号のビット数は２であり、２値２ビット信号００，０
１，１０，１１をメモリ２２，２４，２６，２８の選択
信号とする。３２はこのメモリ選択を行うビデオ選択回
路であり、この出力信号Ｓ３がＣＲＴの輝度制御に用い
られるビデオ出力となる。画面メモリ２２〜２８は１バ
イト単位で読出す。
第３図はメモリのアクセス部の説明図で、６４はクロッ
ク発生器、６６はこれを計数して水平偏向制御信号を発
生する第１のカウンタ、６８はカウンタ６６のオーバー
フローパルスを計数して垂直偏向制御信号を発生する第
２のカウンタである。これらのカウンタの計数値は画面
メモリ２２〜２８および分割比メモリ３０のアドレス信
号ともなる。メモリ２２〜２８は１バイト（８ビット分
の画素に対応するビット）を同時に読出され、その１バ
イト出力はシフトレジスタ７０に一斉にロードされ、ク
ロック発生器６４のクロックでシフトされ、ビデオ信号
Ｓ３となる。Ｓ４はロード信号である。各メモリ２４〜
２８のアドレス信号端子は並列に接続されてカウンタ６
６，６８の出力を共通に受けるが、記憶内容の出力はイ
ネーブル端子Ｅに入力する信号のＨ（ハイ）レベル，Ｌ
（ロー）レベルにより制御され、１時点では１メモリの
みが出力する。分割比メモリ３０もアドレス信号はカウ
ンタ６６，６８より受けるが、上述したメモリ２２〜２
８でのバイト単位によるアクセスに対応して、分割比メ
モリ３０でも１バイト単位でアクセスすればよいのでカ
ウンタ６６の出力のうちバイト内アドレス用の下位３ビ
ットを除いた上位の残りビットを用いればよい。このメ
モリ３０の容量は、画面の横のバイト数が（６４０÷
８）、縦の水平走査線数が４００であることに対応して
（６４０÷８）×４００×２ビットである。各アスセス
毎に読出される２ビット出力である選択信号Ｓ１，Ｓ２
はデコーダ７２でデコードされて、メモリ２２，２４，
２６，２８の１つを選択する出力となる。
ク発生器、６６はこれを計数して水平偏向制御信号を発
生する第１のカウンタ、６８はカウンタ６６のオーバー
フローパルスを計数して垂直偏向制御信号を発生する第
２のカウンタである。これらのカウンタの計数値は画面
メモリ２２〜２８および分割比メモリ３０のアドレス信
号ともなる。メモリ２２〜２８は１バイト（８ビット分
の画素に対応するビット）を同時に読出され、その１バ
イト出力はシフトレジスタ７０に一斉にロードされ、ク
ロック発生器６４のクロックでシフトされ、ビデオ信号
Ｓ３となる。Ｓ４はロード信号である。各メモリ２４〜
２８のアドレス信号端子は並列に接続されてカウンタ６
６，６８の出力を共通に受けるが、記憶内容の出力はイ
ネーブル端子Ｅに入力する信号のＨ（ハイ）レベル，Ｌ
（ロー）レベルにより制御され、１時点では１メモリの
みが出力する。分割比メモリ３０もアドレス信号はカウ
ンタ６６，６８より受けるが、上述したメモリ２２〜２
８でのバイト単位によるアクセスに対応して、分割比メ
モリ３０でも１バイト単位でアクセスすればよいのでカ
ウンタ６６の出力のうちバイト内アドレス用の下位３ビ
ットを除いた上位の残りビットを用いればよい。このメ
モリ３０の容量は、画面の横のバイト数が（６４０÷
８）、縦の水平走査線数が４００であることに対応して
（６４０÷８）×４００×２ビットである。各アスセス
毎に読出される２ビット出力である選択信号Ｓ１，Ｓ２
はデコーダ７２でデコードされて、メモリ２２，２４，
２６，２８の１つを選択する出力となる。
再び第２図に戻るに、分割比メモリ３０の書込みはマル
チプレクサ３４を通してコンピュータの出力により行
う。信号Ｓ５はＣＰＵよりの書込みアドレスおよびデー
タを示す。標準状態では分割比メモリ３０へは、第１図
（ａ）の区分Ａ対応領域へは００が、区分Ｂ対応領域へ
は０１が、区分Ｃ対応領域へは１０が、区分Ｄ対応領域
へは１１が各々４０×２００組書込まれる。これは、分
割比メモリ３０の標準状態における１区分対応の領域サ
イズは横のバイト数が８０÷２＝４０であり、縦の水平
走査線数が４００÷２＝２００であることから、その容
量は４０×２００となることに基づいている。押釦１０
が押されるとＣＰＵはこの標準状態へリセットし、次い
で押下時間が１，２，３……クロック（このクロックは
スキャン用とは別）周期続くのに応じて縦横方向へ００
の行、列を１，２，３，……行、列増加させてゆく（隣
接するＢ〜Ｄ区分の０１，１０，１１を００に書換えて
ゆく）。押釦１２，１４，１６が押された場合もこれに
準じる。メモリ３０の読出し時はマルチプレクサ３４は
スキャンアドレス発生回路（カウンタ６６，６８）３６
側に切り換わり、メモリ２２〜２８およびＣＲＴの走査
と同期した読み出しが行なわれ、選択信号Ｓ１，Ｓ２を
生じる。
チプレクサ３４を通してコンピュータの出力により行
う。信号Ｓ５はＣＰＵよりの書込みアドレスおよびデー
タを示す。標準状態では分割比メモリ３０へは、第１図
（ａ）の区分Ａ対応領域へは００が、区分Ｂ対応領域へ
は０１が、区分Ｃ対応領域へは１０が、区分Ｄ対応領域
へは１１が各々４０×２００組書込まれる。これは、分
割比メモリ３０の標準状態における１区分対応の領域サ
イズは横のバイト数が８０÷２＝４０であり、縦の水平
走査線数が４００÷２＝２００であることから、その容
量は４０×２００となることに基づいている。押釦１０
が押されるとＣＰＵはこの標準状態へリセットし、次い
で押下時間が１，２，３……クロック（このクロックは
スキャン用とは別）周期続くのに応じて縦横方向へ００
の行、列を１，２，３，……行、列増加させてゆく（隣
接するＢ〜Ｄ区分の０１，１０，１１を００に書換えて
ゆく）。押釦１２，１４，１６が押された場合もこれに
準じる。メモリ３０の読出し時はマルチプレクサ３４は
スキャンアドレス発生回路（カウンタ６６，６８）３６
側に切り換わり、メモリ２２〜２８およびＣＲＴの走査
と同期した読み出しが行なわれ、選択信号Ｓ１，Ｓ２を
生じる。
回路群５０はタスクのウェート偏向であり選択信号Ｓ
１，Ｓ２のデコーダ３８、タスク１〜４の各系列別に設
けらる積分回路４２，４４，４６，４８、ワンショット
マルチバイブレータ５２，５４，５６，５８およびオア
ゲート６２を有する。ワンショットマルチ５２〜５８は
その出力パルス幅が積分回路４２〜４８の出力電圧で変
更され、各出力の立上りがオアゲート６２を通してタス
ク切換用割込み信号Ｓ６になると共に該出力の立下がり
が次のワンショットマルチをトリガ状態とする。選択信
号Ｓ１，Ｓ２は各水平走査線を二分したその前半と後半
の期間中は不変であり、デコーダ３８は該前半、後半期
間中積分回路４２（又は４６）、４４（又は４８）を選
択し、該期間の時間積分を行なわせる。従って各積分回
路４２，４４，４６，４８の出力は区分Ａ，Ｂ，Ｃ，Ｄ
の横幅に比例し、該出力がタスク１〜４に割り当てる時
間長を決定する。但し、区分Ａ〜Ｄは各々が単独でＣＲ
Ｔの全画面を専有するように拡大可能、従ってＡを全画
面に拡大したらＢ，Ｃ，Ｄは零となるのに対し、各タス
クに割当てられる時間は、最小でも零とはならない。こ
れはタスクが並行動作する以上、割当時間を零とするこ
とはできないからである。ワンショットマルチ５２〜５
８は最小パルス幅をＷ１、最大パルス幅Ｗ２としてこの
間で前記積分回路出力により調整される。積分回路出力
は一方が増加すれば他方は、減少するからワンショット
マルチ５２〜５８の各出力パルス幅の和従って各タスク
の割当時間の和は一定である。但しワンショットマルチ
の動作従って各タスクの処理時間はＣＲＴの走査とは同
期せず、最初のスタートは電源オンなどで発生するトリ
ガ信号ＴＧにより行なわれ、以後は図示の如く閉ループ
状に逐次トリガ状態とされ、自走する。
１，Ｓ２のデコーダ３８、タスク１〜４の各系列別に設
けらる積分回路４２，４４，４６，４８、ワンショット
マルチバイブレータ５２，５４，５６，５８およびオア
ゲート６２を有する。ワンショットマルチ５２〜５８は
その出力パルス幅が積分回路４２〜４８の出力電圧で変
更され、各出力の立上りがオアゲート６２を通してタス
ク切換用割込み信号Ｓ６になると共に該出力の立下がり
が次のワンショットマルチをトリガ状態とする。選択信
号Ｓ１，Ｓ２は各水平走査線を二分したその前半と後半
の期間中は不変であり、デコーダ３８は該前半、後半期
間中積分回路４２（又は４６）、４４（又は４８）を選
択し、該期間の時間積分を行なわせる。従って各積分回
路４２，４４，４６，４８の出力は区分Ａ，Ｂ，Ｃ，Ｄ
の横幅に比例し、該出力がタスク１〜４に割り当てる時
間長を決定する。但し、区分Ａ〜Ｄは各々が単独でＣＲ
Ｔの全画面を専有するように拡大可能、従ってＡを全画
面に拡大したらＢ，Ｃ，Ｄは零となるのに対し、各タス
クに割当てられる時間は、最小でも零とはならない。こ
れはタスクが並行動作する以上、割当時間を零とするこ
とはできないからである。ワンショットマルチ５２〜５
８は最小パルス幅をＷ１、最大パルス幅Ｗ２としてこの
間で前記積分回路出力により調整される。積分回路出力
は一方が増加すれば他方は、減少するからワンショット
マルチ５２〜５８の各出力パルス幅の和従って各タスク
の割当時間の和は一定である。但しワンショットマルチ
の動作従って各タスクの処理時間はＣＲＴの走査とは同
期せず、最初のスタートは電源オンなどで発生するトリ
ガ信号ＴＧにより行なわれ、以後は図示の如く閉ループ
状に逐次トリガ状態とされ、自走する。
発明の効果 以上説明したように本発明ではＣＲＴの画面を分割する
分割比メモリを設け、また各タスクにそれぞれ１画面分
の容量を持つ画面メモリを用意して該分割比メモリの内
容により標準状態ではそれらの各１／４をＣＲＴ画面の
４分割した各区分に表示するようにし、各区分に対応す
る押釦の操作で該分割比メモリの内容を変えて各区分を
拡大可能としたので、簡単かつ容易な操作でＣＲＴ画面
の所望区分を拡大し、例えば現在入力中のデータを詳
細、確実に目視可能とすることができる。この区分拡大
に伴なって各タスクの割当て時間の変更が可能であり、
これによりマルチタスクの処理を適切に行なうことがで
きる。勿論分割数は４分割に限らず、任意でよいが、マ
ルチタスクの各タスクとしてはクーボードからのデータ
入力、プリントアウト、ファイルロード、リスト作成な
ど多種ありまた余りに分割数を大にすると表示面が過小
になるという問題があるので４分割程度が適当ではあ
る。
分割比メモリを設け、また各タスクにそれぞれ１画面分
の容量を持つ画面メモリを用意して該分割比メモリの内
容により標準状態ではそれらの各１／４をＣＲＴ画面の
４分割した各区分に表示するようにし、各区分に対応す
る押釦の操作で該分割比メモリの内容を変えて各区分を
拡大可能としたので、簡単かつ容易な操作でＣＲＴ画面
の所望区分を拡大し、例えば現在入力中のデータを詳
細、確実に目視可能とすることができる。この区分拡大
に伴なって各タスクの割当て時間の変更が可能であり、
これによりマルチタスクの処理を適切に行なうことがで
きる。勿論分割数は４分割に限らず、任意でよいが、マ
ルチタスクの各タスクとしてはクーボードからのデータ
入力、プリントアウト、ファイルロード、リスト作成な
ど多種ありまた余りに分割数を大にすると表示面が過小
になるという問題があるので４分割程度が適当ではあ
る。
また本発明では各押釦の操作で１種のスクロールを行う
ことができ、各タスクが持つ６４０×４００ドットの画
面メモリ４枚を合せた１２８０×８００ドットの仮想画
面を想定することができる。
ことができ、各タスクが持つ６４０×４００ドットの画
面メモリ４枚を合せた１２８０×８００ドットの仮想画
面を想定することができる。
また本発明では表示は標準状態にし、アドレスカウンタ
６６，６８の出力をメモリ２２〜２８へ１イット右へず
らして入力すると該メモリの偶数番地のみがアクセスさ
れ読出しデータ数は半減するから、画面は粗くなるがタ
スク１〜４の全画面メモリの内容を同時にＣＲＴ画面に
表示することも可能である。なお実施例では押釦押下で
当該表示区分を拡大するようにしたが、これを減少する
（他区分が拡大する）ように変更することも可能ではあ
る。
６６，６８の出力をメモリ２２〜２８へ１イット右へず
らして入力すると該メモリの偶数番地のみがアクセスさ
れ読出しデータ数は半減するから、画面は粗くなるがタ
スク１〜４の全画面メモリの内容を同時にＣＲＴ画面に
表示することも可能である。なお実施例では押釦押下で
当該表示区分を拡大するようにしたが、これを減少する
（他区分が拡大する）ように変更することも可能ではあ
る。
第１図は本発明の表示方法を説明する図、第２図は本発
明を実施する回路例を示すブロック図、第３図は第２図
の一部の詳細を示すブロック図である。 図面でＡ，Ｂ，Ｃ，Ｄは４分割したＣＲＴ画面の各区
分、３０は分割比メモリ、１０，１２，１４，１６は各
区分の大きさ変更用押釦である。
明を実施する回路例を示すブロック図、第３図は第２図
の一部の詳細を示すブロック図である。 図面でＡ，Ｂ，Ｃ，Ｄは４分割したＣＲＴ画面の各区
分、３０は分割比メモリ、１０，１２，１４，１６は各
区分の大きさ変更用押釦である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿波賀 信人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭51−114829（ＪＰ，Ａ) 特開 昭52−2336（ＪＰ，Ａ)
Claims (2)
- 【請求項１】複数のタスクを多重制御するマルチタスク
処理方式のコンピュータにおける複数のタスクの各出力
表示をＣＲＴ画面上の分割された表示領域に同時並行し
て行うためのマルチスクリーン表示方法において、 複数のタスクの各々に対応づけられそれぞれが１画面分
の大きさをもつ複数の画面メモリと、ＣＲＴ画面上での
各タスクの分割された表示領域を画面対応で規定する分
割情報を保持する分割比メモリと、分割比メモリに保持
されている分割情報に基づいて上記複数の画面メモリの
うちの１つの読出し出力を選択する選択回路とを用い、 ＣＲＴの画面走査に合わせて上記複数の画面メモリおよ
び分割比メモリを同時に読出し走査し、分割比メモリか
ら得られる分割情報に基づき上記選択回路で選択された
いずれか１つの画面メモリからの読出し出力をＣＲＴに
供給するとともに、当該分割情報に基づき分割されたタ
スクごとの表示領域の大きさにほぼ応じて、対応するタ
スクに割当てる処理時間の長さを変更するよう制御を行
うようにしたことを特徴とするマルチスクリーン表示方
法。 - 【請求項２】第１項において、分割比メモリに保持され
る分割情報は、複数のタスクの各表示領域の大きさを等
しくするものを標準として、動的に変更可能にされるこ
とを特徴とするマルチスクリーン表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57048639A JPH0616230B2 (ja) | 1982-03-26 | 1982-03-26 | マルチスクリ−ン表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57048639A JPH0616230B2 (ja) | 1982-03-26 | 1982-03-26 | マルチスクリ−ン表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58166386A JPS58166386A (ja) | 1983-10-01 |
| JPH0616230B2 true JPH0616230B2 (ja) | 1994-03-02 |
Family
ID=12808936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57048639A Expired - Lifetime JPH0616230B2 (ja) | 1982-03-26 | 1982-03-26 | マルチスクリ−ン表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616230B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4653020A (en) * | 1983-10-17 | 1987-03-24 | International Business Machines Corporation | Display of multiple data windows in a multi-tasking system |
| JPS61147290A (ja) * | 1984-03-30 | 1986-07-04 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 表示変更装置 |
| JPS61113095A (ja) * | 1984-11-08 | 1986-05-30 | 富士通株式会社 | 画面表示方式 |
| JP2535324B2 (ja) * | 1985-05-13 | 1996-09-18 | キヤノン株式会社 | 表示制御装置 |
| JPH081548B2 (ja) * | 1985-05-13 | 1996-01-10 | キヤノン株式会社 | 画像処理装置 |
| JPS61296384A (ja) * | 1985-06-26 | 1986-12-27 | 株式会社日立製作所 | 画面表示制御装置 |
| JP2636370B2 (ja) * | 1988-10-07 | 1997-07-30 | 松下電器産業株式会社 | 表示装置 |
| JPH02157983A (ja) * | 1988-12-09 | 1990-06-18 | Matsushita Electric Ind Co Ltd | 文字認識方法 |
| JP2559273B2 (ja) * | 1989-05-24 | 1996-12-04 | 日立精機株式会社 | 数値制御装置および数値制御装置の画面表示方法 |
| US5430841A (en) * | 1992-10-29 | 1995-07-04 | International Business Machines Corporation | Context management in a graphics system |
| CN101750999B (zh) * | 2008-11-28 | 2012-04-11 | 兄弟工业株式会社 | 机床的显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51114829A (en) * | 1975-04-02 | 1976-10-08 | Hitachi Ltd | Picture split indication control system |
| JPS5843774B2 (ja) * | 1975-06-24 | 1983-09-29 | 日本電気株式会社 | モジヒヨウジホウシキ |
-
1982
- 1982-03-26 JP JP57048639A patent/JPH0616230B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58166386A (ja) | 1983-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4197590A (en) | Method for dynamically viewing image elements stored in a random access memory array | |
| US3988728A (en) | Graphic display device | |
| US4070710A (en) | Raster scan display apparatus for dynamically viewing image elements stored in a random access memory array | |
| USRE31200E (en) | Raster scan display apparatus for dynamically viewing image elements stored in a random access memory array | |
| CA1222063A (en) | Crt display control system | |
| US4668947A (en) | Method and apparatus for generating cursors for a raster graphic display | |
| EP0146227A2 (en) | System and method for raster-scan display | |
| EP0129712A2 (en) | Apparatus for controlling the colors displayed by a raster graphic system | |
| US4570161A (en) | Raster scan digital display system | |
| US4766427A (en) | Display apparatus with display screen splitting function | |
| JPH0616230B2 (ja) | マルチスクリ−ン表示方法 | |
| US4309700A (en) | Cathode ray tube controller | |
| US4409591A (en) | Variable size character generator | |
| US4834374A (en) | Object image indicating apparatus | |
| EP0180898B1 (en) | Flat panel display control apparatus | |
| US4156238A (en) | Display apparatus having variable text row formating | |
| JPS642955B2 (ja) | ||
| US4205310A (en) | Television titling apparatus and method | |
| US3729730A (en) | Display system | |
| EP0123896A2 (en) | Character and video mode control circuit | |
| JPS6155676B2 (ja) | ||
| US5068651A (en) | Image display apparatus | |
| WO1985002049A1 (en) | Method of electronically moving portions of several different images on a crt screen | |
| JPS638488B2 (ja) | ||
| EP0202426B1 (en) | Raster scan digital display system |