JPH06163632A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06163632A JPH06163632A JP4310588A JP31058892A JPH06163632A JP H06163632 A JPH06163632 A JP H06163632A JP 4310588 A JP4310588 A JP 4310588A JP 31058892 A JP31058892 A JP 31058892A JP H06163632 A JPH06163632 A JP H06163632A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- film
- semiconductor device
- pellet
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】この発明は、リフロー実装を高精度で行うこと
が可能で、かつ熱放散性が良好な半導体装置を提供しよ
うとするものである。 【構成】リ−ド５、デバイス・ホール２を有するＴＡＢ
フィルム１と、デバイス・ホール２内に配置され、リ−
ド５と電気的に接続される半導体ペレット７と、デバイ
ス・ホール２外のＴＡＢフィルム１上にリ−ド５を挟む
ようにして取り付けられたリング状の絶縁物質１０1 ，
１０2 とを具備している。上記構成によれば、リ−ド５
を挟むようにリング状の絶縁物１０1 ，１０2 が取り付
けられているので、リフロー実装を用いて実装基板上へ
実装したとしても、ＴＡＢフィルムの反りを防止でき
る。また、絶縁物１０1 ，１０2 がリング状であるため
に、ペレット７の裏面を外部に露出させることができ、
熱放散性を向上できる。
が可能で、かつ熱放散性が良好な半導体装置を提供しよ
うとするものである。 【構成】リ−ド５、デバイス・ホール２を有するＴＡＢ
フィルム１と、デバイス・ホール２内に配置され、リ−
ド５と電気的に接続される半導体ペレット７と、デバイ
ス・ホール２外のＴＡＢフィルム１上にリ−ド５を挟む
ようにして取り付けられたリング状の絶縁物質１０1 ，
１０2 とを具備している。上記構成によれば、リ−ド５
を挟むようにリング状の絶縁物１０1 ，１０2 が取り付
けられているので、リフロー実装を用いて実装基板上へ
実装したとしても、ＴＡＢフィルムの反りを防止でき
る。また、絶縁物１０1 ，１０2 がリング状であるため
に、ペレット７の裏面を外部に露出させることができ、
熱放散性を向上できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
にリードフォーミングを実施するテ−プ・キャリア・パ
ッケ−ジ型の半導体装置に関する。
にリードフォーミングを実施するテ−プ・キャリア・パ
ッケ−ジ型の半導体装置に関する。
【０００２】
【従来の技術】従来、テ−プ・キャリア・パッケ−ジ
（以下ＴＣＰと称す）は、絶縁性ベースフィルム上に銅
箔にてリ−ドがパターニングされたＴＡＢフィルムを用
い、このＴＡＢフィルムのインナ・リードとバンプ付き
のチップ電極とを接合し（インナ・リード・ボンディン
グ）、次にチップ表面をエポキシ樹脂によりコーティン
グ（ポッティング）する構造が主流である。
（以下ＴＣＰと称す）は、絶縁性ベースフィルム上に銅
箔にてリ−ドがパターニングされたＴＡＢフィルムを用
い、このＴＡＢフィルムのインナ・リードとバンプ付き
のチップ電極とを接合し（インナ・リード・ボンディン
グ）、次にチップ表面をエポキシ樹脂によりコーティン
グ（ポッティング）する構造が主流である。
【０００３】ＴＣＰでは、ポッティング後、メッキ（省
略する場合もある）、キャリア詰め、回路テスト、アウ
タ・リード・カット、アウタ・リード・フォーミングを
実施する。これらの工程が終了した後、基板上へ実装す
る。
略する場合もある）、キャリア詰め、回路テスト、アウ
タ・リード・カット、アウタ・リード・フォーミングを
実施する。これらの工程が終了した後、基板上へ実装す
る。
【０００４】アウタ・リード・フォーミングにてアウタ
・リード・リ−ドをガルウィング状に成形するＴＣＰで
は、基板への実装の際、専用のアウタ・リード・ボンデ
ィング（以下ＯＬＢと称す）装置の使用が主流である。
これは、製品サイズ毎に準備されたＯＬＢ用ツールを使
用し、基板上の配線パッドとフォーミングされたＴＣＰ
製品のアウターリードとを熱圧着により接合する方法で
ある（接合材料、半田、Ｓｎ、Ａｕ等）。
・リード・リ−ドをガルウィング状に成形するＴＣＰで
は、基板への実装の際、専用のアウタ・リード・ボンデ
ィング（以下ＯＬＢと称す）装置の使用が主流である。
これは、製品サイズ毎に準備されたＯＬＢ用ツールを使
用し、基板上の配線パッドとフォーミングされたＴＣＰ
製品のアウターリードとを熱圧着により接合する方法で
ある（接合材料、半田、Ｓｎ、Ａｕ等）。
【０００５】また、ＱＦＰ等のパッケージでは、基板へ
の実装の際に専用ツールが要らない。即ち、アウタ・リ
ード・フォーミング後、基板上にパッケージを装着し、
赤外線リフロー炉により一括でアウタ・リードと基板上
のパッドを接合する。
の実装の際に専用ツールが要らない。即ち、アウタ・リ
ード・フォーミング後、基板上にパッケージを装着し、
赤外線リフロー炉により一括でアウタ・リードと基板上
のパッドを接合する。
【０００６】この種の方法は、専用ツールが必要なく、
また製品サイズに関係なく基板毎に一括したはんだ付け
が可能であり、実装方法の主流となっている。ＴＣＰに
おいてもこの方法での実装が理想であるが、ポッティン
グタイプのＴＣＰではフィルムの反り（熱収縮、機械的
応力により発生）の発生によりリードのコープラナリテ
ィ（平坦度）の悪化、リード曲り等が発生し赤外線リフ
ローによるはんだ付けは困難である。
また製品サイズに関係なく基板毎に一括したはんだ付け
が可能であり、実装方法の主流となっている。ＴＣＰに
おいてもこの方法での実装が理想であるが、ポッティン
グタイプのＴＣＰではフィルムの反り（熱収縮、機械的
応力により発生）の発生によりリードのコープラナリテ
ィ（平坦度）の悪化、リード曲り等が発生し赤外線リフ
ローによるはんだ付けは困難である。
【０００７】この対策として近年、ポッティングをトラ
ンスファ・モールドにより行い、クワッド・フラット・
パッケ−ジ（以下ＱＦＰと称す）と同様の形状にするパ
ッケージ（Ｍｏｌｄｅｄ ＴＣＰ）の開発も進められて
いる。
ンスファ・モールドにより行い、クワッド・フラット・
パッケ−ジ（以下ＱＦＰと称す）と同様の形状にするパ
ッケージ（Ｍｏｌｄｅｄ ＴＣＰ）の開発も進められて
いる。
【０００８】しかながら、Ｍｏｌｄｅｄ ＴＣＰでは、
モールド樹脂が介在するためにチップの熱放散性の面で
問題を残している。
モールド樹脂が介在するためにチップの熱放散性の面で
問題を残している。
【０００９】
【発明が解決しようとする課題】以上のように、従来の
ＴＣＰ製品では、ＴＡＢフィルムが熱により変形するた
め、リフロ−実装が困難である、という問題があった。
ＴＣＰ製品では、ＴＡＢフィルムが熱により変形するた
め、リフロ−実装が困難である、という問題があった。
【００１０】また、リフロ−実装を可能とするＭｏｌｄ
ｅｄ ＴＣＰ製品では、モールド樹脂が介在するために
チップの熱放散性が悪い、という問題があった。
ｅｄ ＴＣＰ製品では、モールド樹脂が介在するために
チップの熱放散性が悪い、という問題があった。
【００１１】この発明の目的は、リフロー実装を高精度
で行うことが可能で、かつ熱放散性も良好な半導体装置
を提供することにある。
で行うことが可能で、かつ熱放散性も良好な半導体装置
を提供することにある。
【００１２】
【課題を解決するための手段】この発明に係わる半導体
装置によれば、デバイス・ホール外のＴＡＢフィルム上
に、リ−ドを挟むようにしてリング状の絶縁物質を取り
付けたことを特徴している。
装置によれば、デバイス・ホール外のＴＡＢフィルム上
に、リ−ドを挟むようにしてリング状の絶縁物質を取り
付けたことを特徴している。
【００１３】
【作用】上記構成の半導体装置によれば、リ−ドを挟む
ようにリング状の絶縁物質が取り付けられているので、
リフロー実装を用いて実装基板上へ実装したとしても、
ＴＡＢフィルムの反りを防止できる。
ようにリング状の絶縁物質が取り付けられているので、
リフロー実装を用いて実装基板上へ実装したとしても、
ＴＡＢフィルムの反りを防止できる。
【００１４】また、絶縁物質がリング状であるために、
ペレットの一面を外部に露出させることができ、熱放散
性を向上できる。
ペレットの一面を外部に露出させることができ、熱放散
性を向上できる。
【００１５】
【実施例】以下、図面を参照して、この発明を実施例に
より説明する。この説明において、全図に渡り同一の部
分には同一の参照符号を付し、重複する説明はさけるこ
とにする。
より説明する。この説明において、全図に渡り同一の部
分には同一の参照符号を付し、重複する説明はさけるこ
とにする。
【００１６】図１（ａ）は、この発明の第１の実施例に
係わる半導体装置の斜視図、図１（ｂ）は（ａ）図中の
ｂ−ｂ線に沿う断面図である。
係わる半導体装置の斜視図、図１（ｂ）は（ａ）図中の
ｂ−ｂ線に沿う断面図である。
【００１７】図１（ａ）および（ｂ）に示すように、Ｔ
ＡＢフィルム１には、デバイス・ホ−ル２、アウタ・リ
−ド・ホ−ル３…３、スプロケット・ホ−ル４…４が形
成されている。デバイス・ホ−ル１内には、リ−ド５…
５と例えばバンプ電極６…６を介して電気的に接続され
る半導体ペレット７が配置されている。半導体ペレット
（ＩＣチップ）７はポッティング樹脂８によりフィルム
１に固着されている。フィルム１におけるデバイス・ホ
−ル２とアウタ・リ−ド・ホ−ル３…３との間には、開
孔部９…９が形成されている。デバイス・ホ−ル２とア
ウタ・リ−ド・ホ−ル３…３との間のフィルム１上、こ
の実施例では開孔部９…９上には、開孔部９…９を介し
て直接にリ−ド５…５を挟むようにしてリング状に成型
された絶縁物１０1 、１０2 が設けられている。
ＡＢフィルム１には、デバイス・ホ−ル２、アウタ・リ
−ド・ホ−ル３…３、スプロケット・ホ−ル４…４が形
成されている。デバイス・ホ−ル１内には、リ−ド５…
５と例えばバンプ電極６…６を介して電気的に接続され
る半導体ペレット７が配置されている。半導体ペレット
（ＩＣチップ）７はポッティング樹脂８によりフィルム
１に固着されている。フィルム１におけるデバイス・ホ
−ル２とアウタ・リ−ド・ホ−ル３…３との間には、開
孔部９…９が形成されている。デバイス・ホ−ル２とア
ウタ・リ−ド・ホ−ル３…３との間のフィルム１上、こ
の実施例では開孔部９…９上には、開孔部９…９を介し
て直接にリ−ド５…５を挟むようにしてリング状に成型
された絶縁物１０1 、１０2 が設けられている。
【００１８】上記構成の半導体装置によれば、絶縁物１
０1 、１０2 によってフィルム１およびリ−ド５…５が
挟まれているために、赤外線リフロ−によるはんだ付け
によって基板上へ実装しても、リ−ド５…５の平坦度の
悪化が防止される。このため、赤外線リフロ−によるは
んだ付けを用いても高精度で基板上へ実装することがで
きる。また、ポッティングタイプのＴＣＰと同様に、ペ
レット７が外部に露出しているため、熱放散性が悪化す
ることはない。
０1 、１０2 によってフィルム１およびリ−ド５…５が
挟まれているために、赤外線リフロ−によるはんだ付け
によって基板上へ実装しても、リ−ド５…５の平坦度の
悪化が防止される。このため、赤外線リフロ−によるは
んだ付けを用いても高精度で基板上へ実装することがで
きる。また、ポッティングタイプのＴＣＰと同様に、ペ
レット７が外部に露出しているため、熱放散性が悪化す
ることはない。
【００１９】次に、上記構成の半導体装置の製造方法に
ついて説明する。
ついて説明する。
【００２０】図２は上記第１の実施例に係わる半導体装
置の製造方法を説明するための図で、（ａ）図はＴＡＢ
フィルムの平面図、（ｂ）〜（ｄ）図は主要な工程毎に
示した断面図である。（ｂ）〜（ｄ）図に示される断面
は（ａ）図中のｂ−ｂ線に沿っている。
置の製造方法を説明するための図で、（ａ）図はＴＡＢ
フィルムの平面図、（ｂ）〜（ｄ）図は主要な工程毎に
示した断面図である。（ｂ）〜（ｄ）図に示される断面
は（ａ）図中のｂ−ｂ線に沿っている。
【００２１】まず、図２（ａ）に示すようなＴＡＢフィ
ルム１を準備する。
ルム１を準備する。
【００２２】次に、図２（ｂ）に示すように、フィルム
１のリ−ド５…５にペレット７をバンプ電極６を介して
電気的に接続させる（インナ・リ−ド・ボンディング工
程）。
１のリ−ド５…５にペレット７をバンプ電極６を介して
電気的に接続させる（インナ・リ−ド・ボンディング工
程）。
【００２３】次に、図２（ｃ）に示すように、フィルム
１にチップ７をポッティング樹脂８により固着させる
（ポッティング工程）。
１にチップ７をポッティング樹脂８により固着させる
（ポッティング工程）。
【００２４】次に、図２（ｄ）に示すように、フィルム
１にトランスファーモールドにて、リング状のエポキシ
樹脂１０1 、１０2 をデバイスホールとアウターリード
ホール間にリ−ドを挟むようにして成形する。
１にトランスファーモールドにて、リング状のエポキシ
樹脂１０1 、１０2 をデバイスホールとアウターリード
ホール間にリ−ドを挟むようにして成形する。
【００２５】上記製造方法によれば、図１に示した半導
体装置を得ることができる。また、上記製造方法では、
インナ・リ−ド・ボンディングとポッティングとを施し
た後に、リング状のエポキシ樹脂１０1 、１０2 を成形
するために、エポキシ樹脂１０1 、１０2 成型によるリ
−ド５…５の変形、特にインナ・リ−ド部の変形がな
い。このため、インナ・リ−ド・ボンディングの精度の
低下を防止することができる。
体装置を得ることができる。また、上記製造方法では、
インナ・リ−ド・ボンディングとポッティングとを施し
た後に、リング状のエポキシ樹脂１０1 、１０2 を成形
するために、エポキシ樹脂１０1 、１０2 成型によるリ
−ド５…５の変形、特にインナ・リ−ド部の変形がな
い。このため、インナ・リ−ド・ボンディングの精度の
低下を防止することができる。
【００２６】図３はこの発明の第２の実施例に係わる半
導体装置を説明するための図で、（ａ）〜（ｂ）はそれ
ぞれ主要な工程毎の断面図である。
導体装置を説明するための図で、（ａ）〜（ｂ）はそれ
ぞれ主要な工程毎の断面図である。
【００２７】図３（ａ）〜（ｂ）に示すように、インナ
・リ−ド・ボンディング済みのＴＡＢフィルム１に、エ
ポキシ樹脂を含浸させた高強度の繊維シート１１1 、１
１2を加熱接着させる。この時、ペレット７上面へ加熱
接着される繊維シート１１1は、ペレット７およびリ−
ド５…５のうちインナ・リード部を覆う形状にされてい
る。このような形状の繊維シート１１1 であると、ペレ
ット７の表面を覆うことができ、ペレット７の表面を保
護することができる。さらに繊維シ−ト１１1にはエポ
キシ樹脂が含浸されているので、この繊維シ−ト１１1
によってフィルム１とペレット７とを互いに固着させる
こともできる。
・リ−ド・ボンディング済みのＴＡＢフィルム１に、エ
ポキシ樹脂を含浸させた高強度の繊維シート１１1 、１
１2を加熱接着させる。この時、ペレット７上面へ加熱
接着される繊維シート１１1は、ペレット７およびリ−
ド５…５のうちインナ・リード部を覆う形状にされてい
る。このような形状の繊維シート１１1 であると、ペレ
ット７の表面を覆うことができ、ペレット７の表面を保
護することができる。さらに繊維シ−ト１１1にはエポ
キシ樹脂が含浸されているので、この繊維シ−ト１１1
によってフィルム１とペレット７とを互いに固着させる
こともできる。
【００２８】また、ペレット７の下面へ加熱接着される
繊維シート１１2 はペレット７の裏面部が露出する様な
中抜きの形状とされる。このようにペレット７の裏面部
を露出させることにより、ペレット７の放熱性が良好と
なる。
繊維シート１１2 はペレット７の裏面部が露出する様な
中抜きの形状とされる。このようにペレット７の裏面部
を露出させることにより、ペレット７の放熱性が良好と
なる。
【００２９】図４はこの発明の第３の実施例に係わる半
導体装置を説明するための図で、（ａ）〜（ｂ）はそれ
ぞれ主要な工程毎の断面図である。
導体装置を説明するための図で、（ａ）〜（ｂ）はそれ
ぞれ主要な工程毎の断面図である。
【００３０】第２の実施例に係わる半導体装置では、ペ
レット７上面へ加熱接着される繊維シート１１1 に、ペ
レット７およびリ−ド５…５のうちインナ・リード部を
覆う形状のものを使用したが、インナ・リ−ド・ボンデ
ィング／ポッティング済みのＴＡＢフィルム１を用い
て、ペレット７上面へ加熱接着される繊維シート１１1
を中抜きの形状の繊維シート１１3 とし、ＴＡＢフィル
ム１の上部、下部にそれぞれシ−ト１１2 ，１１3 を加
熱圧着させるようにしても良い。
レット７上面へ加熱接着される繊維シート１１1 に、ペ
レット７およびリ−ド５…５のうちインナ・リード部を
覆う形状のものを使用したが、インナ・リ−ド・ボンデ
ィング／ポッティング済みのＴＡＢフィルム１を用い
て、ペレット７上面へ加熱接着される繊維シート１１1
を中抜きの形状の繊維シート１１3 とし、ＴＡＢフィル
ム１の上部、下部にそれぞれシ−ト１１2 ，１１3 を加
熱圧着させるようにしても良い。
【００３１】図５はこの発明の第４の実施例に係わる半
導体装置を説明するための図で、（ａ）〜（ｃ）はそれ
ぞれ第４の実施例に係わる装置を変形例毎に示した断面
図である。
導体装置を説明するための図で、（ａ）〜（ｃ）はそれ
ぞれ第４の実施例に係わる装置を変形例毎に示した断面
図である。
【００３２】図１〜図４に示した第１〜第３の実施例に
係わる半導体装置において、図５（ａ）〜（ｂ）に示す
ようにリング状絶縁物１０2 、１１2 を支持部材として
用いて、ペレット７の裏面に接触するように銅（Ｃｕ）
等により構成された放熱板１２を取り付けても良い。
尚、図５（ａ）はリング状絶縁物１０2 をエポキシ樹脂
の成型により形成した装置に放熱板１２を取り付けたも
のを示している。同様に図５（ｂ）はリング状絶縁物１
１2 をエポキシ樹脂が含浸された繊維シ−トを貼付する
ことにより得て、かつこの繊維シートを用いてフィルム
１とペレット７とを固着させた装置に放熱板１２を取り
付けたもの、図５（ｃ）はリング状絶縁物１１2 をエポ
キシ樹脂が含浸された繊維シ−トを貼付することにより
得て、かつフィルム１とペレット７とをポッティング樹
脂により固着させた装置に放熱板１２を取り付けたもの
を示している。
係わる半導体装置において、図５（ａ）〜（ｂ）に示す
ようにリング状絶縁物１０2 、１１2 を支持部材として
用いて、ペレット７の裏面に接触するように銅（Ｃｕ）
等により構成された放熱板１２を取り付けても良い。
尚、図５（ａ）はリング状絶縁物１０2 をエポキシ樹脂
の成型により形成した装置に放熱板１２を取り付けたも
のを示している。同様に図５（ｂ）はリング状絶縁物１
１2 をエポキシ樹脂が含浸された繊維シ−トを貼付する
ことにより得て、かつこの繊維シートを用いてフィルム
１とペレット７とを固着させた装置に放熱板１２を取り
付けたもの、図５（ｃ）はリング状絶縁物１１2 をエポ
キシ樹脂が含浸された繊維シ−トを貼付することにより
得て、かつフィルム１とペレット７とをポッティング樹
脂により固着させた装置に放熱板１２を取り付けたもの
を示している。
【００３３】上記各構成の半導体装置にあっても、ＴＡ
Ｂフィルム１にリング状絶縁物１０1 、１０2 、１１1
〜１１3 がリ−ド５…５を挟むようにして設けられてい
るために、ＴＣＰ製品のフィルム１の反りによる実装性
悪化を防止できる。これにより、基板実装方法の主流と
なっている赤外線リフロー等による一括基板実装を高精
度で実現でき、実装における生産性を向上させることが
できる。また、各構成ともペレット７裏面が露出した構
造、あるいは放熱板１２が取り付けられた構造となり、
熱放散性もＱＦＰ等のモールド・タイプ・パッケージと
比べて向上させることができる。
Ｂフィルム１にリング状絶縁物１０1 、１０2 、１１1
〜１１3 がリ−ド５…５を挟むようにして設けられてい
るために、ＴＣＰ製品のフィルム１の反りによる実装性
悪化を防止できる。これにより、基板実装方法の主流と
なっている赤外線リフロー等による一括基板実装を高精
度で実現でき、実装における生産性を向上させることが
できる。また、各構成ともペレット７裏面が露出した構
造、あるいは放熱板１２が取り付けられた構造となり、
熱放散性もＱＦＰ等のモールド・タイプ・パッケージと
比べて向上させることができる。
【００３４】さらにこの発明によれば、パッケ−ジの薄
型製品（１．０ｍｍ以下）に関しても、リ−ドの平坦度
を容易に改善できることから有用であり、しかも、モー
ルド・タイプ・パッケージの問題点であるモールド成形
時のペレットの浮き、傾きによる成形不良等も無く、製
造歩留りも向上できる。
型製品（１．０ｍｍ以下）に関しても、リ−ドの平坦度
を容易に改善できることから有用であり、しかも、モー
ルド・タイプ・パッケージの問題点であるモールド成形
時のペレットの浮き、傾きによる成形不良等も無く、製
造歩留りも向上できる。
【００３５】
【発明の効果】以上説明したように、この発明によれ
ば、リフロー実装を高精度で行うことが可能で、かつ熱
放散性が良好な半導体装置を提供できる。
ば、リフロー実装を高精度で行うことが可能で、かつ熱
放散性が良好な半導体装置を提供できる。
【図１】図１（ａ）はこの発明の第１の実施例に係わる
半導体装置の斜視図、図１（ｂ）は（ａ）図中のｂ−ｂ
線に沿う断面図。
半導体装置の斜視図、図１（ｂ）は（ａ）図中のｂ−ｂ
線に沿う断面図。
【図２】図２はこの発明の第１の実施例に係わる半導体
装置の製造方法を説明するための図で、（ａ）図はＴＡ
Ｂフィルムの平面図、（ｂ）〜（ｄ）は主要な工程毎に
示した断面図。
装置の製造方法を説明するための図で、（ａ）図はＴＡ
Ｂフィルムの平面図、（ｂ）〜（ｄ）は主要な工程毎に
示した断面図。
【図３】図３はこの発明の第２の実施例に係わる半導体
装置を説明するための図で、（ａ）〜（ｂ）はそれぞれ
主要な工程毎の断面図。
装置を説明するための図で、（ａ）〜（ｂ）はそれぞれ
主要な工程毎の断面図。
【図４】図４はこの発明の第３の実施例に係わる半導体
装置を説明するための図で、（ａ）〜（ｂ）はそれぞれ
主要な工程毎の断面図。
装置を説明するための図で、（ａ）〜（ｂ）はそれぞれ
主要な工程毎の断面図。
【図５】図５はこの発明の第４の実施例に係わる半導体
装置を説明するための図で、（ａ）〜（ｃ）はそれぞれ
第４の実施例に係わる装置を変形例毎に示した断面図。
装置を説明するための図で、（ａ）〜（ｃ）はそれぞれ
第４の実施例に係わる装置を変形例毎に示した断面図。
１…ＴＡＢフィルム、２…デバイス・ホ−ル、３…アウ
タ・リ−ド・ホ−ル、４…スプロケット・ホ−ル、５…
リ−ド、６…バンプ電極、７…ペレット、８…ポッティ
ング樹脂、９…開孔部、１０1 ，１０2 …絶縁物、１１
1 、１１2 …繊維シ−ト、１２…放熱板。
タ・リ−ド・ホ−ル、４…スプロケット・ホ−ル、５…
リ−ド、６…バンプ電極、７…ペレット、８…ポッティ
ング樹脂、９…開孔部、１０1 ，１０2 …絶縁物、１１
1 、１１2 …繊維シ−ト、１２…放熱板。
Claims (2)
- 【請求項１】 リ−ド、デバイス・ホールを有するＴＡ
Ｂフィルムと、 前記デバイス・ホール内に配置され、前記リ−ドと電気
的に接続される半導体ペレットと、 前記デバイス・ホール外の前記ＴＡＢフィルム上に前記
リ−ドを挟むようにして設けられたリング状の絶縁物質
とを具備することを特徴とする半導体装置。 - 【請求項２】 前記ペレットに放熱板がさらに取り付け
られていることを特徴とする請求項１に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4310588A JPH06163632A (ja) | 1992-11-19 | 1992-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4310588A JPH06163632A (ja) | 1992-11-19 | 1992-11-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163632A true JPH06163632A (ja) | 1994-06-10 |
Family
ID=18007058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4310588A Pending JPH06163632A (ja) | 1992-11-19 | 1992-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306721A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
-
1992
- 1992-11-19 JP JP4310588A patent/JPH06163632A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306721A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588801B2 (ja) | 半導体装置の製造方法 | |
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| US5844315A (en) | Low-profile microelectronic package | |
| US6194250B1 (en) | Low-profile microelectronic package | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| US20120015479A1 (en) | Semiconductor Package with a Mold Material Encapsulating a Chip and a Portion of a Lead Frame | |
| KR20040024163A (ko) | 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지 | |
| US6574858B1 (en) | Method of manufacturing a chip package | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| US20030214019A1 (en) | Packaging system for semiconductor devices | |
| JPH06163632A (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| KR100226106B1 (ko) | 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 |