JPH06163737A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH06163737A JPH06163737A JP43A JP31737092A JPH06163737A JP H06163737 A JPH06163737 A JP H06163737A JP 43 A JP43 A JP 43A JP 31737092 A JP31737092 A JP 31737092A JP H06163737 A JPH06163737 A JP H06163737A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring pattern
- semiconductor device
- semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】高放熱化、高信頼性化でき、しかも安価な構造
の半導体装置および半導体装置の製造方法を実現する。 【構成】半導体素子がダイパッドにダイアタッチされて
おり、ワイヤーによってボンディングパッド基板上の配
線パターンとを結線し、ダイパッド中にスルーホールを
形成し、内装基板によって挟まれている放熱プレーンお
よび基板裏面の放熱領域とダイパッドとが熱的に接続さ
れている構造とした。スルーホールの中に銀ペーストな
どの導電性ペーストを充填し、見かけの熱抵抗をさらに
下げ、また絶縁性レジスト予めスルーホール内に塗布し
ておき、ダイアタッチ材の基板裏面へしみだしを防止す
る構造とした。
の半導体装置および半導体装置の製造方法を実現する。 【構成】半導体素子がダイパッドにダイアタッチされて
おり、ワイヤーによってボンディングパッド基板上の配
線パターンとを結線し、ダイパッド中にスルーホールを
形成し、内装基板によって挟まれている放熱プレーンお
よび基板裏面の放熱領域とダイパッドとが熱的に接続さ
れている構造とした。スルーホールの中に銀ペーストな
どの導電性ペーストを充填し、見かけの熱抵抗をさらに
下げ、また絶縁性レジスト予めスルーホール内に塗布し
ておき、ダイアタッチ材の基板裏面へしみだしを防止す
る構造とした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置および半導
体装置の製造方法に関し、とくにその高放熱化、高信頼
性化、製造の簡易化に関する。
体装置の製造方法に関し、とくにその高放熱化、高信頼
性化、製造の簡易化に関する。
【０００２】
【従来の技術】従来の半導体装置としては、特開昭６３
−２４４７４７号公報に見られるような基板の上面に半
導体素子を載置し、基板とリードフレームをワイヤーで
接続する構造が知られていた。
−２４４７４７号公報に見られるような基板の上面に半
導体素子を載置し、基板とリードフレームをワイヤーで
接続する構造が知られていた。
【０００３】
【発明が解決しようとする課題】しかし近年、半導体装
置にはより高放熱化、高信頼性化、反面で製造の簡易化
によるコストダウンが求められているが、従来の半導体
装置では基板の上面に直接半導体素子を載置しているの
で、発熱量の大きな半導体素子は基板の熱抵抗によって
高温になってしまい、ＰＮ接合の許容温度を越えてしま
うため半導体装置として機能しなくなるという課題を有
していた。また、半導体装置の大型化にともなって高く
なる応力に耐えるために、モールド樹脂の高い密着性が
求められるようになってきたが、従来の半導体装置は半
導体素子や、基板と樹脂の密着もあまり考慮されていな
かったので、大型の半導体装置については信頼性が確保
できなくなってきているという課題を有していた。さら
に、従来の半導体装置は基板とリードフレームをワイヤ
ーで接続する構造のため、多ピンになればワイヤーボン
ディングの接続時間が増え、ワイヤー代がかかり、半導
体装置のコストが上昇してしまうという課題を有してい
た。
置にはより高放熱化、高信頼性化、反面で製造の簡易化
によるコストダウンが求められているが、従来の半導体
装置では基板の上面に直接半導体素子を載置しているの
で、発熱量の大きな半導体素子は基板の熱抵抗によって
高温になってしまい、ＰＮ接合の許容温度を越えてしま
うため半導体装置として機能しなくなるという課題を有
していた。また、半導体装置の大型化にともなって高く
なる応力に耐えるために、モールド樹脂の高い密着性が
求められるようになってきたが、従来の半導体装置は半
導体素子や、基板と樹脂の密着もあまり考慮されていな
かったので、大型の半導体装置については信頼性が確保
できなくなってきているという課題を有していた。さら
に、従来の半導体装置は基板とリードフレームをワイヤ
ーで接続する構造のため、多ピンになればワイヤーボン
ディングの接続時間が増え、ワイヤー代がかかり、半導
体装置のコストが上昇してしまうという課題を有してい
た。
【０００４】さらに、従来の半導体装置の製造方法では
半導体素子を基板に実装し、基板をリードフレームに実
装し、モールドが終了してから、検査工程を行っていた
ので、例え不良が発見されても、半導体装置の修正はで
きず、製造歩留まりが低下し、結局高価な半導体装置に
なってしまうという課題を有していた。
半導体素子を基板に実装し、基板をリードフレームに実
装し、モールドが終了してから、検査工程を行っていた
ので、例え不良が発見されても、半導体装置の修正はで
きず、製造歩留まりが低下し、結局高価な半導体装置に
なってしまうという課題を有していた。
【０００５】そこで、本発明の目的は、より高放熱化、
高信頼性化でき、しかも安価な構造の半導体装置および
半導体装置の製造方法を実現することにある。
高信頼性化でき、しかも安価な構造の半導体装置および
半導体装置の製造方法を実現することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置では、基板と、前記基板第一面
上に形成された載置領域上に載置された半導体素子と、
前記基板上に形成され前記半導体素子と電気的に接続さ
れた配線パターンと、前記基板と前記半導体素子と前記
配線パターンの少なくとも一部が樹脂によって覆われて
いる半導体装置において、前記載置領域には前記基板を
貫通し、前記基板の層間の電気的導通をはかるスルーホ
ール、または前記基板中の特定層のみを貫通し、前記特
定層間の電気的導通をはかるバイヤホールが形成され、
前記載置領域と前記基板内部または前記基板の第二面上
に載置された前記配線パターンと同一部材、同一工程で
形成された放熱構造体、または板状部材で形成された放
熱構造体とが前記スルーホールまたは前記バイヤホール
によって接続されていることを特徴とする。
め、本発明の半導体装置では、基板と、前記基板第一面
上に形成された載置領域上に載置された半導体素子と、
前記基板上に形成され前記半導体素子と電気的に接続さ
れた配線パターンと、前記基板と前記半導体素子と前記
配線パターンの少なくとも一部が樹脂によって覆われて
いる半導体装置において、前記載置領域には前記基板を
貫通し、前記基板の層間の電気的導通をはかるスルーホ
ール、または前記基板中の特定層のみを貫通し、前記特
定層間の電気的導通をはかるバイヤホールが形成され、
前記載置領域と前記基板内部または前記基板の第二面上
に載置された前記配線パターンと同一部材、同一工程で
形成された放熱構造体、または板状部材で形成された放
熱構造体とが前記スルーホールまたは前記バイヤホール
によって接続されていることを特徴とする。
【０００７】前記スルーホールの中には、レジストが存
在することを特徴とする。
在することを特徴とする。
【０００８】前記スルーホールまたは前記バイヤホール
の中には、導電性ペーストが存在することを特徴とす
る。
の中には、導電性ペーストが存在することを特徴とす
る。
【０００９】上記課題を解決するため、本発明の半導体
装置では、基板と、前記基板第一面上に形成された載置
領域上に載置された半導体素子と、前記基板上に形成さ
れ前記半導体素子と電気的に接続された配線パターン
と、前記基板と前記半導体素子と前記配線パターンの少
なくとも一部が樹脂によって覆われている半導体装置に
おいて、前記載置領域には貫通穴が形成され、前記載置
領域と前記基板内部または前記基板の第二面上に載置さ
れた放熱構造体とが前記貫通穴中の導電性ペーストによ
って接続されていることを特徴とする。
装置では、基板と、前記基板第一面上に形成された載置
領域上に載置された半導体素子と、前記基板上に形成さ
れ前記半導体素子と電気的に接続された配線パターン
と、前記基板と前記半導体素子と前記配線パターンの少
なくとも一部が樹脂によって覆われている半導体装置に
おいて、前記載置領域には貫通穴が形成され、前記載置
領域と前記基板内部または前記基板の第二面上に載置さ
れた放熱構造体とが前記貫通穴中の導電性ペーストによ
って接続されていることを特徴とする。
【００１０】また上記課題を解決するため、本発明の半
導体装置では、基板と、前記基板上に形成された載置領
域上に載置された半導体素子と、前記基板上に形成され
前記半導体素子と電気的に接続された配線パターンと、
前記基板と前記半導体素子と前記配線パターンの少なく
とも一部が樹脂によって覆われている半導体装置におい
て、前記載置領域上で前記半導体素子の外側に前記載置
領域形成工程と同一工程、または前記載置領域形成工程
の後の工程でマーキングが施されていることを特徴とす
る。
導体装置では、基板と、前記基板上に形成された載置領
域上に載置された半導体素子と、前記基板上に形成され
前記半導体素子と電気的に接続された配線パターンと、
前記基板と前記半導体素子と前記配線パターンの少なく
とも一部が樹脂によって覆われている半導体装置におい
て、前記載置領域上で前記半導体素子の外側に前記載置
領域形成工程と同一工程、または前記載置領域形成工程
の後の工程でマーキングが施されていることを特徴とす
る。
【００１１】前記載置領域上で前記半導体素子の外側の
一部がエッチングによってマーキングされていることを
特徴とする。
一部がエッチングによってマーキングされていることを
特徴とする。
【００１２】上記課題を解決するため、本発明の半導体
装置では、基板と、前記基板上に載置された半導体パッ
ケージと、前記基板上に形成され前記半導体パッケージ
の接続リードと電気的に接続された配線パターンと、前
記基板と前記半導体パッケージと前記接続リードと前記
配線パターンの少なくとも一部が樹脂によって覆われて
いる半導体装置において、前記接続リードと前記配線パ
ターンとが接続されている接続領域の前記配線パターン
間、および接続領域の近傍の前記配線パターン上にの
み、レジストが存在することを特徴とする。
装置では、基板と、前記基板上に載置された半導体パッ
ケージと、前記基板上に形成され前記半導体パッケージ
の接続リードと電気的に接続された配線パターンと、前
記基板と前記半導体パッケージと前記接続リードと前記
配線パターンの少なくとも一部が樹脂によって覆われて
いる半導体装置において、前記接続リードと前記配線パ
ターンとが接続されている接続領域の前記配線パターン
間、および接続領域の近傍の前記配線パターン上にの
み、レジストが存在することを特徴とする。
【００１３】また上記課題を解決するため、本発明の半
導体装置の製造方法では、基板の上に半導体素子または
半導体パッケージを載置する工程と、前記半導体素子ま
たは前記半導体パッケージと前記基板上に形成された配
線パターンを接続する工程と、酸素もしくはアルゴンプ
ラズマで前記半導体装置を処理する工程を有し、その後
前記基板と前記半導体素子または半導体パッケージと前
記配線パターンの少なくとも一部を樹脂で覆う工程を有
することを特徴とする。
導体装置の製造方法では、基板の上に半導体素子または
半導体パッケージを載置する工程と、前記半導体素子ま
たは前記半導体パッケージと前記基板上に形成された配
線パターンを接続する工程と、酸素もしくはアルゴンプ
ラズマで前記半導体装置を処理する工程を有し、その後
前記基板と前記半導体素子または半導体パッケージと前
記配線パターンの少なくとも一部を樹脂で覆う工程を有
することを特徴とする。
【００１４】上記課題を解決するため、本発明の半導体
装置では、基板と、前記基板の上に載置された半導体素
子または半導体パッケージと、前記基板上に形成された
配線パターンと、前記配線パターンと電気的に接続され
たリードフレームと、前記基板と前記半導体素子と前記
配線パターンと前記リードフレームの少なくとも一部が
樹脂によって覆われている半導体装置において、前記リ
ードフレームのフィンガーは前記配線パターンに一部が
重なった状態で電気的な接続が得られていることを特徴
とする。
装置では、基板と、前記基板の上に載置された半導体素
子または半導体パッケージと、前記基板上に形成された
配線パターンと、前記配線パターンと電気的に接続され
たリードフレームと、前記基板と前記半導体素子と前記
配線パターンと前記リードフレームの少なくとも一部が
樹脂によって覆われている半導体装置において、前記リ
ードフレームのフィンガーは前記配線パターンに一部が
重なった状態で電気的な接続が得られていることを特徴
とする。
【００１５】前記フィンガーと前記配線パターンの相対
する接続面は各々メッキされており、前記メッキの金属
相互拡散、または共晶によって接合していることを特徴
とする。 前記フィンガーと前記配線パターンは異方性
導電膜または導電接着剤によって接合していることを特
徴とする。
する接続面は各々メッキされており、前記メッキの金属
相互拡散、または共晶によって接合していることを特徴
とする。 前記フィンガーと前記配線パターンは異方性
導電膜または導電接着剤によって接合していることを特
徴とする。
【００１６】さらに上記課題を解決するため、本発明の
半導体装置の製造方法では、基板の上に半導体素子また
は半導体パッケージを載置する工程と、前記半導体素子
または前記半導体パッケージと前記基板上に形成された
配線パターンを接続する工程と、前記基板側方に配置さ
れたリードフレームのフィンガーと前記配線パターンと
を電気的に接合する工程とを有し、その後前記基板と前
記半導体素子または半導体パッケージと前記配線パター
ンの少なくとも一部を樹脂で覆う工程を有する半導体装
置の製造方法において、前記リードフレームのフィンガ
ーと前記配線パターンとの電気的接合工程は直接接合工
程によることを特徴とする。
半導体装置の製造方法では、基板の上に半導体素子また
は半導体パッケージを載置する工程と、前記半導体素子
または前記半導体パッケージと前記基板上に形成された
配線パターンを接続する工程と、前記基板側方に配置さ
れたリードフレームのフィンガーと前記配線パターンと
を電気的に接合する工程とを有し、その後前記基板と前
記半導体素子または半導体パッケージと前記配線パター
ンの少なくとも一部を樹脂で覆う工程を有する半導体装
置の製造方法において、前記リードフレームのフィンガ
ーと前記配線パターンとの電気的接合工程は直接接合工
程によることを特徴とする。
【００１７】前記直接接合による工程は前記フィンガー
を一本ずつ前記配線パターンと超音波と圧力を加えて接
合する工程であることを特徴とする。
を一本ずつ前記配線パターンと超音波と圧力を加えて接
合する工程であることを特徴とする。
【００１８】前記直接接合による工程は複数の前記フィ
ンガーを同時に前記配線パターンと熱と圧力を加えて接
合する工程であることを特徴とする。
ンガーを同時に前記配線パターンと熱と圧力を加えて接
合する工程であることを特徴とする。
【００１９】さらに上記課題を解決するため、本発明の
半導体装置の製造方法では、基板の上に半導体素子また
は半導体パッケージを載置する工程と、前記半導体素子
または前記半導体パッケージと前記基板上に形成された
配線パターンを接続する工程と、前記基板側方に配置さ
れたリードフレームのフィンガーと前記配線パターンと
を電気的に接合する工程と、その後前記基板と前記半導
体素子または前記半導体パッケージと前記配線パターン
の少なくとも一部を樹脂で覆う工程を有する半導体装置
の製造方法において、前記リードフレームのフィンガー
と前記配線パターンとの電気的な接合工程の前に、検査
工程を有し、その後前記フィンガーと前記配線パターン
との電気的接続が行われる工程を有することを特徴とす
る。
半導体装置の製造方法では、基板の上に半導体素子また
は半導体パッケージを載置する工程と、前記半導体素子
または前記半導体パッケージと前記基板上に形成された
配線パターンを接続する工程と、前記基板側方に配置さ
れたリードフレームのフィンガーと前記配線パターンと
を電気的に接合する工程と、その後前記基板と前記半導
体素子または前記半導体パッケージと前記配線パターン
の少なくとも一部を樹脂で覆う工程を有する半導体装置
の製造方法において、前記リードフレームのフィンガー
と前記配線パターンとの電気的な接合工程の前に、検査
工程を有し、その後前記フィンガーと前記配線パターン
との電気的接続が行われる工程を有することを特徴とす
る。
【００２０】前記フィンガーと前記配線パターンとの電
気的接続が行われる工程は、前記フィンガーが前記配線
パターンに一部が重なった状態で電気的に接続する工程
であることを特徴とする。
気的接続が行われる工程は、前記フィンガーが前記配線
パターンに一部が重なった状態で電気的に接続する工程
であることを特徴とする。
【００２１】前記フィンガーと前記配線パターンとの電
気的接続が行われる工程はワイヤーボンディングによる
工程であることを特徴とする。
気的接続が行われる工程はワイヤーボンディングによる
工程であることを特徴とする。
【００２２】前記検査工程は、前記配線パターンにプロ
ービングピンを接触させる電気的検査工程であることを
特徴とする。
ービングピンを接触させる電気的検査工程であることを
特徴とする。
【００２３】
【作用】本発明では、半導体素子のダイパッドと放熱構
造体とを基板のスルーホール、バイヤホールまたは貫通
穴中の導電ペーストで接続する構造としたので、半導体
素子からの発熱は一般的に熱の良導体である銅で形成さ
れることの多いスルーホールまたはバイヤホール、一般
的に熱の良導体である導電ペーストを通って放熱構造体
へ伝熱するため、半導体素子のＰＮ接合温度を低下させ
ることができるという作用を有する。さらに、本発明で
は、スルーホールまたはバイヤホール中に導電ペースト
を存在させる構造としたので、スルーホールまたはバイ
ヤホールのみかけの熱抵抗は、スルーホールまたはバイ
ヤホール単独の時よりもさらに低下するという作用を有
する。また、本発明ではダイパッド中のスルーホールの
中にレジストを存在させる構造としたので、半導体素子
とダイパッドのダイアタッチに通常用いられるダイアタ
ッチ剤を、ダイパッドの上に塗ってもスルーホールを通
して基板裏面にダイアタッチ剤がしみ出さないという作
用を有する。
造体とを基板のスルーホール、バイヤホールまたは貫通
穴中の導電ペーストで接続する構造としたので、半導体
素子からの発熱は一般的に熱の良導体である銅で形成さ
れることの多いスルーホールまたはバイヤホール、一般
的に熱の良導体である導電ペーストを通って放熱構造体
へ伝熱するため、半導体素子のＰＮ接合温度を低下させ
ることができるという作用を有する。さらに、本発明で
は、スルーホールまたはバイヤホール中に導電ペースト
を存在させる構造としたので、スルーホールまたはバイ
ヤホールのみかけの熱抵抗は、スルーホールまたはバイ
ヤホール単独の時よりもさらに低下するという作用を有
する。また、本発明ではダイパッド中のスルーホールの
中にレジストを存在させる構造としたので、半導体素子
とダイパッドのダイアタッチに通常用いられるダイアタ
ッチ剤を、ダイパッドの上に塗ってもスルーホールを通
して基板裏面にダイアタッチ剤がしみ出さないという作
用を有する。
【００２４】本発明では、ダイパッド上で半導体素子ダ
イアタッチ領域の外側にエッチング、インクなどで半導
体素子を基板にダイアタッチする方向を明示する構造と
したので、ダイアタッチ方向の認識が容易になるという
作用を有する。
イアタッチ領域の外側にエッチング、インクなどで半導
体素子を基板にダイアタッチする方向を明示する構造と
したので、ダイアタッチ方向の認識が容易になるという
作用を有する。
【００２５】本発明では、半導体パッケージの接続リー
ドと配線パターンを接続している近傍の配線パターン
間、配線パターン上のみにレジストが存在する構造とし
たので、一般的にモールド樹脂と密着性の良くないレジ
ストの面積を最小限にできるので半導体装置をモールド
樹脂で覆っても、モールド樹脂とレジストとの剥離は発
生したとしても最小限の部分にしか起こらず、水蒸気の
侵入が抑えられ、接続リードと配線パターンを接続して
いる近傍やその他の半導体装置内部に内在している不純
物はイオン化しにくくなり、配線パターン間、基板層間
のリークモードの不良は発生しにくくなるという作用を
有する。
ドと配線パターンを接続している近傍の配線パターン
間、配線パターン上のみにレジストが存在する構造とし
たので、一般的にモールド樹脂と密着性の良くないレジ
ストの面積を最小限にできるので半導体装置をモールド
樹脂で覆っても、モールド樹脂とレジストとの剥離は発
生したとしても最小限の部分にしか起こらず、水蒸気の
侵入が抑えられ、接続リードと配線パターンを接続して
いる近傍やその他の半導体装置内部に内在している不純
物はイオン化しにくくなり、配線パターン間、基板層間
のリークモードの不良は発生しにくくなるという作用を
有する。
【００２６】本発明では、基板の上に半導体素子または
半導体パッケージ実装した後、樹脂モールドする前に酸
素もしくはアルゴンプラズマで半導体装置を処理する工
程を入れた。よって、一般的にモールド樹脂と密着性の
良くない基板、レジスト、半導体パッケージなどの半導
体装置を構成する部品の表面は、酸素もしくはアルゴン
プラズマ環境に曝されるので、表面の汚れはスパッタに
よって取り除かれ、表面エネルギーの高い、活性の新生
面が現れ、かつ酸素プラズマであれば表面が若干酸化さ
れ親水性になるので、これらの部品をモールド樹脂で覆
っても、モールド樹脂と部品表面との剥離は発生したと
しても最小限の部分にしか起こらず、水蒸気の侵入が抑
えられ、接続リードと配線パターンを接続している近傍
やその他の半導体装置内部に内在している不純物はイオ
ン化しにくくなり、配線パターン間、基板層間のリーク
モードの不良は発生しにくくなるという作用を有する。
半導体パッケージ実装した後、樹脂モールドする前に酸
素もしくはアルゴンプラズマで半導体装置を処理する工
程を入れた。よって、一般的にモールド樹脂と密着性の
良くない基板、レジスト、半導体パッケージなどの半導
体装置を構成する部品の表面は、酸素もしくはアルゴン
プラズマ環境に曝されるので、表面の汚れはスパッタに
よって取り除かれ、表面エネルギーの高い、活性の新生
面が現れ、かつ酸素プラズマであれば表面が若干酸化さ
れ親水性になるので、これらの部品をモールド樹脂で覆
っても、モールド樹脂と部品表面との剥離は発生したと
しても最小限の部分にしか起こらず、水蒸気の侵入が抑
えられ、接続リードと配線パターンを接続している近傍
やその他の半導体装置内部に内在している不純物はイオ
ン化しにくくなり、配線パターン間、基板層間のリーク
モードの不良は発生しにくくなるという作用を有する。
【００２７】本発明では、半導体素子を実装する基板の
配線パターンとリードフレームのフィンガーとを、各々
がメッキされた状態で相対する構造としたので、加熱加
圧、超音波などのエネルギーを加えることによって、メ
ッキの金属相互拡散、または共晶が生じるため、フィン
ガーと配線パターンとは電気的導通を保ったまま直接接
合できるという作用を有する。また本発明では、半導体
素子を実装した基板の配線パターンとリードフレームの
フィンガーとの間に異方性導電膜または導電接着剤を存
在させる構造としたので、加熱加圧、紫外線などのエネ
ルギーを加えることによって、配線パターンとリードフ
レームのフィンガーとの電気的導通を保った状態で接着
剤が硬化するので、フィンガーと配線パターンとは電気
的導通を保ったまま直接機械的にも接合できるという作
用を有する。
配線パターンとリードフレームのフィンガーとを、各々
がメッキされた状態で相対する構造としたので、加熱加
圧、超音波などのエネルギーを加えることによって、メ
ッキの金属相互拡散、または共晶が生じるため、フィン
ガーと配線パターンとは電気的導通を保ったまま直接接
合できるという作用を有する。また本発明では、半導体
素子を実装した基板の配線パターンとリードフレームの
フィンガーとの間に異方性導電膜または導電接着剤を存
在させる構造としたので、加熱加圧、紫外線などのエネ
ルギーを加えることによって、配線パターンとリードフ
レームのフィンガーとの電気的導通を保った状態で接着
剤が硬化するので、フィンガーと配線パターンとは電気
的導通を保ったまま直接機械的にも接合できるという作
用を有する。
【００２８】さらに、本発明では半導体素子を基板に実
装した直後に検査工程を入れる製造方法としたので、一
般的に金属板を打ち抜くか、エッチングして作成するリ
ードフレームが配線パターンに接続される、すなわち配
線パターンがリードフレームによってショートする前
に、基板上の配線パターンをプロービングすることで半
導体装置を外部と接続することができるので、電気的な
検査をすることができるという作用を有する。
装した直後に検査工程を入れる製造方法としたので、一
般的に金属板を打ち抜くか、エッチングして作成するリ
ードフレームが配線パターンに接続される、すなわち配
線パターンがリードフレームによってショートする前
に、基板上の配線パターンをプロービングすることで半
導体装置を外部と接続することができるので、電気的な
検査をすることができるという作用を有する。
【００２９】
【実施例】以下に、本発明の実施例について図面を用い
て詳細に説明する。図１は本発明の半導体装置の断面構
造図である。図１において、８は半導体素子であり、６
のダイアタッチ材によって１２のダイパッドにダイアタ
ッチされており、７のワイヤーによって半導体素子表面
に形成されているボンディングパッド２０と基板１上に
形成されている配線パターン５とが結線されている。半
導体素子の実装されている面に複数の半導体素子実装さ
れていることも多い。ワイヤーは金またはアルミニウム
がよく用いられる。基板はセラミクス、ＦＲ−４等のエ
ポキシ樹脂、ポリイミド樹脂、アラミド樹脂、シリコン
等がよく用いられる。配線パターンとしては、銅箔、導
電ペースト、金属薄膜等が用いられることが多い。近
年、半導体素子の動作速度は上昇し続けており、それに
比例して消費電力も上昇しているので、この放熱対策は
非常に重要であるが、基板も熱伝導率のよいセラミク
ス、シリコン等が用いられることが多く、有機基板であ
れば、半導体素子のダイパッドのみ熱伝導性のよい、
銅、金メッキされた銅、タングステン系等の金属を用い
たり、基板内層の金属を通して熱伝導性を上げたりする
ことが多い。さらに、本発明では、ダイパッド中にスル
ーホール１１を基板の製造プロセス中で作成し、内装基
板２によって挟まれている放熱プレーン３および基板の
裏面に形成されている放熱領域４とダイパッドとを熱的
に接続している。ダイパッド、放熱プレーン、放熱領域
は基板形成時に配線パターンと同一の材料、有機基板で
あれば銅箔、セラミクス基板であれば導電ペースト、薄
膜金属、シリコンであれば薄膜金属で同時に形成するこ
とが多いが、熱伝導率の良い金属板、金属箔などのヒー
トスラッグを別の工程で形成し最終的にダイパッドと放
熱プレーン、放熱領域をスルーホールで接続すればよ
い。スルーホールの形成は、既存の技術、例えば無電解
メッキで銅メッキ後、電解メッキで銅メッキ厚を増や
し、必要な部分のみをエッチングによって残すという工
程を用いればよい。もちろん、要求される放熱量が少な
ければダイパッドと放熱プレーンのみ、またはダイパッ
ドと放熱領域のみをスルーホールで接続する構造として
もよい。また要求される放熱量が多ければ放熱プレー
ン、または放熱領域の厚さを厚くして熱容量を稼ぐ構造
としてもよいし、スルーホールを多くしてもよい。さら
に、スルーホールではなく、基板表面と内層基板、内層
基板と内層基板の間をバイヤホールで接続する構造とし
てもよい。さらにまた、スルーホールまたはバイヤホー
ルの中に銀ペーストなどの導電性ペースト１０を充填す
ればスルーホール内の空間が熱伝導性のよい導電性ペー
ストで埋まるため、スルーホールの見かけの熱抵抗を下
げることもできる。半導体素子をダイパッドにダイアタ
ッチする時、ダイアタッチ材が基板裏面にスルーホール
を通してしみだし、基板裏面を汚すことがよくあった
が、その場合の対策としては、導電性ペーストや絶縁性
の液レジストやソルダーレジスト等のレジストをダイア
タッチの工程前に印刷、ディスペンスなどの方法で予め
スルーホール内に塗布充填しておき、硬化または乾燥後
ダイアタッチすればダイアタッチ材の基板裏面へのしみ
だしの問題は回避することができる。ダイパッドを印刷
で形成する場合は、同時に印刷で予めスルーホール内に
塗布充填しておいてもよい。また、スルーホール、バイ
ヤホールを形成する工程を含まない基板、または形成し
たくない場合は、基板上のダイパッドに貫通穴を開けて
おき、そこに導電性ペーストを塗布して、放熱プレー
ン、または放熱領域と熱的に接続する構造としてもよ
い。半導体素子、ワイヤー、配線パターンの一部はモー
ルド材９で覆われているが、もちろん半導体装置全体を
トランスファーモールドする構成としてもかまわない。
モールド材はエポキシ、シリコーン、ポリイミド等の樹
脂であることが多い。さらに、モールド工程の前に半導
体装置を酸素もしくはアルゴンプラズマで処理する工程
を入れれば、一般的にモールド樹脂と密着性の良くない
基板などの半導体装置を構成する部品の表面は、酸素も
しくはアルゴンプラズマ環境に曝されるので、表面の汚
れはスパッタによって取り除かれ、表面エネルギーの高
い、活性の新生面が現れ、かつ酸素プラズマであれば表
面が若干酸化され親水性になるので、これらの部品をモ
ールド樹脂で覆っても、モールド樹脂と部品表面との剥
離は起こらず、水蒸気の侵入が抑えられ、リークモード
の不良は発生しにくくなり、半導体装置の信頼性が向上
する。
て詳細に説明する。図１は本発明の半導体装置の断面構
造図である。図１において、８は半導体素子であり、６
のダイアタッチ材によって１２のダイパッドにダイアタ
ッチされており、７のワイヤーによって半導体素子表面
に形成されているボンディングパッド２０と基板１上に
形成されている配線パターン５とが結線されている。半
導体素子の実装されている面に複数の半導体素子実装さ
れていることも多い。ワイヤーは金またはアルミニウム
がよく用いられる。基板はセラミクス、ＦＲ−４等のエ
ポキシ樹脂、ポリイミド樹脂、アラミド樹脂、シリコン
等がよく用いられる。配線パターンとしては、銅箔、導
電ペースト、金属薄膜等が用いられることが多い。近
年、半導体素子の動作速度は上昇し続けており、それに
比例して消費電力も上昇しているので、この放熱対策は
非常に重要であるが、基板も熱伝導率のよいセラミク
ス、シリコン等が用いられることが多く、有機基板であ
れば、半導体素子のダイパッドのみ熱伝導性のよい、
銅、金メッキされた銅、タングステン系等の金属を用い
たり、基板内層の金属を通して熱伝導性を上げたりする
ことが多い。さらに、本発明では、ダイパッド中にスル
ーホール１１を基板の製造プロセス中で作成し、内装基
板２によって挟まれている放熱プレーン３および基板の
裏面に形成されている放熱領域４とダイパッドとを熱的
に接続している。ダイパッド、放熱プレーン、放熱領域
は基板形成時に配線パターンと同一の材料、有機基板で
あれば銅箔、セラミクス基板であれば導電ペースト、薄
膜金属、シリコンであれば薄膜金属で同時に形成するこ
とが多いが、熱伝導率の良い金属板、金属箔などのヒー
トスラッグを別の工程で形成し最終的にダイパッドと放
熱プレーン、放熱領域をスルーホールで接続すればよ
い。スルーホールの形成は、既存の技術、例えば無電解
メッキで銅メッキ後、電解メッキで銅メッキ厚を増や
し、必要な部分のみをエッチングによって残すという工
程を用いればよい。もちろん、要求される放熱量が少な
ければダイパッドと放熱プレーンのみ、またはダイパッ
ドと放熱領域のみをスルーホールで接続する構造として
もよい。また要求される放熱量が多ければ放熱プレー
ン、または放熱領域の厚さを厚くして熱容量を稼ぐ構造
としてもよいし、スルーホールを多くしてもよい。さら
に、スルーホールではなく、基板表面と内層基板、内層
基板と内層基板の間をバイヤホールで接続する構造とし
てもよい。さらにまた、スルーホールまたはバイヤホー
ルの中に銀ペーストなどの導電性ペースト１０を充填す
ればスルーホール内の空間が熱伝導性のよい導電性ペー
ストで埋まるため、スルーホールの見かけの熱抵抗を下
げることもできる。半導体素子をダイパッドにダイアタ
ッチする時、ダイアタッチ材が基板裏面にスルーホール
を通してしみだし、基板裏面を汚すことがよくあった
が、その場合の対策としては、導電性ペーストや絶縁性
の液レジストやソルダーレジスト等のレジストをダイア
タッチの工程前に印刷、ディスペンスなどの方法で予め
スルーホール内に塗布充填しておき、硬化または乾燥後
ダイアタッチすればダイアタッチ材の基板裏面へのしみ
だしの問題は回避することができる。ダイパッドを印刷
で形成する場合は、同時に印刷で予めスルーホール内に
塗布充填しておいてもよい。また、スルーホール、バイ
ヤホールを形成する工程を含まない基板、または形成し
たくない場合は、基板上のダイパッドに貫通穴を開けて
おき、そこに導電性ペーストを塗布して、放熱プレー
ン、または放熱領域と熱的に接続する構造としてもよ
い。半導体素子、ワイヤー、配線パターンの一部はモー
ルド材９で覆われているが、もちろん半導体装置全体を
トランスファーモールドする構成としてもかまわない。
モールド材はエポキシ、シリコーン、ポリイミド等の樹
脂であることが多い。さらに、モールド工程の前に半導
体装置を酸素もしくはアルゴンプラズマで処理する工程
を入れれば、一般的にモールド樹脂と密着性の良くない
基板などの半導体装置を構成する部品の表面は、酸素も
しくはアルゴンプラズマ環境に曝されるので、表面の汚
れはスパッタによって取り除かれ、表面エネルギーの高
い、活性の新生面が現れ、かつ酸素プラズマであれば表
面が若干酸化され親水性になるので、これらの部品をモ
ールド樹脂で覆っても、モールド樹脂と部品表面との剥
離は起こらず、水蒸気の侵入が抑えられ、リークモード
の不良は発生しにくくなり、半導体装置の信頼性が向上
する。
【００３０】図２は本発明の半導体装置の正面構造図で
ある。図２において、８は半導体素子であり、１２のダ
イパッドにダイアタッチされており、７のワイヤーによ
って半導体素子表面に形成されているボンディングパッ
ド２０と基板１上に形成されている配線パターン５とが
結線されている。２２はダイパッドの切り欠き部であ
り、配線パターンの形成と同時の基板製造工程で形成さ
れ、半導体素子を基板にダイアタッチする時に半導体素
子上に形成されているダイナンバー２３と位置を合わせ
ることによって、ダイアタッチの方向を間違うといった
製造工程のミスを防ぐ為に、位置合わせマークとして形
成されている。ダイパッドの切り欠き部とダイナンバー
は互いの位置関係を決めておけば、必ずしも図２の位置
関係でなくてもよい。さらにダイパッドの切り欠き部
は、基板製造時に予めダイパッドのマスクに形成された
通りエッチング、印刷等の方法や、位置選択精度を上げ
たディスペンスなどによるインクの塗布などで形成して
もよい。さらに、ダイパッドの切り欠き部は、位置合わ
せマークとして用いられるのであるから、エッチング、
印刷などダイパッドの製造工程で、切り欠きに代わる代
替えのマークを形成しておいてもよいし、インク、レジ
ストなどの印刷などダイパッドの製造工程とは別工程
で、何らかの位置合わせマークをマーキングしておいて
もよい。さらに、図２の状態の半導体装置にモールド材
で半導体素子実装領域を覆うことが多い。
ある。図２において、８は半導体素子であり、１２のダ
イパッドにダイアタッチされており、７のワイヤーによ
って半導体素子表面に形成されているボンディングパッ
ド２０と基板１上に形成されている配線パターン５とが
結線されている。２２はダイパッドの切り欠き部であ
り、配線パターンの形成と同時の基板製造工程で形成さ
れ、半導体素子を基板にダイアタッチする時に半導体素
子上に形成されているダイナンバー２３と位置を合わせ
ることによって、ダイアタッチの方向を間違うといった
製造工程のミスを防ぐ為に、位置合わせマークとして形
成されている。ダイパッドの切り欠き部とダイナンバー
は互いの位置関係を決めておけば、必ずしも図２の位置
関係でなくてもよい。さらにダイパッドの切り欠き部
は、基板製造時に予めダイパッドのマスクに形成された
通りエッチング、印刷等の方法や、位置選択精度を上げ
たディスペンスなどによるインクの塗布などで形成して
もよい。さらに、ダイパッドの切り欠き部は、位置合わ
せマークとして用いられるのであるから、エッチング、
印刷などダイパッドの製造工程で、切り欠きに代わる代
替えのマークを形成しておいてもよいし、インク、レジ
ストなどの印刷などダイパッドの製造工程とは別工程
で、何らかの位置合わせマークをマーキングしておいて
もよい。さらに、図２の状態の半導体装置にモールド材
で半導体素子実装領域を覆うことが多い。
【００３１】図３は本発明による製造工程途中の半導体
装置の正面構造図である。図３において、１は基板、５
は配線パターンであり、４１は半田、銀ペーストなどの
接合部材で、４２の接続リードを有するプラスチックパ
ッケージ４３を、基板上に実装している。４０はソルダ
ーレジストであり、基板上で、配線パターン間および接
続リードの近傍にのみ存在している。ソルダーレジスト
は熱硬化性、ＵＶ硬化性のものが多く用いられており、
印刷でパターンに形成されることが多い。この工程の状
態まで実装した後、半導体装置の基板をモールド材でモ
ールドする場合、一般的に基板全面にソルダーレジスト
を塗布すると、ソルダーレジストはモールド樹脂との密
着性が通常悪いので、ソルダーレジストとモールド樹脂
の間に剥離が起こり易く、水蒸気の侵入が起こり、接続
リードと配線パターンを接続している近傍やその他の半
導体装置内部に内在している不純物がイオン化し、配線
パターン間、基板層間にリークモードの不良が発生し易
くなる。そこで本発明のように、半導体パッケージの接
続リードと配線パターンを接続している近傍の配線パタ
ーン間、配線パターン上のみにレジストが存在する構造
とし、一般的にモールド樹脂と密着性の良くないレジス
トの面積を最小限にすると半導体装置をモールド樹脂で
覆っても、モールド樹脂とレジストとの剥離は発生した
としても最小限の部分にしか起こらず、水蒸気の侵入が
抑えられ、接続リードと配線パターンを接続している近
傍やその他の半導体装置内部に内在している不純物はイ
オン化しにくくなり、配線パターン間、基板層間のリー
クモードの不良は発生しにくくなり、半導体装置の信頼
性が向上する。さらに、プラスチックパッケージのボデ
ィにはシリコーンなどの離型材が含まれていることが多
いため、やはり一般的にプラスチックパッケージのボデ
ィはモールド材との密着性が悪いことが知られている。
そのため、前述したように、モールド工程の前に半導体
装置を酸素もしくはアルゴンプラズマで処理する工程を
入れれば、プラスチックパッケージのボディの表面は、
酸素もしくはアルゴンプラズマ環境に曝されるので、表
面の汚れはスパッタによって取り除かれ、表面エネルギ
ーの高い、活性の新生面が現れ、かつ酸素プラズマであ
れば表面が若干酸化され親水性になるので、プラスチッ
クパッケージのボディをモールド材で覆っても、モール
ド樹脂と部品表面との剥離は起こらず、水蒸気の侵入が
抑えられ、リークモードの不良は発生しにくくなり、半
導体装置の信頼性が向上する。さらにソルダーレジスト
も酸素もしくはアルゴンプラズマ環境に曝されるので、
モールド材との密着性を向上させ、水蒸気の侵入を抑え
ることができるから、さらに半導体装置の信頼性が向上
する。
装置の正面構造図である。図３において、１は基板、５
は配線パターンであり、４１は半田、銀ペーストなどの
接合部材で、４２の接続リードを有するプラスチックパ
ッケージ４３を、基板上に実装している。４０はソルダ
ーレジストであり、基板上で、配線パターン間および接
続リードの近傍にのみ存在している。ソルダーレジスト
は熱硬化性、ＵＶ硬化性のものが多く用いられており、
印刷でパターンに形成されることが多い。この工程の状
態まで実装した後、半導体装置の基板をモールド材でモ
ールドする場合、一般的に基板全面にソルダーレジスト
を塗布すると、ソルダーレジストはモールド樹脂との密
着性が通常悪いので、ソルダーレジストとモールド樹脂
の間に剥離が起こり易く、水蒸気の侵入が起こり、接続
リードと配線パターンを接続している近傍やその他の半
導体装置内部に内在している不純物がイオン化し、配線
パターン間、基板層間にリークモードの不良が発生し易
くなる。そこで本発明のように、半導体パッケージの接
続リードと配線パターンを接続している近傍の配線パタ
ーン間、配線パターン上のみにレジストが存在する構造
とし、一般的にモールド樹脂と密着性の良くないレジス
トの面積を最小限にすると半導体装置をモールド樹脂で
覆っても、モールド樹脂とレジストとの剥離は発生した
としても最小限の部分にしか起こらず、水蒸気の侵入が
抑えられ、接続リードと配線パターンを接続している近
傍やその他の半導体装置内部に内在している不純物はイ
オン化しにくくなり、配線パターン間、基板層間のリー
クモードの不良は発生しにくくなり、半導体装置の信頼
性が向上する。さらに、プラスチックパッケージのボデ
ィにはシリコーンなどの離型材が含まれていることが多
いため、やはり一般的にプラスチックパッケージのボデ
ィはモールド材との密着性が悪いことが知られている。
そのため、前述したように、モールド工程の前に半導体
装置を酸素もしくはアルゴンプラズマで処理する工程を
入れれば、プラスチックパッケージのボディの表面は、
酸素もしくはアルゴンプラズマ環境に曝されるので、表
面の汚れはスパッタによって取り除かれ、表面エネルギ
ーの高い、活性の新生面が現れ、かつ酸素プラズマであ
れば表面が若干酸化され親水性になるので、プラスチッ
クパッケージのボディをモールド材で覆っても、モール
ド樹脂と部品表面との剥離は起こらず、水蒸気の侵入が
抑えられ、リークモードの不良は発生しにくくなり、半
導体装置の信頼性が向上する。さらにソルダーレジスト
も酸素もしくはアルゴンプラズマ環境に曝されるので、
モールド材との密着性を向上させ、水蒸気の侵入を抑え
ることができるから、さらに半導体装置の信頼性が向上
する。
【００３２】図４は本発明の半導体装置の断面構造図で
ある。図４において、８は半導体素子であり、６のダイ
アタッチ材によって基板１にダイアタッチされており、
７のワイヤーによって半導体素子表面に形成されている
ボンディングパッドと基板上に形成されている配線パタ
ーン５とが結線されている。配線パターンとリードフレ
ーム３０とが電気的に直接接合されている。基板はこの
接合により機械的にもリードフレームと接合されてい
る。リードフレームとしては４２アロイがよく用いられ
てきたが、近年の半導体素子の高発熱化に対応して銅も
用いられるようになってきた。半導体装置の信頼性を向
上させるため半導体素子とワイヤー、ボンディングパッ
ド、基板、配線パターン、リードフレームの一部をモー
ルド材４によって覆うことが多く、このため半導体装置
は高い電気的な絶縁性が得られ、合わせて湿度環境から
半導体素子を保護する構造を得ることができる。モール
ド材はエポキシ、シリコーン、ポリイミド樹脂であるこ
とが多く、図示しているように、ポッティングモールド
等で少なくとも半導体素子、基板接合部などの重要な部
分のみモールドすればよい。基板をリードフレームと接
合する手段としては、基板上の配線パターンに金メッキ
を施しておき、リードフレーム上の配線パターンと少な
くとも接合する部分に金メッキ、銀メッキ、錫メッキ、
半田メッキなどのメッキを予め施し、接合部３１を位置
合わせ後、加熱、加圧を加え接合する。配線パターン側
は金メッキに限らず、銀メッキ、錫メッキ、半田メッキ
などのメッキを行っておいてもよいし、ワイヤーボンデ
ィング領域は金メッキを施し、接合部分とメッキの種類
を変えるようにしてもよい。加熱、加圧を加え接合する
際に、超音波を用いてもよいし、接合部を１本ずつシン
グルポイントボンディングで接合を行ってもよい。配線
パターンの複数本、基板の一辺、二辺、全辺を同時に接
合するようにすれば、さらに接合の効率は上がる。ま
た、リードフレームと配線パターンの接合部に異方性導
電膜、異方性導電接着剤を挟み込む構造としてもよい。
予め、配線パターン上の接合部に異方性導電膜、異方性
導電接着剤を仮圧着、または塗布しておきリードフレー
ムと配線パターンを、互いに位置合わせ後、加熱、加圧
を加え接合する。もちろんリードフレーム上の接合部に
異方性導電膜、異方性導電接着剤を仮圧着、または塗布
しておいてもよい。さらに、リードフレームが配線パタ
ーンと接合する部分のリードフレーム上で配線パターン
に向き合う部分にハーフエッチングにて突起を形成し、
前述の接合方法にて接合するようにしてもよい。なお、
予め、配線パターンまたはリードフレーム上の接合部に
ＵＶ樹脂または熱硬化性樹脂を仮圧着、または塗布して
おきリードフレームと配線パターンを、互いに位置合わ
せ後、ＵＶ光を照射または加熱、加圧を加え、樹脂の硬
化収縮によって、配線パターンとリードフレームの電気
的接触を保持し続けることで接合を達成してもよい。半
導体素子は、基板上に複数配置されていることも多く、
場合によっては他の電子部品、例えば前述のプラスチッ
クパッケージなどと混在していることも多い。接合と半
導体素子の実装が終了した時点で、さらにモールド工程
の前に半導体装置を酸素もしくはアルゴンプラズマで処
理する工程を入れれば、前述のように半導体装置の信頼
性がさらに向上する。
ある。図４において、８は半導体素子であり、６のダイ
アタッチ材によって基板１にダイアタッチされており、
７のワイヤーによって半導体素子表面に形成されている
ボンディングパッドと基板上に形成されている配線パタ
ーン５とが結線されている。配線パターンとリードフレ
ーム３０とが電気的に直接接合されている。基板はこの
接合により機械的にもリードフレームと接合されてい
る。リードフレームとしては４２アロイがよく用いられ
てきたが、近年の半導体素子の高発熱化に対応して銅も
用いられるようになってきた。半導体装置の信頼性を向
上させるため半導体素子とワイヤー、ボンディングパッ
ド、基板、配線パターン、リードフレームの一部をモー
ルド材４によって覆うことが多く、このため半導体装置
は高い電気的な絶縁性が得られ、合わせて湿度環境から
半導体素子を保護する構造を得ることができる。モール
ド材はエポキシ、シリコーン、ポリイミド樹脂であるこ
とが多く、図示しているように、ポッティングモールド
等で少なくとも半導体素子、基板接合部などの重要な部
分のみモールドすればよい。基板をリードフレームと接
合する手段としては、基板上の配線パターンに金メッキ
を施しておき、リードフレーム上の配線パターンと少な
くとも接合する部分に金メッキ、銀メッキ、錫メッキ、
半田メッキなどのメッキを予め施し、接合部３１を位置
合わせ後、加熱、加圧を加え接合する。配線パターン側
は金メッキに限らず、銀メッキ、錫メッキ、半田メッキ
などのメッキを行っておいてもよいし、ワイヤーボンデ
ィング領域は金メッキを施し、接合部分とメッキの種類
を変えるようにしてもよい。加熱、加圧を加え接合する
際に、超音波を用いてもよいし、接合部を１本ずつシン
グルポイントボンディングで接合を行ってもよい。配線
パターンの複数本、基板の一辺、二辺、全辺を同時に接
合するようにすれば、さらに接合の効率は上がる。ま
た、リードフレームと配線パターンの接合部に異方性導
電膜、異方性導電接着剤を挟み込む構造としてもよい。
予め、配線パターン上の接合部に異方性導電膜、異方性
導電接着剤を仮圧着、または塗布しておきリードフレー
ムと配線パターンを、互いに位置合わせ後、加熱、加圧
を加え接合する。もちろんリードフレーム上の接合部に
異方性導電膜、異方性導電接着剤を仮圧着、または塗布
しておいてもよい。さらに、リードフレームが配線パタ
ーンと接合する部分のリードフレーム上で配線パターン
に向き合う部分にハーフエッチングにて突起を形成し、
前述の接合方法にて接合するようにしてもよい。なお、
予め、配線パターンまたはリードフレーム上の接合部に
ＵＶ樹脂または熱硬化性樹脂を仮圧着、または塗布して
おきリードフレームと配線パターンを、互いに位置合わ
せ後、ＵＶ光を照射または加熱、加圧を加え、樹脂の硬
化収縮によって、配線パターンとリードフレームの電気
的接触を保持し続けることで接合を達成してもよい。半
導体素子は、基板上に複数配置されていることも多く、
場合によっては他の電子部品、例えば前述のプラスチッ
クパッケージなどと混在していることも多い。接合と半
導体素子の実装が終了した時点で、さらにモールド工程
の前に半導体装置を酸素もしくはアルゴンプラズマで処
理する工程を入れれば、前述のように半導体装置の信頼
性がさらに向上する。
【００３３】さらに、図４で説明したポッティングタイ
プのモールド材のかわりに、図５のように一般的に架橋
密度の高く信頼性に優れるトランスファーモールド材３
４で半導体装置を覆えば、ポッティングタイプのモール
ド材で覆うよりも、半導体装置全体の信頼性を向上させ
ることができる。もちろん、接合と半導体素子の実装が
終了した時点で、さらにモールド工程の前に半導体装置
を酸素もしくはアルゴンプラズマで処理する工程を入れ
れば、前述のように半導体装置の信頼性がさらに向上す
るのは、言うまでもない。
プのモールド材のかわりに、図５のように一般的に架橋
密度の高く信頼性に優れるトランスファーモールド材３
４で半導体装置を覆えば、ポッティングタイプのモール
ド材で覆うよりも、半導体装置全体の信頼性を向上させ
ることができる。もちろん、接合と半導体素子の実装が
終了した時点で、さらにモールド工程の前に半導体装置
を酸素もしくはアルゴンプラズマで処理する工程を入れ
れば、前述のように半導体装置の信頼性がさらに向上す
るのは、言うまでもない。
【００３４】図６は図４、図５に示される構造の本発明
の半導体装置の製造方法を示す図である。図６（ａ）に
おいて、１は基板、５は基板上に形成されている配線パ
ターンである。ここに、図６（ｂ）に示すように半導体
素子８を、ダイアタッチ材６によって基板にダイアタッ
チし、その後、７のワイヤーによって半導体素子表面に
形成されているボンディングパッドと配線パターンとを
結線する。このようにして、実装された状態の半導体装
置は、リードフレームの接続されるべき部分を有してお
り、そこに図６（ｃ）に示すようにプローブピン３５を
立て、配線パターンを通して半導体素子との電気的接続
がとれるため、この状態でプローブピンから半導体装置
の電気的な試験ができる。その結果、もし半導体素子に
不良が発見された場合、その半導体装置を工程中から取
り除くか、半導体素子を交換することができる。一般的
にリードフレームは、金属板をエッチングまたは型抜き
して製造されるので、全体的に電気的にはショートして
いるから、リードフレームと基板上の配線パターンとの
電気的接続が終了してしまえば、最終工程であるリード
フレームのトリミング、フォーミングが終了するまで基
板の実装状態を電気的に検査することはできないが、本
発明によって工程途中で、基板の実装状態を電気的に検
査することができるようになった。その後、基板上の配
線パターンとリードフレーム３０のお互いを位置合わせ
後、３６の圧着ツールによって加熱、加圧を加え接合す
る。接合の方法については、前述の通りである。その
後、前述の通り、必要があればプラズマ工程、モールド
工程を行う。もちろん、電気的な検査の工程の他に、目
視などによって外観検査を加えてもかまわないし、電気
的な検査を必要としないほどの半導体装置であれば外観
検査のみで検査を行い、モールド工程の前に、もし半導
体素子に不良が発見された場合、その半導体装置を工程
中から取り除くか、半導体素子を交換するようにしても
よい。交換できるように、半導体素子を再生性を有する
ダイアタッチ材で基板へダイアタッチするか、予めテー
プキャリアパッケージやプラスチックパッケージへ半導
体素子を実装しておき、それは基板上へ半田付けや異方
性導伝膜や導電ペーストで接続し、それを交換する構造
としても良い。
の半導体装置の製造方法を示す図である。図６（ａ）に
おいて、１は基板、５は基板上に形成されている配線パ
ターンである。ここに、図６（ｂ）に示すように半導体
素子８を、ダイアタッチ材６によって基板にダイアタッ
チし、その後、７のワイヤーによって半導体素子表面に
形成されているボンディングパッドと配線パターンとを
結線する。このようにして、実装された状態の半導体装
置は、リードフレームの接続されるべき部分を有してお
り、そこに図６（ｃ）に示すようにプローブピン３５を
立て、配線パターンを通して半導体素子との電気的接続
がとれるため、この状態でプローブピンから半導体装置
の電気的な試験ができる。その結果、もし半導体素子に
不良が発見された場合、その半導体装置を工程中から取
り除くか、半導体素子を交換することができる。一般的
にリードフレームは、金属板をエッチングまたは型抜き
して製造されるので、全体的に電気的にはショートして
いるから、リードフレームと基板上の配線パターンとの
電気的接続が終了してしまえば、最終工程であるリード
フレームのトリミング、フォーミングが終了するまで基
板の実装状態を電気的に検査することはできないが、本
発明によって工程途中で、基板の実装状態を電気的に検
査することができるようになった。その後、基板上の配
線パターンとリードフレーム３０のお互いを位置合わせ
後、３６の圧着ツールによって加熱、加圧を加え接合す
る。接合の方法については、前述の通りである。その
後、前述の通り、必要があればプラズマ工程、モールド
工程を行う。もちろん、電気的な検査の工程の他に、目
視などによって外観検査を加えてもかまわないし、電気
的な検査を必要としないほどの半導体装置であれば外観
検査のみで検査を行い、モールド工程の前に、もし半導
体素子に不良が発見された場合、その半導体装置を工程
中から取り除くか、半導体素子を交換するようにしても
よい。交換できるように、半導体素子を再生性を有する
ダイアタッチ材で基板へダイアタッチするか、予めテー
プキャリアパッケージやプラスチックパッケージへ半導
体素子を実装しておき、それは基板上へ半田付けや異方
性導伝膜や導電ペーストで接続し、それを交換する構造
としても良い。
【００３５】
【発明の効果】本発明の半導体装置によれば、半導体素
子の載置領域と基板内部の放熱プレーン、基板裏面の放
熱領域との間を、スルーホールまたはバイヤホールで接
続する構造としたので半導体素子の発熱を簡単に放熱で
きる、高放熱構造を有する半導体装置を容易に得ること
ができるという効果を有する。
子の載置領域と基板内部の放熱プレーン、基板裏面の放
熱領域との間を、スルーホールまたはバイヤホールで接
続する構造としたので半導体素子の発熱を簡単に放熱で
きる、高放熱構造を有する半導体装置を容易に得ること
ができるという効果を有する。
【００３６】さらに、本発明の半導体装置によれば、ス
ルーホールまたはバイヤホール中に導電性ペーストを存
在させる構造としたのでさらに熱抵抗の低い半導体装置
を容易に安価に得ることができるという効果を有する。
ルーホールまたはバイヤホール中に導電性ペーストを存
在させる構造としたのでさらに熱抵抗の低い半導体装置
を容易に安価に得ることができるという効果を有する。
【００３７】また、本発明の半導体装置によれば、載置
領域と基板内部の放熱プレーン、基板裏面の放熱領域と
の間に、貫通穴を開けさらにそこ導電性ペーストを存在
させる構造としたので、スルーホールやバイアホール形
成をしない半導体装置でも、半導体素子の発熱を簡単に
放熱できる、高放熱構造を有する半導体装置を容易に安
価に得ることができるという効果を有する。
領域と基板内部の放熱プレーン、基板裏面の放熱領域と
の間に、貫通穴を開けさらにそこ導電性ペーストを存在
させる構造としたので、スルーホールやバイアホール形
成をしない半導体装置でも、半導体素子の発熱を簡単に
放熱できる、高放熱構造を有する半導体装置を容易に安
価に得ることができるという効果を有する。
【００３８】本発明の半導体装置によれば、半導体素子
の載置領域と基板内部の放熱プレーン、基板裏面の放熱
領域との間に設けたスルーホール中にレジストを存在さ
せる構造としたので半導体素子を載置領域にダイアタッ
チするダイアタッチ材が基板裏面にシミ出さないので、
基板裏面を汚さず製造歩留まりの高い半導体装置を得る
ことができるという効果を有する。
の載置領域と基板内部の放熱プレーン、基板裏面の放熱
領域との間に設けたスルーホール中にレジストを存在さ
せる構造としたので半導体素子を載置領域にダイアタッ
チするダイアタッチ材が基板裏面にシミ出さないので、
基板裏面を汚さず製造歩留まりの高い半導体装置を得る
ことができるという効果を有する。
【００３９】さらに、本発明の半導体装置によれば、半
導体素子の外側の載置領域にマーキングする構造とした
ので、ダイアタッチ方向の確認が容易となり、ダイアタ
ッチ方向を間違える製造ミスが減少するので、製造歩留
まりの高い半導体装置を得ることができるという効果を
有する。
導体素子の外側の載置領域にマーキングする構造とした
ので、ダイアタッチ方向の確認が容易となり、ダイアタ
ッチ方向を間違える製造ミスが減少するので、製造歩留
まりの高い半導体装置を得ることができるという効果を
有する。
【００４０】本発明の半導体装置によれば、半導体パッ
ケージの接続リードと配線パターンとが接続されている
接続領域の配線パターン間、および接続領域の近傍の基
板および配線パターン上にのみ、レジストが存在する構
造としたので、その後のモールド工程でも、モールド材
とレジストの接触面積を最小限にすることができ、モー
ルド材の剥離の起こりにくい、信頼性の高い半導体装置
を容易に得ることができるという効果を有する。
ケージの接続リードと配線パターンとが接続されている
接続領域の配線パターン間、および接続領域の近傍の基
板および配線パターン上にのみ、レジストが存在する構
造としたので、その後のモールド工程でも、モールド材
とレジストの接触面積を最小限にすることができ、モー
ルド材の剥離の起こりにくい、信頼性の高い半導体装置
を容易に得ることができるという効果を有する。
【００４１】本発明の半導体装置の製造方法では、基板
の上に半導体素子または半導体パッケージ実装した後、
樹脂モールドする前に酸素もしくはアルゴンプラズマで
半導体装置を処理する工程を入れたので、これらの部品
をモールド樹脂で覆っても、モールド樹脂と部品表面と
の剥離は起こらず、水蒸気の侵入が抑えられ、リークモ
ードの不良は発生しなくなり、高い信頼性の高い半導体
装置を容易に得ることができるという効果を有する。
の上に半導体素子または半導体パッケージ実装した後、
樹脂モールドする前に酸素もしくはアルゴンプラズマで
半導体装置を処理する工程を入れたので、これらの部品
をモールド樹脂で覆っても、モールド樹脂と部品表面と
の剥離は起こらず、水蒸気の侵入が抑えられ、リークモ
ードの不良は発生しなくなり、高い信頼性の高い半導体
装置を容易に得ることができるという効果を有する。
【００４２】本発明の半導体装置の製造方法では、半導
体素子を実装する基板の配線パターンとリードフレーム
のフィンガーとを、各々がメッキされた状態で相対する
構造とするか、配線パターンとリードフレームのフィン
ガーとの間に異方性導電膜または導電接着剤を存在させ
る構造としたので、加熱加圧、超音波などのエネルギー
を加えることによって、フィンガーと配線パターンとは
電気的導通を保ったまま直接接合できるので、リードフ
レームと配線パターンの接続が非常に容易になるから、
接続工数が下がり、安価な半導体装置を得ることができ
るという効果を有している。
体素子を実装する基板の配線パターンとリードフレーム
のフィンガーとを、各々がメッキされた状態で相対する
構造とするか、配線パターンとリードフレームのフィン
ガーとの間に異方性導電膜または導電接着剤を存在させ
る構造としたので、加熱加圧、超音波などのエネルギー
を加えることによって、フィンガーと配線パターンとは
電気的導通を保ったまま直接接合できるので、リードフ
レームと配線パターンの接続が非常に容易になるから、
接続工数が下がり、安価な半導体装置を得ることができ
るという効果を有している。
【００４３】加えて、本発明の半導体装置の製造方法で
は、半導体素子を基板に実装した直後に検査工程を入れ
る製造方法としたので、不良の半導体素子、部品を交換
でき、あるいは、半導体装置の付加価値を上げる前に工
程投入を避けることができるため、半導体装置の歩留ま
りは向上するので、安価に信頼性の高い半導体装置を得
ることができるという効果も有している。
は、半導体素子を基板に実装した直後に検査工程を入れ
る製造方法としたので、不良の半導体素子、部品を交換
でき、あるいは、半導体装置の付加価値を上げる前に工
程投入を避けることができるため、半導体装置の歩留ま
りは向上するので、安価に信頼性の高い半導体装置を得
ることができるという効果も有している。
【図１】本発明の半導体装置の断面構造図である。
【図２】本発明の半導体装置の正面構造図である。
【図３】本発明による製造工程途中の半導体装置の正面
構造図である。
構造図である。
【図４】本発明の半導体装置の断面構造図である。
【図５】本発明の半導体装置の断面構造図である。
【図６】本発明の半導体装置の製造方法を示す図であ
る。
る。
１ 基板 ２ 内層基板 ３ 放熱プレーン ４ 放熱領域 ５ 配線パターン ６ ダイアタッチ材 ７ ワイヤー ８ 半導体素子 ９ モールド材 １０ 導電性ペースト １１ スルーホール １２ ダイパッド ２０ ボンディングパッド ２２ ダイパッドの切り欠き部 ２３ ダイナンバー ３０ リードフレーム ３１ 接合部 ３４ トランスファーモールド材 ３５ プローブピン ３６ 圧着ツール ４０ ソルダーレジスト ４１ 接合部材 ４２ 接続リード ４３ プラスチックパッケージ
Claims (18)
- 【請求項１】 基板と、前記基板第一面上に形成された
載置領域上に載置された半導体素子と、前記基板上に形
成され前記半導体素子と電気的に接続された配線パター
ンと、前記基板と前記半導体素子と前記配線パターンの
少なくとも一部が樹脂によって覆われている半導体装置
において、前記載置領域には前記基板を貫通し、前記基
板の層間の電気的導通をはかるスルーホール、または前
記基板中の特定層のみを貫通し、前記特定層間の電気的
導通をはかるバイヤホールが形成され、前記載置領域と
前記基板内部または前記基板の第二面上に載置された前
記配線パターンと同一部材、同一工程で形成された放熱
構造体、または板状部材で形成された放熱構造体とが前
記スルーホールまたは前記バイヤホールによって接続さ
れていることを特徴とする半導体装置。 - 【請求項２】 前記スルーホールの中には、レジストが
存在することを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記スルーホールまたは前記バイヤホー
ルの中には、導電性ペーストが存在することを特徴とす
る請求項１記載の半導体装置。 - 【請求項４】 基板と、前記基板第一面上に形成された
載置領域上に載置された半導体素子と、前記基板上に形
成され前記半導体素子と電気的に接続された配線パター
ンと、前記基板と前記半導体素子と前記配線パターンの
少なくとも一部が樹脂によって覆われている半導体装置
において、前記載置領域には貫通穴が形成され、前記載
置領域と前記基板内部または前記基板の第二面上に載置
された放熱構造体とが前記貫通穴中の導電性ペーストに
よって接続されていることを特徴とする半導体装置。 - 【請求項５】 基板と、前記基板上に形成された載置領
域上に載置された半導体素子と、前記基板上に形成され
前記半導体素子と電気的に接続された配線パターンと、
前記基板と前記半導体素子と前記配線パターンの少なく
とも一部が樹脂によって覆われている半導体装置におい
て、前記載置領域上で前記半導体素子の外側に前記載置
領域形成工程と同一工程、または前記載置領域形成工程
の後の工程でマーキングが施されていることを特徴とす
る半導体装置。 - 【請求項６】 前記載置領域上で前記半導体素子の外側
の一部がエッチングによってマーキングされていること
を特徴とする請求項５記載の半導体装置。 - 【請求項７】 基板と、前記基板上に載置された半導体
パッケージと、前記基板上に形成され前記半導体パッケ
ージの接続リードと電気的に接続された配線パターン
と、前記基板と前記半導体パッケージと前記接続リード
と前記配線パターンの少なくとも一部が樹脂によって覆
われている半導体装置において、前記接続リードと前記
配線パターンとが接続されている接続領域の前記配線パ
ターン間、および接続領域の近傍の前記配線パターン上
にのみ、レジストが存在することを特徴とする半導体装
置。 - 【請求項８】 基板の上に半導体素子または半導体パッ
ケージを載置する工程と、前記半導体素子または前記半
導体パッケージと前記基板上に形成された配線パターン
を接続する工程と、酸素もしくはアルゴンプラズマで前
記半導体装置を処理する工程を有し、その後前記基板と
前記半導体素子または半導体パッケージと前記配線パタ
ーンの少なくとも一部を樹脂で覆う工程を有することを
特徴とする半導体装置の製造方法。 - 【請求項９】 基板と、前記基板の上に載置された半導
体素子または半導体パッケージと、前記基板上に形成さ
れた配線パターンと、前記配線パターンと電気的に接続
されたリードフレームと、前記基板と前記半導体素子と
前記配線パターンと前記リードフレームの少なくとも一
部が樹脂によって覆われている半導体装置において、前
記リードフレームのフィンガーは前記配線パターンに一
部が重なった状態で電気的な接続が得られていることを
特徴とする半導体装置。 - 【請求項１０】前記フィンガーと前記配線パターンの相
対する接続面は各々メッキされており、前記メッキの金
属相互拡散、または共晶によって接合していることを特
徴とする請求項９記載の半導体装置。 - 【請求項１１】前記フィンガーと前記配線パターンは異
方性導電膜または導電接着剤によって接合していること
を特徴とする請求項９記載の半導体装置。 - 【請求項１２】 基板の上に半導体素子または半導体パ
ッケージを載置する工程と、前記半導体素子または前記
半導体パッケージと前記基板上に形成された配線パター
ンを接続する工程と、前記基板側方に配置されたリード
フレームのフィンガーと前記配線パターンとを電気的に
接合する工程とを有し、その後前記基板と前記半導体素
子または半導体パッケージと前記配線パターンの少なく
とも一部を樹脂で覆う工程を有する半導体装置の製造方
法において、前記リードフレームのフィンガーと前記配
線パターンとの電気的接合工程は直接接合工程によるこ
とを特徴とする半導体装置の製造方法。 - 【請求項１３】 前記直接接合による工程は前記フィン
ガーを一本ずつ前記配線パターンと超音波と圧力を加え
て接合する工程であることを特徴とする請求項１２記載
の半導体装置の製造方法。 - 【請求項１４】 前記直接接合による工程は複数の前記
フィンガーを同時に前記配線パターンと熱と圧力を加え
て接合する工程であることを特徴とする請求項１２記載
の半導体装置の製造方法。 - 【請求項１５】 基板の上に半導体素子または半導体パ
ッケージを載置する工程と、前記半導体素子または前記
半導体パッケージと前記基板上に形成された配線パター
ンを接続する工程と、前記基板側方に配置されたリード
フレームのフィンガーと前記配線パターンとを電気的に
接合する工程と、その後前記基板と前記半導体素子また
は前記半導体パッケージと前記配線パターンの少なくと
も一部を樹脂で覆う工程を有する半導体装置の製造方法
において、前記リードフレームのフィンガーと前記配線
パターンとの電気的な接合工程の前に、検査工程を有
し、その後前記フィンガーと前記配線パターンとの電気
的接続が行われる工程を有することを特徴とする半導体
装置の製造方法。 - 【請求項１６】 前記フィンガーと前記配線パターンと
の電気的接続が行われる工程は、前記フィンガーが前記
配線パターンに一部が重なった状態で電気的に接続する
工程であることを特徴とする請求項１５記載の半導体装
置の製造方法。 - 【請求項１７】 前記フィンガーと前記配線パターンと
の電気的接続が行われる工程はワイヤーボンディングに
よる工程であることを特徴とする請求項１５記載の半導
体装置の製造方法。 - 【請求項１８】 前記検査工程は、前記配線パターンに
プロービングピンを接触させる電気的検査工程であるこ
とを特徴とする請求項１５記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31737092A JP3293202B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31737092A JP3293202B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体装置及びその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11336409A Division JP2000138318A (ja) | 1999-11-26 | 1999-11-26 | 半導体装置および半導体装置の製造方法 |
| JP2001117188A Division JP2001358249A (ja) | 2001-04-16 | 2001-04-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163737A true JPH06163737A (ja) | 1994-06-10 |
| JP3293202B2 JP3293202B2 (ja) | 2002-06-17 |
Family
ID=18087495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31737092A Expired - Fee Related JP3293202B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3293202B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844310A (en) * | 1996-08-09 | 1998-12-01 | Hitachi Metals, Ltd. | Heat spreader semiconductor device with heat spreader and method for producing same |
| US5923084A (en) * | 1995-06-06 | 1999-07-13 | Seiko Epson Corporation | Semiconductor device for heat discharge |
| US6528882B2 (en) * | 2000-10-04 | 2003-03-04 | Advanced Semiconductor Engineering, Inc. | Thermal enhanced ball grid array package |
| WO2011108436A1 (ja) | 2010-03-01 | 2011-09-09 | 国立大学法人大阪大学 | 半導体装置及び半導体装置用接合材 |
| JP2025096253A (ja) * | 2023-12-15 | 2025-06-26 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | ケルビン接続を備えたランドグリッドアレイパッケージ |
-
1992
- 1992-11-26 JP JP31737092A patent/JP3293202B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923084A (en) * | 1995-06-06 | 1999-07-13 | Seiko Epson Corporation | Semiconductor device for heat discharge |
| US5844310A (en) * | 1996-08-09 | 1998-12-01 | Hitachi Metals, Ltd. | Heat spreader semiconductor device with heat spreader and method for producing same |
| US6032362A (en) * | 1996-08-09 | 2000-03-07 | Hitachi Metals, Ltd. | Method for producing a heat spreader and semiconductor device with a heat spreader |
| US6528882B2 (en) * | 2000-10-04 | 2003-03-04 | Advanced Semiconductor Engineering, Inc. | Thermal enhanced ball grid array package |
| WO2011108436A1 (ja) | 2010-03-01 | 2011-09-09 | 国立大学法人大阪大学 | 半導体装置及び半導体装置用接合材 |
| US9217192B2 (en) | 2010-03-01 | 2015-12-22 | Osaka University | Semiconductor device and bonding material for semiconductor device |
| JP2025096253A (ja) * | 2023-12-15 | 2025-06-26 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | ケルビン接続を備えたランドグリッドアレイパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3293202B2 (ja) | 2002-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
| US5357674A (en) | Method of manufacturing a printed circuit board | |
| JP3332308B2 (ja) | 半導体装置及びその製造方法 | |
| CN100397639C (zh) | 形成多引线框半导体器件的结构和方法 | |
| JP2501019B2 (ja) | フレキシブル回路ボ―ド | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| WO2022021799A1 (zh) | 半导体封装方法及半导体封装结构 | |
| US20070158855A1 (en) | Semiconductor-element mounting substrate, semiconductor device, and electronic equipment | |
| JP2022036015A (ja) | 埋め込み構造およびその作製方法ならびに基板 | |
| JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JPH0342860A (ja) | フレキシブルプリント配線板 | |
| JP3455686B2 (ja) | 半導体パッケージの製造方法 | |
| JP2004228603A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000138318A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002026176A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001358249A (ja) | 半導体装置の製造方法 | |
| JP3382516B2 (ja) | 半導体パッケージ | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0358552B2 (ja) | ||
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |